1. Übersicht zu den Prozessorfamilien 2 2. Grundlagen der Rechnerorganisation 3

Größe: px

Ab Seite anzeigen:

Download "1. Übersicht zu den Prozessorfamilien 2 2. Grundlagen der Rechnerorganisation 3"

Erica Wetzel
vor 8 Jahren
Abrufe

1 1. Übersicht zu den Prozessorfamilien 2 2. Grundlagen der Rechnerorganisation Aufbau eines Rechners in Ebenen Die Ebene der elektronischen Bauelemente Die Gatterebene Einfache Gatter Schaubilder und Wertetafeln einfacher Gatter Elementare Gatter EXOR-Gatter Die Ebene der Funktionsblöcke zu-8-Dekodierer zu-1-Multiplexer Bit-Komparator Bit-Volladdierer N-Bit-Addierer N-Bit-Addierer/Subtrahierer Einfache logische Einheit Einfache arithmetisch/logische Einheit Bit-ALU Verallgemeinerte ALUs Flip Flops Bit-Registerspeicher mit Setzen/Rücksetzen Taktgesteuertes D-Latch Taktflankengesteuertes D-Flip-Flop Kommerzielle Registerspeicher Zähler Modulo-k-Zähler Asynchroner Modulo-k-Zähler Synchroner Modulo-k-Zähler Synthese von Funktionsblöcken Schaltwerksynthese am Beispiel eines Synchronzählers Aufstellen der Wahrheitstabelle aus den Zählerzuständen Bestimmung der Übergangsfunktion Vereinfachen der Übergangsfunktion Realisierung der vereinfachten Übergangsfunktion Verbinden des Schaltnetzes mit dem Register Anwendungen von Synchron-Zählern Synchron-Zähler mit permutierten Zählfolgen Endliche Automaten Endliche Automaten mit Eingabe Implementierung von endlichen Automaten mit Eingabe Endliche Automaten mit Ein- und Ausgabe Moore-Automat Mealy-Automat Die Komponentenebene Hauptspeicher Linear adressierte Speicherzellen SRAM- und DRAM-Speicher 51 0

4.4 1-Bit-Volladdierer 14 2.4.5 N-Bit-Addierer 15 2.4.6 N-Bit-Addierer/Subtrahierer 17 2.4.7 Einfache logische Einheit 18 2.4.8 Einfache arithmetisch/logische Einheit 19 2.4.9 8-Bit-ALU 20 2.4.10 Verallgemeinerte ALUs 22 2.

2 Kommerzielle SRAM und DRAM-Speicherchips Unterschiede zwischen SRAM und DRAM Aufbau eines SRAMs Sonstige Speicher: EEPROMs, Flash RAMs und MRAMs Busse Bussysteme im Rechner Adress-, Daten- und Steuerbusleitungen Peripherie PIO Anschluss von PIO und Peripherie an CPU-Busse Ansteuerung eines peripheren Bausteins durch den Prozessor Festplatten Mechanischer Aufbau einer Festplatte Die Ebene der Rechnerorganisation Die von-neumann-maschine Arbeitsweise der von-neumann-maschine Die Harvard-Architektur Verbesserungen der von-neumann-maschine Der von-neumann-flaschenhals Der Akkumulator als schneller Zwischenspeicher (historisch) Busse als wesentliche Elemente der Rechnerorganisation Peripheriebus und Systembus Steuereinheiten für die Peripherie Organisation eines fortgeschritteneren Rechners Embedded Controller Abläufe in einem Rechner Adressierung der Peripherie Eigener I/O-Adressraum Memory-Mapped I/O Bewertung von Memory Mapped- bzw. eigenem I/O-Adressraum Polling Vorteile und Nachteile von Polling Interrupts Hardware-mäßige Organisation eines Interruptsystems Auftreten eines Interrupts Ablauf eines Interrupts Aufruf der Interrupt-Service-Routine Vektorisierter Interrupt Erweitertes Interruptsystem Vor- und Nachteile von Interrupts Direct Memory Access (DMA) Eigenschaften von DMA DMA-Controller Initialisierung des DMA-Controllers DMA-Transfer Zeitlicher und funktionaler Ablauf eines DMA-Transfers Zwei Implementierungsvarianten von DMA Die Zentraleinheit (CPU) 103 1

5.4.4 Festplatten 66 2.5.4.5 Mechanischer Aufbau einer Festplatte 68 2.6. Die Ebene der Rechnerorganisation 69 2.6.1 Die von-neumann-maschine 69 2.6.1.1 Arbeitsweise der von-neumann-maschine 71 2.6.2 Die Harvard-Architektur 72 2.

3 3.1. CPU-Register CPU-interne Busse Die Steuereinheit (Control Unit) Mikroprogrammierte Steuereinheit Interaktion zwischen den CPU-Komponenten Die Befehlsholphase der CPU Die Phasen Operand holen und Befehl ausführen Zusammenspiel von Steuereinheit, PC, IR, MAR und MDR Zusammenspiel von CPU mit Hauptspeicher Zusammenspiel von CPU, Hauptspeicher und Schaltern Die Hauptbefehlsschleife aus der Sicht des Steuerwerks CISC-Prozessoren (ca ) Der Befehlssatz eines CISC-Prozessors Adressierungsarten bei CISC- und RISC-CPUs Orthogonaler Befehlssatz Architekturen bei CISC-Prozessoren Stack-Architektur Bewertung der Stackarchitektur Register/Speicher-Architektur Bewertung der Register/Speicher-Architektur Heutiger Status der CISC-Prozessoren Caches Speicherhierarchie Funktionsprinzip von Caches Befehlsungleichverteilung Lokalität von Befehlen und Daten Der Aufbau von Caches Vollassoziativer Cache Direkt-abbildender Cache Arbeitsweise des direkt-abbildenden Cache Adressabbildung beim direkt-abbildenden Cache mit k Worten M-Wege Mengenassoziativer Cache Datentransfer zwischen Cache und Hauptspeicher Fall 1: CPU möchte lesen Ersetzungsstrategien bei voll- und bei mengenassoziativem Cache Fall 2: CPU möchte einen Befehl oder ein Datum schreiben Zu schreibendes Hauptspeicherwort ist als Kopie im Cache (Cache Hit) Zu schreibendes Hauptspeicherwort ist nicht als Kopie im Cache (Cache Miss) Bewertung der CPU-Schreibstrategien in den Hauptspeicher 151 2

5. Die Hauptbefehlsschleife aus der Sicht des Steuerwerks 116 4. CISC-Prozessoren (ca.1971-1990) 117 4.1. Der Befehlssatz eines CISC-Prozessors 118 4.2.

4 5.4.4 Das Paging-Problem bei Write Back und Fetch-on-Write Übersicht zum Paging Lösung des Paging-Problems Das IO-Problem bei Write Back und Fetch-on-Write Zusammenfassung Datentransfer Split Caches (Teilung des Cache) Virtueller Hauptspeicher und Speicherverwaltung Problem der nicht zusammenhängenden Adressräume Adressabbildung durch die MMU Die Größe von virtuellem Hauptspeicher Vorteile von Virtual Memory Prozessor- und Hauptspeicheradressen, Cache- und Page-Adressierung Einordnung der MMU in die Schichten und Module eines Rechners Praktische Implementierung von virtuellem Speicher Adressabbildung über Seitentabellen Schritte der Adressabbildung Adressabbildung mit TLB-Cache Mindestanforderungen an Page Table und TLB Erweiterte Anforderungen an den TLB-Cache Speicherschutz durch MMU und Betriebssystem Zusammenfassung Virtual Memory RISC-Prozessoren Definition der Prozessorleistung Architektonische Unterschiede RISC-CISC Kommerzielle Beispiele von RISC-Prozessoren Zusammenfassung RISC-Design-Prinzipien Beschleunigung der Befehlsausführung bei RISC-Prozessoren Pipelining Pipeline-Prinzip Mit und Ohne Pipelining Raum-Zeitdiagramm für den Durchlauf eines Befehls Vergleich ohne/mit Pipelining Maße bei einer Pipeline Speedup (Beschleunigung) Arithmetisches-, Phasen- und Befehls-Pipelining Superpipelining Vorteil von Superpipelining Nachteil von Superpipelining Blasenfreie Pipeline Steuerflusskonflikte 195 3

Die Größe von virtuellem Hauptspeicher 162 6.3.1 Vorteile von Virtual Memory 165 6.3.2 Prozessor- und Hauptspeicheradressen, Cache- und Page-Adressierung 166 6.3.3 Einordnung der MMU in die Schichten und Module eines Rechners 167 6.

5 8.2. Sprungvorhersage (Branch Prediction) Branch Unit Branch Target Cache (Sprungzielspeicher) Aufgabenverteilung Sprungvorhersage/Sprungzielvorhersage Vorteil von Sprungvorhersage + Sprungzielvorhersage Nachteil von Sprungvorhersage + Sprungzielvorhersage Maximale Beschleunigung der Befehlsausführung Ergänzungen zum Sprungzielspeicher (Branch Target Cache) Probleme bei der Sprungzielvorhersage Zusammenfassung Branch Unit und Branch Target Cache Wie funktioniert die Sprungvorhersage? Statische Sprungvorhersage Prepare-to-branch-Technik Assume Backward Branches as Taken Dynamische Sprungvorhersage Sprungvorhersage mit Branch History Table und endlichem Automaten Alternative Implementierung des EA Verbesserte adaptive Sprungvorhersage Prinzip der verbesserten adaptiven Sprungvorhersage Ablauf der verbesserten adaptiven Sprungvorhersage Blockdiagramm der verbesserten adaptiven Sprungvorhersage Mehrfache Sprungzielvorhersage Sprungzielvorhersage bei Pentium II und PowerPC 604e PowerPC 604e Pentium II Aktuelle Methoden der Sprungvorhersage und der Sprungzielvorhersage Gshare-Methode Agrees-Methode Allgemeine Methoden zur Steigerung der Trefferquote bei der Sprungvorhersage Prädikatierung Eager Execution-Technik Was kostet es, wenn die Sprungvorhersage fehlschlägt? Modellierung der Wirklichkeit Elimination von b Elimination von n Elimination von bzw. f Elimination von k Elimination von p und q Resultat Grenzen der Beschleunigung im Falle von Pipelining Liste der Pipeline-Probleme Ressourcenkonflikt Datenflusskonflikte Kategorisierung der Datenflusskonflikte 250 4

2.9 Zusammenfassung Branch Unit und Branch Target Cache 214 8.2.10 Wie funktioniert die Sprungvorhersage? 215 8.2.11 Statische Sprungvorhersage 217 8.2.11.1 Prepare-to-branch-Technik 217 8.2.11.2 Assume Backward Branches as Taken 218 8.

6 RAW-Datenflusskonflikt Write-After-Read-Konflikt (WAR) Write After Write-Konflikt (WAW) Hinausschieben der Pipeline-Grenzen durch Scoreboarding und Tomasulo Scoreboard Der Tomasulo-Mechanismus Operand Forwarding Reservierungsregister Common Data Bus Vereinfachter Aufbau der Reservierungsregister Ablauf einer Berechnung mit Reservierungsregistern Tatsächlicher Aufbau der Reservierungsregister In-Order-Execution 268 5

2.2 Reservierungsregister 260 10.2.3 Common Data Bus 262 10.2.4 Vereinfachter Aufbau der Reservierungsregister 264 10.2.5 Ablauf einer Berechnung mit Reservierungsregistern 265 10.

Ähnliche Dokumente

1. Übersicht zu den Prozessorfamilien 2 2. Grundlagen der Rechnerorganisation 3

1. Übersicht zu den Prozessorfamilien 2 2. Grundlagen der Rechnerorganisation 3 2.1. Aufbau eines Rechners in Ebenen 3 2.2. Die Ebene der elektronischen Bauelemente 5 2.3. Die Gatterebene 5 2.3.1 Einfache