Konzepte und Methoden der Systemsoftware Kapitel 1: Technische Grundlagen. Holger Karl. Computer Networks Group Universität Paderborn

Transkript

1 Konzepte und Methoden der Systemsoftware Kapitel 1: Technische Grundlagen Holger Karl Computer Networks Group Universität Paderborn

2 Überblick Vorbemerkungen: Systeme & Komplexität Prozessor & Programmausführung Speicher Peripherie & Kommunikation Unterbrechungen SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 2

3 Ziele dieses Kapitels Systemsoftware soll Komplexität der technischen Gegebenheiten & Details eines Rechners beherrschbar machen Hierzu: Technische Gegebenheiten verstehen! Insbesondere: Strukturelemente Prozessor, Speicher, Ausführungsmodelle Unterprogramme, Unterbrechungen, Auf diesen Grundlagen werden folgende Kapitel allgemeine Abstraktionen aufbauen SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 3

4 Überblick Vorbemerkungen: Systeme & Komplexität Prozessor & Programmausführung Speicher Peripherie & Kommunikation Unterbrechungen SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 4

5 Systeme Typische Probleme Emergentes ( auftretendes ) Verhalten: Systemverhalten nicht offensichtlich aus Komponentenverhalten vorhersagbar Bsp.: Resonanz Fortpflanzung von Effekten Kleine Änderung, große Wirkung (es gibt keine kleinen Änderungen ) Bsp.: Größe eines Autoreifens ändern Nichtproportionale Skalierung (incommensurate scaling) Lineare Skalierung versagt i.d.r. Bsp.: Körperbau, Schiffe, Pyramiden, Wolkenkratzer SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 5

6 Systeme Typische Probleme Optimierung oder Zielkonflikt, Abtausch (trade-offs) Unklarer Begriff mit unterschiedlichen Interpretation Trade-off zwischen Metriken Meist: Mehrere Metriken zur Beurteilung eines Systems notwendig Oft nicht alle Metriken gleichzeitig optimal erreichbar Bsp.: Straßenverkehr, Ampelkonfiguration Trade-off zwischen Parametern Metrik kann durch Einsatz unterschiedlicher Mittel erreicht werden Mittel durch Parameter quantifiziert Manchmal: Unterschiedliche Mittel können/müssen gegeneinander ausgetauscht werden Mittlere # Verkehrstote x x x x x x x x x x x x Mittlere Reisezeit SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 6

7 Systemkomplexität Ursachen Viele Komponenten Viele Verbindungen zwischen Komponenten Insbesondere: Nichtlineare, rückgekoppelte Verbindungen Viele Unregelmäßigkeiten, Ausnahmen Umfangreiche Beschreibung Länge der kürzest möglichen Beschreibung Anzahl Personen, um System zu entwicklen, realisieren, warten, SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 7

8 Systemkomplexität behandeln Modularisierung Teile und herrsche Module ändern einfach; Modularisierung ändern schwer Abstraktion Eigenschaft einer Modularisierung: Module sollten geringst möglich von einander abhängen Abstrakte Modularisierung: Für Module ist Schnittstelle und Internas, Spezifikation und Implementierung separiert Gefahr: Modulgrenzen zur Optimierung oder durch Fehler umgehen Grundsatz: Sei tolerant bei Eingaben, strikt bei Ausgaben SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 8

9 Systemkomplexität behandeln (II) Schichten Strukturiere Module so, dass jeweils nur mit einem oberen und unteren Modul interagiert werden muss Nach oben: komplexer; nach unten: einfacher Hierarchien Baue Module zu Teilsystemen zusammen, behandle diese als Modul Rekursive Wiederholung Namen Füge Module zu Gesamtsystem zusammen durch Namen Namen erlauben Indirektion Aufschieben der Entscheidung, welches Modul Ziel einer Interaktion ist ( late binding ) SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 9

10 Rechnersysteme: Wesentliche Abstraktionen Interpreter Ausführende Elemente eines Rechners Hardware z.b.: CPU, Grafikkarte, Plattenkontroller Software z.b.: Webbrowser, Java bytecode, LaTeX, Skriptsprachen Speicher Arbeitsspeicher, Flash, Festplatte, CD, DVD, RAID, Datenbank Kommunikation Zwischen Komponenten eines Rechners Zwischen Rechnern SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 10

11 Interpreter Grundlegende Abstraktion der ausführenden Komponente Komponenten Befehlsvorrat: Welche Anweisungen sind vorhanden, was passiert bei einer bestimmten Anweisung? Instruktionsverweis: Wo ist die nächste auszuführende Anweisung zu finden? Umgebung (oder Kontext): Zustand, auf den die Ausführung der Anweisungen einwirken soll Wesentliches Beispiel hier: Prozessor SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 11

12 Überblick Vorbemerkungen: Systeme & Komplexität Prozessor & Programmausführung Speicher Peripherie & Kommunikation Unterbrechungen SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 12

13 Der Prozessor Grundlegendes Element eines Rechners: Prozessor Verarbeitung von Daten, Rechnen Central Processing Unit (CPU) Wesentliche Elemente Rechenwerk Steuerwerk Register CPU SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 13

14 Grundelemente eines Prozessor Rechenwerk (ALU): Führt arithmetische/logische Operationen aus Steuerwerk: Setzt Instruktionen um, versorgt Rechenwerk mit Daten Koordiniert den internen Ablauf (Holt Befehle aus dem Speicher) Register: Zwischenspeicher Für Daten, Rechenoperationen, Ergebnisse Status Programmbearbeitung, z.b. Befehlszähler (program counter, PC) Rechenregister, Indexregister Stapelzeiger (stack pointer) Basisregister (base pointer) Unterbrechungsregister, CPU Steuerwerk Befehlsdekodierung und Ablaufsteuerung PC, Befehlsregister, Zustandsregister Rechenwerk Arithmetische/ logische Einheit Gleitkommaeinheit Register R1-Rn SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 14

15 CPUs: Programmierbar! Steuerwerk führt Programme aus, indem Rechenwerk zu Operationen angewiesen wird, Daten transportiert werden Folge von Maschinensprache-Anweisungen, in Assembler notiert Befehlszähler gibt die Adresse an, von der die als nächstes auszuführende Anweisung geholt werden soll Beispiel für Befehle ( Zwei-Adress-Format ) SET Ri, VALUE : Setze Register i auf Wert VALUE (Steuerwerk) ADD Ri, Rj : Addiere Datum in Register j zu Register i hinzu (Ergebnis dann in Register i) (Rechenwerk) Beispielprogramm 1: SET R1, 0 2: ADD R1, R2 3: ADD R1, R3 SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 15

16 Ausführung von Assembler-Programmen Befehlszähler gibt den nächsten auszuführenden Befehl an CPU bearbeitet diesen Befehl Befehlszähler wird um eins erhöht, zeigt damit auf den nächsten Befehl Formal: Kontrollstruktur Hier: Befehl laden ausführen laden ausführen laden Komplexere Kontrollstrukturen existieren, später Beispielprogramm 1: SET R1, 0 2: ADD R1, R2 3: ADD R1, R3 PC=1 PC=2 PC=3 Ausführung R1: R2: 42 R3: 4711 SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 16

17 Bedingte Ausführung Bisher: Nur einfache, sequentielle Programmabläufe Zusatzmechanismus: Manipulation des Befehlszählers Direkte Vorgabe des neuen Wertes! Sprung JMP VALUE : Anstelle Befehlszähler um eins zu erhöhen, setze ihn auf den Wert VALUE; fahre dort mit Programmausführung fort Neuer Wert nur bei bestimmter Bedingung! bedingter Sprung JZERO Ri, VALUE : Springe zu VALUE nur, falls Register i den Wert 0 hat; sonst PC um eins erhöhen Erstellen Sie ein Programm, dass die Register 2 und 3 multipliziert, falls diese ungleich 0 sind. Das Ergebnis wird in R1 gespeichert. Brauchen Sie neue Befehle? SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 17

18 Überblick Vorbemerkungen: Systeme & Komplexität Prozessor & Programmausführung Speicher Anbindung: Busse Speicherbefehle, Adressierungsarten Caching Peripherie & Kommunikation Unterbrechungen SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 18

19 Ein Prozessor allein. macht nicht glücklich Wo kommt das Programm her? Wo kommen die Daten her? Mehrere CPUs oder multi-core CPU! CPU CPU CPU! Speicher! Enthält Daten & Programm Diese Gleichbehandlung von Daten und Programm ist eine Architekturentscheidung; keineswegs zwingend! Von Neumann Architektur Semantische Lücke: keine Unterscheidung zwischen Daten und Programm Mit CPU geeignet verbunden Speicher SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 19

20 Organisation, Funktion Speicher Organisation: Folge von Bytes Oder Worten, Doppelworten, Funktion Wahlfreier Zugriff auf beliebiges Byte Random Access Memory (RAM) Lesend oder schreibend Nur lesend: Read-Only Memory (ROM) Inhalt stabil auch ohne Stromversorgung Interaktion CPU $ Speicher Zu bearbeitendes Bytes muss ausgewählt werden mittels Adresse Lesen oder schreiben auswählen Bei Schreiben: CPU muss Datum bereitstellen Bei Lesen: CPU muss Datum empfangen Adressbus CPU Steuerbus Speicher Datenbus Breite Adressbus, Datenbus > 1 Bit! SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 20

21 Speichernutzung in Programmen Einfache Befehle für Lesen und Schreiben LOAD ADRESSE, Ri : Transferiere Inhalt der Speicherzelle ADRESSE nach Register Ri STORE ADRESSE, Ri : Schreibe den Inhalt des Registers Ri in die Speicherzelle ADRESSE Erweiterte Befehle: Indirekte Adressierung LOAD Rj, Ri : Die Adresse der Speicherzelle, deren Inhalt nach Ri geschrieben werden soll, steht in Register Rj STORE Rj, Ri : Analog Erstellen Sie ein Programm, dass die Werte in Speicherstellen 20 bis 1000 aufaddiert und das Ergebnis in Speicherstelle 19 ablegt. (Neue Befehle nötig?) SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 21

22 Erwartungshaltung: Wie verhält sich Speicher? Intuitive Erwartungen an Speicherverhalten Lese-Schreib-Kohärenz Ein Lesebefehl liefert als Resultat den Wert des letzten, vorherigen Schreibbefehls auf gegebene Speicherzelle Atomarität Lese- und Schreibbefehle können sich nicht gegenseitig unterbrechen, werden vollständig durchgeführt Beispiele, die diese Eigenschaften verletzen? SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 22

23 Problem: Speicher ist langsam Zugriff auf Arbeitsspeicher merklich langsamer als Arbeitsgeschwindigkeit Prozessor Prozessor muss auf Ladeoperationen lange warten, könnte unterdessen Befehle ausführen Lösung (teilweise): Schneller Speicher! Aber teuer, daher nur wenig davon! Cache CPU greift nur auf Cache zu, Cache greift auf Hauptspeicher zu Cache hält Kopien von einigen Adressbereichen des Hauptspeichers Lesen Speicherbereich wird von CPU angefragt Im Cache als Kopie vorhanden: an CPU liefern (Cache Hit) Nicht im Cache: aus Hauptspeicher beschaffen (Cache Miss) CPU Cache Speicher SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 23

24 Beispiel Cache Annahme: Cache der Größe 2 Einheiten Folge von Anweisungen: LOAD 42, R0 LOAD 19, R1 LOAD 88, R2 Bei drittem Lesebefehl muss ein Cache-Eintrag ersetzt werden Alter Wert wird verdrängt Platz1: Adr CPU Cache Speicher Adr. 19: 7 Adr. 42: 8 Adr. 88: 9 Platz2: Adr SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 24

25 Warum funktioniert ein Cache (bzw. Caching )? Problem 1: Bei Cache Miss muss Datum doch aus Hauptspeicher kommen Ist insgesamt langsamer als Datum direkt aus Hauptspeicher zu beschaffen: Cache Miss Time > direkter Hauptspeicherzugriff Damit Cache sich lohnt, muss Zugriff im Mittel schneller als ohne Cache sein gemittelt über Cache Hit und Cache Miss Mittlere Zugriffszeit mit Cache: CacheTrefferwahrscheinlichkeit * CacheHitTime + (1 CacheTrefferwahrscheinlichkeit) * CacheMissTime Ergo: Hohe Trefferwahrscheinlichkeit nötig (typisch: > 90% nötig) Trefferrate (oft) hoch wegen Referenzlokalität typische Programmeigenschaft In der Zeit: eine benutzte Speicherstelle wird bald wieder benutzt In Raum : wird eine Speicherstelle benutzt, werden auch Nachbarn oft benutzt (Schleifen!) SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 25

26 Kalter / Heißer Cache Die Cache-Trefferwahrscheinlichkeit hängt vom jeweiligen Anpassungsgrad des Caches an die aktuelle Programmausführung ab Bei neuem Programm entsprechen die Cacheinhalte nicht den vom Programm referenzierten Zellen Geringe Trefferrate Kalter (ineffizienter) Cache Nach einer Vorlaufzeit passt sich der Cache (hoffentlich) an das aktuelle Programm an und immer mehr relevante Zellen werden referenziert Trefferwahrscheinlichkeit steigt an Heißer (effizienter) Cache Und: Cache wird voll! SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 26

27 Schreibzugriffe und Caching Problem 2: Was passiert bei Schreibzugriffen der CPU? CPU sieht Cache als Speicher Schreibt neue Daten in den Cache Daten sollten vorhanden sein immer der Fall? Damit neue Daten im Cache, aber nicht im Hauptspeicher! Probleme entstehen Wenn veränderte Daten ersetzt werden sollen Write-through Cache: Schreibbefehle unmittelbar im Hauptspeicher ausführen einfach aber langsam Write-back Cache: Im Hauptspeicher Daten erst bei Verdrängung aus Cache korrigieren oft effizienter Bei mehreren Prozessoren? Prozessor A verändert Adresse 4711 lokal im Cache, Prozessor B liest DANACH ALTEN Wert aus Hauptspeicheradresse 4711 Cache-Kohärenz-Problem SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 27

28 Überblick Vorbemerkungen: Systeme & Komplexität Prozessor & Programmausführung Speicher Peripherie Separater Bus vs. Memory mapped Programmed I/O Eigenständige Peripherie: DMA Unterbrechungen SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 28

29 Rechner = CPU + Speicher? Grundlegender Rechner damit fertig, aber langweilig Es fehlt: Peripherie! Meist: Geräte durch Steuereinheiten vertreten Fassen mehrere Geräte zusammen Organisieren Interaktion mit CPU Beispiele: PCI Bus controller, SCSI controller Frage: wie Interaktion CPU $ Geräte organisieren? SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 29

30 Interaktion CPU $ Geräte Option 1: Dedizierter E/A-Bus zur Ansteuerung Eigene Schreib- und Lesebefehle für die Interaktion mit Gerät Option 2: Speicherbasierte E/A (Memory-mapped I/O): Prozessor liest/schreibt in Register des Gerätes/ Steuereinheit Idee: Peripheriegeräte ähnlich wie Speicher behandeln Befehlsregister: Was ist zu tun Statusregister: Zustand der Steuereinheit und des Geräts Datenregister: auszutauschende Daten Gerät 1 Gerät 2 CPU Speicher CPU Gerät 2 Gerät 1 Speicher SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 30

31 Von-Neumann Rechnerarchitektur Speicherbasierter E/A mit Steuereinheiten Prozessor (CPU) Datenbus Adressbus Steuerbus Hauptspeicher Steuereinheit Steuereinheit Gerät Gerät Gerät SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 31

32 Programmierung von Geräten Wie wird Datenübertragung von/zu Geräten programmiert? Annahme: Memory-Mapped I/O Option 1: Programmed I/O CPU schreibt/liest Byte für Byte Daten in entsprechende Register des Gerätes kopieren von einem Speicherbereich in einen anderen Mit Schreiben entsprechender Befehle in Geräte-Steuerregister Beispiel: Lesen der Daten von Festplatte In Steuerregister schreiben, welche Daten gelesen werden sollen Abfragen Statusregister, ob Daten bereit sind in Schleife, bis bereit! Sobald bereit, Byte für Byte von Datenregister nach Speicher kopieren! Nur für manche Geräte adäquates Verfahren! SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 32

33 Programmierung von Geräten DMA Wünschenswerte Verbesserungen gegenüber Programmed I/O: 1. CPU sollte nicht mit Transfers einzelner Bytes belastet werden 2. Warten, bis Gerät bereit ist, ist verschwendete Zeit Ad 1.: Gerät bzw. Steuereinheit kann Transfer von/zum Speicher übernehmen CPU erteilt Befehle an Steuereinheit, welche Daten an welche Speicherstellen zu transferieren sind Steuereinheit wickelt dies selbständig ab; greift direkt auf Speicher zu! Option 2: Direct Memory Access (DMA) Prozessor kann währenddessen weiterarbeiten! Erste Beispiel für Parallelität! Wie würden Sie zwischen Programmed I/O und DMA entscheiden? SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 33

34 Programmierung von Geräten DMA Fertig? DMA-fähige Steuereinheit wickelt Transfer ab, CPU arbeitet weiter Wie erfährt CPU vom Ende eines Datentransfers? Z.B., dass Daten von Festplatte gelesen wurden und nun verarbeitet werden können Option 1: CPU überwacht permanent Steuereinheit (z.b. Statusregister) bis Ende festgestellt (Polling) das wollten wir ja gerade vermeiden Ineffizient Option 2: Steuereinheit sagt CPU Bescheid CPU wird in der laufenden Arbeit durch Signal unterbrochen! Unterbrechungen (Interrupts) als Konzept Abweichung vom normalen Ausführungskonzept! SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 34

35 Überblick Vorbemerkungen: Systeme & Komplexität Prozessor & Programmausführung Speicher Peripherie & Kommunikation Unterbrechungen Synchron vs. Asynchron Unterbrechungsbehandlung Geschachtelte Unterbrechungen Unterbrechungen in Anwendungsprogrammen SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 35

36 Unterbrechungen Wasser aufsetzen Wasser aufsetzen Arbeiten Kocht Wasser?? Arbeiten Kocht Wasser? Arbeiten Kocht Wasser? Alarm bestellen Arbeiten Kaffee aufbrühen SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 36

37 Klassifikation von Unterbrechungen Synchrone Unterbrechungen Unmittelbare Folge eines bestimmten Befehls, z.b. trap-befehl (Befehl und Unterbrechung werden explizit und synchron ausgelöst) Ausnahme (Exception): Implizite Unterbrechung infolge eines Fehlers, z.b. Division durch Null, Zugriff auf gesperrten / nichtexistenten Speicherbereich Asynchrone Unterbrechungen (Interrupts) Keine kausale Beziehung zwischen aktuellem Befehl und Ereignis, auf das reagiert werden muss Werden über (mindestens) eine Unterbrechungsleitung des Busses übermittelt Prozessor prüft die Leitung(en) nach jedem Befehl Beispiele: Drücken einer Taste, Ankunft eines Nachrichtenpakets,... Oft gestaffelte Unterbrechungsleitungen vorhanden Prioritäten SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 37

38 Exkurs: Unterprogramme Damit: Wesentliche Funktionen für Programme vorhanden Reale Prozessoren verfügen über weitere nützliche Befehle Für sinnvolle Programme: Unterprogramme notwendig! JUMP, JUMPZERO etc. notwendig, aber nicht hinreichend Code: 1: JUMP 20 2: <weitermachen nach Rückkehr von Unterprogramm> 20: <Unterprogramm fängt an> 21: 22: JUMP 2 Offen: Parameterübergabe an Unterprogramme, (Rekursion), Rückkehradresse SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 38

39 Exkurs: Unterprogrammaufrufe Parameterübergabe Parameterübergabe Fester Speicherbereich funktioniert nicht Rekursion! Für jeden Aufruf muss Platz für Parameter zur Verfügung stehen Platz muss Unterprogramm & Aufrufer eindeutig bekannt sein Rücksprungadresse: Lediglich ein Parameter! Lösung: Stacks! CPU stellt einen Stackpointer zur Verfügung Parameter/Rücksprungadresse werden auf Stack gelegt, Stackpointer verändert Unterprogramm kann Parameter durch Stackpointer finden Stackpointer Parameter 2 Parameter 1 Rückspr.adr. Speicher SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 39

40 Exkurs: Unterprogrammaufrufe Parameternutzung, Ergebnis Unterprogramm weiß, wo welche Parameter im Stack liegen relativ zum Stackpointer! Werden im Unterprogramm dann z.b. in Register geladen, verarbeitet, Ergebnis: Z.B. nach Rücksprungadresse im Stack speichern Parameter werden implizit entfernt Aufrufer kann Ergebnis ermitteln, da Position relativ zum Stackpointer bekannt ist Aufrufer räumt nach Ergebnisannahme noch Stack auf Stackpointer Parameter 2 Parameter Ergebnis 1 Rückspr.adr. Speicher SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 40

41 Reaktion auf Unterbrechungen 1. Unterbrechungsanalyse Welches Gerät verursachte die Unterbrechung (Quelle)? Warum wurde die Unterbrechung ausgelöst (z.b. Übertragungsende, Fehler)? 2. Unterbrechung sofort berücksichtigen? 3. Falls ja, Unterbrechungsbehandlung: Ermittle die Startadresse der auszuführenden Unterbrechungsroutine (Sprungtabelle), Sichere den aktuellen Zustand (Stack), Führe die Behandlungsroutine aus Kehre zum normalen Programmablauf zurück Programmablauf Sprungtabelle Unterbrechung k SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen k... n Routine für Unterbrechung k

42 Ablauf Unterbrechungsbehandlung Der erste Teil entspricht einem normalen Unterprogrammsprung Retten der Rücksprungadresse, d.h. des nächsten Befehls (PC+1) auf den Stapel Laden des Befehlszählers (PC) mit der Einsprungadresse der Unterbrechungsprozedur Unter der Regie der Unterbrechungsprozedur Retten aller Registerinhalte auf den Stapel Durchführung der erforderlichen Aktionen entsprechend des Typs der Unterbrechung Laden der Register vom Stapel Rücksprung zum unterbrochenen Programm (durch Laden der geretteten Rücksprungadresse in den Befehlszähler) SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 42

43 Unterbrechungsbehandlung Eine Unterbrechung kann zu jedem Zeitpunkt und in jeder Situation auftreten Durch Prozessorbefehle können Unterbrechungen jedoch für eine bestimmte Zeitperiode vollständig blockiert werden Interrupt maskieren, d.h. der normale Prozessablauf wird bis zum nächsten freien Schritt fortgesetzt, bevor auf die Unterbrechung reagiert wird Das Verbot kann Auf bestimmte Unterbrechungstypen beschränkt werden (Maskierung) Den (gleichen) Interrupt selbst sperren (Unterbrechung darf sich nicht selbst unterbrechen ebenfalls Maskierung genannt) Für alle Unterbrechungen gelten (Unterbrechungssperre setzen, disable interrupt) SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 43

44 Unterbrechungen während Unterbrechung? Wasser aufsetzen Alarm bestellen Was passiert bei einer Unterbrechung während der Unterbrechungsbehandlung? Arbeiten Kaffee aufbrühen Option 1: Kaffee brühen einstellen, Haus verlassen Option 2: Erst Kaffee, dann Haus verlassen SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 44

45 Geschachtelte Unterbrechungen Sequentiell Optionen Sequentielle Bearbeitung (in Auftrittsreihenfolge) Geschachtelte Bearbeitung (nested interrupt processing) Sequentielle Bearbeitung Die neue Unterbrechung wird erst dann bearbeitet, wenn die Bearbeitung der aktuellen Unterbrechung abgeschlossen ist Programmablauf Unterbrechung A Routine für Unterbrechung A Unterbrechung B Routine für Unterbrechung B SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 45

46 Unterbrechungen geschachtelt Die Unterbrechungen werden nach Typ in verschiedene Prioritätsklassen eingeteilt Unterbrechungen höherer Priorität können die Bearbeitung von Unterbrechungen geringerer Priorität unterbrechen Programmablauf Unterbrechung A Routine für Unterbrechung A Unterbrechung B Routine für Unterbrechung B SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 46

47 Unterbrechungen in Anwendungsprogrammen Konzept von Unterbrechungen (= asynchrones, zum nicht vorhersehbaren Zeitpunkt auftretendes Signal über ein Ereignis) auch in Anwendungsprogrammen nützlich Idee: Programm spezifiziert Ereignis, auf das es reagieren möchte meist Auswahl aus einer kleinen Menge vorgegebener Ereignisse Reaktion, die darauf durchgeführt werden soll die Unterbrechungsbehandlungsroutine Betriebssystem sorgt dafür, dass bei Eintreten des Ereignisses der eigentliche Programmablauf ausgesetzt und die Behandlungsroutine aufgerufen wird SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 47

48 Unterbrechungen in Anwendungen Beispiel UNIX UNIX als Beispiel für Software-Unterbrechungen: Signale Unterbrechungsbehandlungsroutine ( signal handler ) Beliebige Routine, die ein integer als Argument empfängt und keinen Rückgabewert hat Z.B. void bla (int x) { } Eintragen des handlers: Bibliotheksfunktion signal signal (SIGTERM, bla); Wenn das Signal TERM eintriff, soll Handler bla aufgerufen werden Auslösen eines Signals (je nach Signal unterschiedlich) Kommandozeile: $> kill TERM PROZESSID Durch Funktionsaufruf: raise (SIGTERM); Durch interne Ereignis (Eintreffen einer Nachricht,... ) SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 48

49 Zusammenfassung CPU, Speicher, Peripherie als wesentliche Elemente einer Rechnerarchitektur Von-Neumann-Architektur als typisches, verbreitetes, aber nicht einzig mögliches Beispiel Ablaufmodell: Sequentielle Ausführung von Befehlen Aufweichung: Unterbrechungen, möglicherweise geschachtelt Einige Mechanismen zur Leistungssteigerung nötig Aber problematisch in unterschiedlichen Konstellationen Beispiel: Cache in Multiprozessorsystemen SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 49

50 Zusammenfassung Komplexitätsbehandlungsansätze Modularität Zerlegung in Prozessor, Speicher Peripherie, gegeneinander austauschbar Abstraktion Anbindung von Peripherie mit +/- einheitlicher Schnittstelle Idee der Unterbrechung auf unterschiedlichen Ebenen wiederverwendet Schichten Hierarchien Speicher: Arbeitsspeicher + Cache CPU: Multi-core CPUs (?) Namen Speicherstellen; Name kommt in Arbeitsspeicher und Cache vor; Name erlaubt Indirektion auf Cache/Arbeitsspeicher Tradeoffs DMA vs. Polling Verhalten Cache: SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 50

51 Zusammenfassung Assembler-Anweisung Anweisung Parameter 1 Parameter 2 Kommentar SET Ri Wert Ri := Wert ADD Ri Rj Ri := Ri + Rj JMP Wert IC := Wert JMP Ri Wert Falls Ri == 0, IC := Wert LOAD ADRESSE Ri Ri := Inhalt von Adresse LOAD Rj Ri Ri : = Inhalt von Adresse, die in Rj steht STORE Ri ADRESSE Inhalt von Adresse := Ri STORE Ri Rj Inhalt von Adresse, die in Rj steht := Ri SS 11 - v 3.1 KMS - Kap. 1: Technische Grundlagen 51