8 Der Datenverkehr von/zu der Peripherie

Transkript

1 Der Datenverkehr von/zu der Peripherie Der Datenverkehr von/zu der Peripherie Jetzt soll genauer untersucht werden, welche Merkmale die Schnittstellen der Datenflüsse zu den peripheren Geräten haben. Für PC-Anwender sind diese Schnittstellen an entsprechenden Steckern erkennbar, die sich gemäß den gerätespezifischen Schnittstellen-Standards entwickelt haben. Gemäß den typischen Datenübertragungsgeschwindigkeiten über diese Stecker kann man die Peripheriegeräte in zwei Gruppen einteilen: Die Geräte, bei denen die Übertragungsgeschwindigkeit ein wichtiges Merkmal für die Gesamtleistung des Computersystems ist, z.b. Disks, Graphiksysteme. Die Geräte, deren Übertragungsgeschwindigkeit von mechanischen Vorgängen abhängt, z.b. Drucker, Tastaturen, Mäuse, Scanner. Grob kann man also in schnelle und langsame Geräte einteilen. In jüngster Zeit stattet man langsame Geräte nicht mehr mit gerätespezifischen Schnittstellen aus, sondern mit einer Standardschnittstelle (universal serial bus). Zunächst werden einige Szenarien für Peripheriefunktionen vorgestellt, die zentrale Schaltungsunterstützung brauchen. Dann werden gerätespezifische Schnittstellen für langsame und schnelle Peripheriegeräte erläutert.. Das konventionelle Konzept zur zentralen Unterstützung des Datenverkehrs von/zu der Peripherie.. Binäre Ein-/Ausgaben (Parallel Input/Output) Ob ein Prozessor binäre Signale verarbeitet, die als Signale von anderen Schaltungen kommen, oder ob der Prozessor binäre Signale ausgibt, die in Ziel- Schaltungen bestimmte Operationen hervorrufen sollen, die also steuern, das hängt von der Aufgabenstellung. Das sind typische Aufgaben für Microcontroller. Die Ein/Ausgabe-Schaltungen von Microcontrollern sind so aufgebaut, dass man an den Ein/Ausgabe-Pins einzeln wahlweise ausgeben bzw. einlesen kann. Jeder Pin ist zu jeder Zeit in der einen oder in der anderen Richtung betreibbar. Für die Ausgabe muss ein stabiler Binärspeicher dem Treiber vorgeschaltet sein. Ein von außen kommendes Binärsignal kann nur dann korrekt eingelesen werden, wenn der Treiber neutral geschaltet wurde. Es kann dann zu einem internen Speicher durchgereicht werden. Bei vielen Anwendungen kommt es gar nicht darauf an, jeden Pin während der Anwendung in beliebiger Richtung betreiben zu können. Vielmehr hat man mehrere Signale, die für die gesamte Zeit der Anwendung als Eingabe-Signale wirken, und andere, die als Ausgabe-Signale wirken. 2

2 Binäre Ein-/Ausgaben (Parallel Input/Output) Man kann also Signalbündel für die eine oder die andere Richtung bilden. Ein längst überholtes Anwendungsbeispiel enthält Bild.. In frühen PC-Systemen unterstützten die hardwarenahen Betriebssystemkomponenten die Tastatur mit Hilfe von binären Signalen. Außerdem wurden Konfigurationsmerkmale mit Hilfe von DIP-Schaltern eingestellt, deren Einstellung man direkt einlesen konnte, weil die DIP-Schalter entweder V- oder V-Pegel einstellten. Oder das Betriebssystem steuerte mit binären Signalen bestimmte Hardware-Komponenten. Diese Aufgaben werden auf heutigen Motherboards ganz anders gelöst, so dass auch die Ein-Ausgabefunktionen, die dafür entwickelt wurden, heute nicht mehr im Chipsatz realisiert werden. Trotzdem soll ein kurzer Einblick in die Funktionen folgen, um die Prinzipien der Entwurfsprobleme kennenzulernen. Y-Dekoder Eingabe- Kanal binäre Signale Tastatur Controller In ter fa ce X- D ek o d e r Eingabe- Kanal binäre Signale Eingabe- Kanal binäre Signale DIP- Schalter Tastatur Ausgabe- Kanal binäre Signale Quittungssignal für Tastatur Sperrung des Taktes für Tastatur Freigabe der Fehlersignale (Tastenfeld) Gate-Steuerung für den Timer Steuerung des Lautsprechers Bild.: Ein- und Ausgabe binärer Signale in frühen PC-Systemen Unter diesen Voraussetzungen kommt man zu einem ganz anderen Konzept als bei Microcontrollern. Man schafft sich Bündel mit Bits, also der üblichen kleinsten adressierbaren Einheit Byte. Um sich unterschiedlichen Anwendungen anpassen zu können, kann man sie für den Ausgabe- oder den Eingabe-Betrieb einstellen. Um die tatsächliche Zahl der Ein- oder Ausgabesignale genauer zu treffen, lässt man bei einem Byte die Einstellung der Betriebsart je Halb-Byte (Nibble) zu. Die Einstellung der Betriebsart der einzelnen Bündel muss beim Initialisieren des Computersystemes erfolgen. Die einzelnen Bündel dienen dann als Ein- oder als Ausgabe-Kanal von und zur Außenwelt. 2

3 Binäre Ein-/Ausgaben (Parallel Input/Output) INTEL hat eine Interface-Einheit nach diesem Konzept realisiert. Diese Einheit ist typisch dafür, wie ein IC-Hersteller bei der Spezifikation der Aufgaben des ICs darauf achtet, dass er möglichst vielfältig eingesetzt werden kann. Man kann die gleichen Ein/Ausgabe-Pins auch in einer völlig anderen Betriebsart nutzen. Es fällt auf, dass mit der besprochenen Betriebsart keine Meldeereignisse verbunden sind. Es gibt z.b. kein Signal von außen, dass ein Datenwort zur Eingabe ansteht. Umgekehrt gibt es auch kein Signal, dass ein ausgegebenes Datenwort zur Übernahme durch eine äußere Schaltung bereitsteht. Wenn nicht feststeht, wann die zentrale Einheit eines Computers ein Datenwort ausgibt, dann kann man für den Entwurf der Steuerung im peripheren Gerät zwei Strategien wählen: das Gerät fragt zyklisch ab, ob sich an der Datenquelle etwas geändert hat, oder das Gerät bekommt einen Meldung, dass ein Datenwort anliegt. Die zweite Strategie führt nur dann zu Aktionen, wenn sie nötig sind. Sie verspricht für die Realisierung den geringeren Aufwand. Hat man sich für das Meldekonzept entschieden, dann muss man es konsequent vervollständigen. Auf die Meldung von der zentralen Seite sollte eine Meldereaktion von der Gegenseite folgen. Dieses Wechselspiel entspricht einem Handschlag-Verfahren (Handshake). Es werden nacheinander Ereignisse gemeldet, die der jeweiligen Gegenseite über den Fortschritt der für den Datenaustausch vereinbarten Aktionen berichten. Ein solches Verfahren versichert die Partner gegenseitig während des gesamten Ablaufes der folgerichtigen Aktionen. zentrale Einheit Datenwort ist bereit Datenwort ist abgeholt periphere Einheit Abholmeldung ist angekommen Für nächste Ausgabe bereit Es kann einfach mit Überwachungsfunktionen ergänzt werden, die den zeitlichen Ablauf prüfen. Zwischen den Ereignissen gibt es genau vereinbarte Verarbeitungszeiten, deren zeitliche Überschreitung man feststellen kann. Ein sehr anschaulicher englischer Begriff hierfür ist Watchdog-Schaltung. Die nächste Frage ist, wie man die Meldungen geschickt signaltechnisch ausdrücken kann. Man könnte jeder Meldung ein binäres Signal zuordnen. Der eine Signalpegel würde aussagen: Meldung da, der andere: keine Meldung. Der Übergang in den Zustand Meldung da, also die entsprechende Flanke, gibt das eigentliche momentane Ereignis an, dass die Meldung entstanden ist. 2

4 Binäre Ein-/Ausgaben (Parallel Input/Output) Man kann aber auch zwei Meldungen, die in der gleichen Richtung fließen, mit einem einzigen Signal ausdrücken. Im vorliegenden Fall ergibt sich ein Meldesignal von der zentralen zur peripheren Einheit und eines in umgekehrter Richtung. Nach diesem Konzept realisiert INTEL die byteweise Ausgabe mit Handshake-Verfahren in der Interface-Einheit zur bitparallelen Ein/Ausgabe. L H zentrale Einheit Datenwort ist bereit Datenwort ist abgeholt periphere Einheit Abholmeldung ist angekommen Für nächste Ausgabe bereit L H Dabei wählte INTEL funktionsgerechte, aber firmenspezifische Bezeichnungen: Output Buffer Full für das Signal zur peripheren Einheit, Acknowledge für das Signal zur zentralen Einheit. Die Aktionen, die mit den einzelnen Meldungen verbunden sind, und die IC-spezifische Bedeutung der Pin-Funktionen sind in Bild.2 definiert. Die Aktionen, die durch die Befehlssteuerung im Prozessor bewirkt werden, sind am Write#-Signal erkennbar. ACK# (Acknowledge) INTR (Interrupt Request) OBF# Output Buffer Full) Prozessor schreibt ein Byte in das Ausgabe-Register; Interface-Einheit deaktiviert den Interrupt-Request Interface-Einheit gibt das Byte aus und meldet es mit OBF#=Low Externe Einheit meldet die Übernahme des Byte, ACK#=Low Interface-Einheit meldet als Antwort: Ausgabe-Register leer: OBF#=High Externe Einheit meldet das Ende, ACK#=High; Interface Einheit meldet es mit INTR=High nach innen Output Buffer Full# Acknowledge# Write# Interrupt Request Daten Bild.2: Bitparallele Interface-Einheit in der Betriebsart: Ausgabe eines Bytes mit Handshake-Signalfolge Nun kann man mit den gleichen grundsätzlichen Überlegungen die byteweise Eingabe konzipieren. 2

5 Binäre Ein-/Ausgaben (Parallel Input/Output) Die Initiative liegt in diesem Fall beim peripheren Gerät und die Reaktion bei der zentralen Einheit. Die Kodierung der Meldungen richtet sich danach, ob man die Signale als activ-low oder als activ-high definiert. Für beides gibt es nebenstehend ein Beispiel. Meistens entscheiden schaltungstechnische Gründe, ob man das eine oder andere tut. L H zentrale Einheit Datenwort ist bereit Datenwort ist abgeholt periphere Einheit Abholmeldung ist angekommen L H Gemäß dem nebenstehenden Konzept realisiert INTEL die byteweise Eingabe mit Handshake-Verfahren in der Interface-Einheit zur bitparallelen Ein/Ausgabe. Für nächste Eingabe bereit Die Bezeichnungen der Signale sind: Strobe für das Signal zur zentralen Einheit, Input Buffer Full für das Signal zur peripheren Einheit. Die Aktionen, die mit den einzelnen Meldungen verbunden sind, und die IC-spezifische Bedeutung der Pin- Funktionen sind in Bild. definiert. Die Aktionen, die durch die Befehlssteuerung in Prozessor bewirkt werden, sind am Read#-Signal erkennbar. STB# (Strobe) INTR (Interrupt Request) IBF (Input Buffer Full) Externe Einheit sendet ein Byte und meldet es mit STB#=Low Interface-Einheit übernimmt das Byte und meldet es mit IBF=High Externe Einheit deaktiviert das Meldesignal, STB#=High; Interface-Einheit erzeugt einen Interrupt Request, INTR=High Prozessor liest mit einem Input-Befehl das Byte aus dem Eingaberegister Interface Einheit meldet es mit IBF= Low nach außen und mit INTR=Low nach innen Strobe# Input Buffer Full Read# Interrupt Request Daten Bild.: Bitparallele Interface-Einheit in der Betriebsart: Eingabe eines Bytes mit Handshake-Signalfolge 2

6 Binäre Ein-/Ausgaben (Parallel Input/Output) Aus der Sicht des hardware-nahen Programmierers sind die signaltechnischen Aspekte verdeckt. Sein Modell der Funktionen der bitparallelen Interface-Einheit reduziert sich auf das Modell der Speicherzellen, die er mit den Maschinenbefehlen erreichen kann. Die Speicherzellen sind hier IO-Register. Man kann Daten-, Zustands(Status)- und Steuer(Command)-Register unterscheiden. Die Kanalregister werden je nach Betriebsart als Daten-Register für die byteweise Ein- oder Ausgabe verwendet. Ein/Ausgabe-Befehle transferieren je ein Byte von/zu einem Register, wobei jedes Register eine eigene Adresse hat. Das Status- und das Command-Register haben zusammen eine Adresse. Zum Statusregister greifen Befehle nur lesend zu, zum Command-Register nur schreibend. Die bitparallele Interface-Einheit belegt im Adreßraum insgesamt Adressen, wenn man von einer Byte-Adressierung ausgeht. Kanal- Register A Status- Register Command- Register Kanal- Register B Kanal- Register C Das dient hier zur Verdeutlichung der Methode, mit der sich ein hardware-naher Programmierer ein Modell von einer Interface-Einheit macht. Die Adressen müssen im Host-Adressraum zugeordnet werden sprachlich salopp oft als Mapping oder Mappen bezeichnet. In PCs ist die Zuordnung einmal in den IO-Adressraum erfolgt und dann aus Kompatibilitätsgründen so geblieben. Die Details dieser historischen Festlegung sind unwichtig geworden. Die bitparallele Interface-Einheit macht noch ein weiteres Funktionsmerkmal deutlich, das für den Betriebsablauf in Computersystemen wichtig ist: die Entstehung von Interrupt-Requests und ihre Bedeutung für den Programmablauf. Das Meldeereignis, dass eine Ausgabe endgültig abgeschlossen ist, muss zur Folge haben, dass die nächste Ausgabe gestartet wird, wenn noch etwas auszugeben ist. Wie nun synchronisiert sich die Programmsteuerung, die das entscheidet, auf das Meldeereignis? Es gibt zwei Konzepte. Das erste geht davon aus, dass die Programmsteuerung nach der Ausgabe in einen Wartezustand geht, bei dem sie zyklisch den Schaltzustand der Meldevariable (bei INTEL Acknowledge) abfragt. Sobald diese den Fertig-Schaltzustand angibt, verlässt die Programmsteuerung den Wartezustand und setzt mit den nächsten Ausgabe- Aktionen fort. Das Verfahren wird Pollen genannt sein markantes Merkmal: es vergeudet Prozessorleistung, die sinnvoller genutzt werden könnte. 2

7 Binäre Ein-/Ausgaben (Parallel Input/Output) Will man den Prozessor während des Wartens sinnvoll nutzen, braucht man eine Entkopplung der Programmsteuerung von den Vorgängen der Peripherie, auf deren Ende-Meldung man wartet. Wenn man das zulässt, muss man für eine Unterbrechung und Neuordnung des Programmablaufes sorgen, wenn das Meldeereignis eintritt. Das ist die Aufgabe der Interrupt-Behandlung, die auf den Interrupt-Request folgt. Dieses (zum Pollen) alternative Konzept ist das geeignete Konzept für Multi-Task- Betriebssysteme. Außer den bitparallelen Ein/Ausgaben gibt es noch weitere wichtige Funktionen zur Unterstützung des Betriebsablaufes in Computersystemen...2 Uhren und Zähler (Timer und Counter) Zeitbezogene Größen sind immer dann in einem Computer wichtig, wenn der Programmablauf von zeitbezogenen äußeren Ereignissen abhängt. Im typischen PC- Umfeld ist das die interne Uhr, die z.b. synchron zu den Uhren in anderen Rechnern gehalten werden muss, wenn zeit- und datumsechte Ergebnisse gefordert werden. Beim Einsatz von PCs in der Prozesstechnik sind die Anforderungen an die Echtzeitfähigkeit des PC-Betriebes noch höher. Um das zu unterstützen, muss man entsprechende Interface-Funktionen schaffen. Man kann sie wie im Bild. gliedern: Erzeugung einer Signalflanke nach einer einstellbaren Zeit Erzeugung eines Signalpulses nach einer einstellbaren Zeit 2 nicht-periodische Vorgänge 2 Erzeugung eines Rechteck- Signales mit einstellbarer Periodendauer Erzeugung eines Rechteck- Signales mit einstellbarem Tastverhältnis durch einstellbare Periodendauer periodische Vorgänge 2 2 Bild.: Beispielhafte Timer/Counter-Funktionen 29

8 Uhren und Zähler (Timer und Counter) Es ist offensichtlich, dass mit allen vier dargestellten Funktionen eine Zählerfunktion verbunden ist. In allen Fällen wird ein Zähler mit einem Anfangswert geladen. Bei der Weckfunktion mit Signalflanke wird das ausgegebene Signal beim Laden mit dem Anfangswert in den labilen Zustand (hier Low) gesetzt. Die folgenden negativen Taktflanken eines Taktsignales bewirken das schrittweise Herabzählen des Zählers. Beim Wert Null kippt das Signal wieder in seinen stabilen Wert. Die Zeit zwischen dem Setzen des Zählers und seinem Ablaufende beträgt Zähleranfangswert x Periodendauer des Taktes. Man kann das mit einer Eieruhr vergleichen, die aufgezogen wird und nach der eingestellten Weckzeit einen Alarm gibt. Um genau zu sein: Die erste negative Taktflanke nach dem Laden des Anfangswertes zählt als zeitlicher Nullpunkt. Da das Laden des Zählers durch einen Output-Befehl erfolgt, der nie ganz synchron zu den negativen Taktflanken erfolgt, muss man mit dieser Ungenauigkeit rechnen. Wenn man nach der Weckzeit einen Puls haben will, muss man die alternative Betriebsart einstellen. Um periodische Signale zu erzeugen, muss man den Zähler automatisch nach dem Ablaufen wieder auf den Anfangswert setzen. Hier wird gezeigt, wie sowohl positive wie negative Taktflanken den Zähler herabzählen, damit sich eine Periodendauer von Zähleranfangswert x Periodendauer des Taktes ergibt. Bei Rechtecksignalen hat man das Tastverhältnis als das Verhältnis der Pulsdauer zu der Periodendauer definiert. Wenn die Pulsdauer eine Taktperiodendauer ist und die Periodendauer mit dem Zähleranfangswert eingestellt wird, dann kann man auch ein periodisches Signal mit dem Tastverhältnis /Zähleranfangswert einstellen, wie es im Bild. unten gezeigt wird. Bei den beiden Weckerfunktionen beginnt der Zeitablauf mit der ersten negativen Taktflanke nach dem Setzen des Anfangswertes. Manchmal ist es wünschenswert, den Anfang von außen zu bestimmen, d.h. ihn von einem externen Triggersignal abhängig zu machen. Das wären zwei zusätzliche Betriebsarten mit (von außen) getriggertem zeitlichen Anfang für die Weckerfunktionen. Die von INTEL realisierte Interface-Einheit mit diesen Funktionen enthält drei voneinander unabhängige Timer/Counter-Einheiten, die wahlweise für eine der genannten Betriebsarten eingestellt werden können. Auch hier spricht man von drei Kanälen. Jeder Kanal hat nach außen drei binäre Signale: den Clock-Eingang zur Einprägung des Taktes, den Gate-Eingang zur Einprägung von Triggerereignissen, den Out-Ausgang mit dem erzeugten Signal. Die Timer/Counter-Einheit ist im Chipsatz realisiert, und zwar in der PCI-ISA-DiskController-Brücke (Gastgeberschaltung). Steuerung und Interface zur Gastgeberschaltung Zähler Zähler Zähler2 CLK GATE OUT CLK GATE OUT CLK2 GATE2 OUT2 2

9 Uhren und Zähler (Timer und Counter) Das Programmiermodell der Timer/Counter-Funktionseinheit umfasst die drei Zähler-Register sowie ein Command-Register zur Einstellung der Betriebsart. Wenn ein Zähler abgelaufen ist, erscheint dieses Ereignis als Signalpegel-Übergang am Ausgang Out. Man kann dieses Signal also als Meldesignal für einen Interrupt Request nutzen. Zähler- Register Zähler- Register Zähler- Register 2 Die Timer/Counter sind so als Zeitbasen für zeitabhängige Steuervorgänge beim Programmablauf nutzbar. In PCs wurden die Register-Adressen der Timer/Counter-Funktionseinheit dem IO-Adressraum zugeordnet, was aus Kompatibilitätsgründen bis heute so geblieben ist. Command- Register.. Ereignis-Verarbeitung (Interrupt-Controller) Im folgenden geht es um den konventionellen Programmierbaren Interrupt Controller, dessen prinzipielle Arbeitsweise schon vorgestellt wurde. Welche Ereignisse einen Interrupt-Request auslösen können, machen noch einmal im Überblick folgende Ereignisse deutlich: die Übertragung eines Datenblockes durch einen Disk-Controller ist beendet, ein Zeichen wurde in den Tastaturpuffer eingegeben, ein Datenwort liegt im Eingabepuffer der bitparallelen Interface-Einheit und wartet auf das Einlesen, ein Datenwort ist aus dem Ausgabepuffer der bitparallelen Interface-Einheit übernommen worden, das nächste kann in den Ausgabepuffer geladen werden, ein Wecker ist abgelaufen, u.s.w. Die Signale, die diese Ereignisse melden, gelangen als Interrupt Requests zum Interrupt-Controller. Dort werden sie bewertet; denn nur ein einziger Request von den mehreren, die möglicherweise gleichzeitig anliegen, kann auch durch die Interrupt Service Routine bedient werden, die zu ihm gehört. Da es mehrere sind und nur einer bedient werden kann, bildet sich eine Warteschlange. 2

10 Ereignis-Verarbeitung (Interrupt-Controller) Die Reihenfolge der Bedienung von Interrupt-Requests Angenommen, man hat Warteplätze, die unabhängig voneinander besetzt werden können. Für die dort Wartenden muss man eine Regel vorgeben, in welcher Reihenfolge bedient wird. abnehmende Priorität bei der Bedienung []<[]<[]<[]<[]<[2]<[]<[] 2 [x] lies Rang von x. Es wird für die Bedienung eine eindeutige Rangfolge für die numerierten Warteplätze festgelegt. Der Warteplatz 2 wird später um Warteplätze erweitert. Die Nummern der hinzugekommenen Warteplätze werden durch Weiterzählen gebildet. Die Rangfolge wird sinngemäß angepasst. abnehmende Priorität bei der Bedienung []<[]<[]<[]<[]<[]<[]<[]<[2]<[]<[]<[9]<[]<[]<[] 2 9 Warteplätze sind Speicher für Kandidaten auf Bedienung. Interrupt-Requests sind Kandidaten auf Bedienung durch den Prozessor. Jeder Interrupt-Request wird in einem binären Speicher gespeichert und wartet auf Bedienung. Konkret ist der Speicher eine entsprechende Anordnung von FlipFlops in einem Register, das man als Interrupt-Request-Register bezeichnen kann. abnehmende Priorität bei der Bedienung []<[]<[]<[]<[]<[]<[]<[]<[2]<[]<[]<[9]<[]<[]<[] 2 9 Interrupt-Request-Register Im Alltag ist es meistens so, dass man auf einer nicht unterbrochenen Bedienung besteht. Auf diese Anwendung bezogen heißt das, dass zu jedem Zeitpunkt nur ein einziger Request bedient wird. Dann genügen diese Warteplätze für die Bildung einer geordneten Warteschlange. Im Unterbrechungskonzept von Computersystemen wird meistens nach einer anderen Regel gehandelt: ein höher priorer Request kann die Bedienung eines niedriger prioren Requests unterbrechen. Würde man diese Regel im Alltag anwenden, dann käme man vielleicht auf die Idee, eine Warteschlange der unterbrochen Bedienten mit eigenen Bedienungsplätzen zu schaffen und die Bedienungsregel so zu modifizieren, dass diese, wenn sie warten müssen, zusammen mit denen, die noch unbedient warten, eine geordnete Warteschlange bilden. 22

11 Ereignis-Verarbeitung (Interrupt-Controller) Stellt man sich auf den schlimmsten Fall ein, dass nämlich alle bis auf den absolut höchst prioren unterbrochen werden können, dann muss man jeden möglichen Bedienungsplatz in einen Warteplatz umwandeln können. Das bedeutet, dass die Bedienungsplätze in Zahl und Priorität den anderen Warteplätzen gleich sein müssen. Auf den Anwendungsfall bezogen muss ein entsprechendes Register vorgesehen werden, das man Interrupt-Service- Register nennen kann. Ein Request rückt bei Bedienung in den entsprechenden Bedienungsplatz im Service- Register und macht den Platz im Request-Register frei. abnehmende Priorität bei der Bedienung []<[]<[]<[]<[]<[]<[]<[]<[2]<[]<[]<[9]<[]<[]<[] Interrupt-Service-Register Interrupt-Request-Register Die Warteschlange mit dem höchst prioren an der Spitze erhält man sehr einfach durch eine bitweise ODER- Verknüpfung der beiden Register. abnehmende Priorität bei der Bedienung []<[]<[]<[]<[]<[]<[]<[]<[2]<[]<[]<[9]<[]<[]<[] Warteschlange Interrupt-Service-Register Interrupt-Request-Register bitweises ODER Der höchst priore an der Spitze ist zuerst Kandidat auf Bedienung und nach dem Interrupt-Acknowledge-Zyklus auch der Bediente. Er ist aber auch der Maßstab für folgende Interrupt-Requests. Nur wenn man ihn eindeutig kennt, kann man entscheiden, ob diese Requests ihn unterbrechen dürfen oder nicht. Im Bedienungsplatz wird er solange bedient, bis seine Bedienung fertig ist. Unterbricht ein höher priorer seine Bedienung, so bleibt der bisher Bediente dort und wartet, bis er wieder bedient wird. Das kann sich wiederholen. Am Ende der Bedienung verschwindet er aus dem Bedienungsplatz und verkürzt erst dann die Warteschlange. Die folgende schaltungstechnische Lösung kann man als Beispiel nehmen, mit welchen Methoden man einen zielgerichteten logischen Schaltungsentwurf macht. Er macht auch die schaltungstechnische Bedeutung der Register deutlich. Die schaltungstechnische Lösung zur Erkennung der Anforderung mit dem höchsten Rang kann man aus einer einfachen logischen Entscheidung ableiten: die Anforderung in einer bestimmten Warteschlangenstelle hat nicht den höchsten Rang (ausgedrückt durch 2

12 Ereignis-Verarbeitung (Interrupt-Controller) log. ), wenn auch nur eine Anforderung in einer Stelle mit einem höheren Rang eine Anforderung enthält. Wenn man diese log. Entscheidung auf jede Stelle anwendet, dann werden diejenigen Anforderungen, die nicht als Kandidaten in Frage gekommen, mit einer log. markiert. Man hat damit nur diejenigen ausgeschlossen, die überhaupt nicht in Frage kommen. Man hat aber noch nicht denjenigen gefunden, der es tatsächlich ist. Dieses Problem kann man einfach durch einen Vergleich mit den Anforderungen lösen. Wenn eine Anforderung zu den Kandidaten gehört und er tatsächlich eine Anforderung hat, dann soll die der Kandidat berücksichtigt werden, in allen anderen Fällen nicht. Das bedeutet eine UND-Verknüpfung. Die nebenstehende Schaltung stellt die verbalen Aussagen bildhaft dar, wobei die üblichen Symbole verwendet werden: Log. = "", Log. = "", > für ODER, - für INVERTIEREN, & für UND. höchst priore Kandidaten aktuell höchst priore Anforderung Warteschlange 2 9 > bitweises & - - usw. Die Schaltvariable mit der Markierung der höchstprioren Anforderung ist die Referenz für alle Entscheidungen, ob bei einem nachfolgenden Request eine Unterbrechung erfolgen soll oder nicht. Bild. fasst die Aussagen schematisch zusammen, wobei die Randbedingungen der klassischen Realisierung in PCs zugrunde liegen. > - Interrupt Service Register 2 9 Register zum Speichern der Requests, die zur Zeit bedient werden. 2 9 Interrupt Request Register Register zum Speichern der noch nicht bedienten Requests Ein Interrupt-Request ist fest einer Bitstelle in den beiden Registern zugeordnet (feste Position in der Warteschlange). Die Warteschlange wird in einer festen Reihenfolge abgearbeitet (hier von rechts nach links). Bild.: Register zur Realisierung der Warteschlange der bedienten und noch nicht bedienten Interrupt Requests Ein beispielhaftes Szenario soll die eben beschriebenen Eigenschaften noch deutlicher machen. IRQ: lies Interrupt Request, IRR: lies Interrupt Request Register, ISR: lies Interrupt Service Register. Referenz heißt im folgenden ermittelte höchst priore Anforderung. 2

13 Ereignis-Verarbeitung (Interrupt-Controller) IRQ entsteht und aktiviert sein Bit in IRR. Der Vergleich mit der Referenz ergibt, dass er sofort bedient werden kann Deshalb wird das entsprechende Bit in ISR aktiviert, in IRR deaktiviert. Der Request kann deaktiviert werden. Das Service-Programm für IRQ wird gestartet IRQ9 entsteht und aktiviert sein Bit in IRR. Der Vergleich mit der Referenz ergibt, dass er eine höhere Priorität hat. Damit hat er die Berechtigung zur Unterbrechung des gerade ablaufenden Service-Programmes für IRQ. Das entsprechende Bit in ISR wird aktiviert, das in IRR deaktiviert. Das Service-Programm für IRQ wird durch den Start des Service-Programmes von IRQ9 unterbrochen IRQ entsteht und setzt sein Bit in IRR. Der Vergleich mit der Referenz ergibt, dass seine Priorität kleiner ist. Damit hat er keine Berechtigung zur Unterbrechung. Es ergibt sich die (nach fallender Priorität geordnete) Warteschlange: IRQ (nicht bedient) und IRQ (bedient/unterbrochen) IRQ entsteht und setzt sein Bit in IRR. Der Vergleich mit der Referenz ergibt, dass seine Priorität kleiner ist. Damit hat er keine Berechtigung zur Unterbrechung. Es ergibt sich die Warteschlange: IRQ, IRQ, IRQ. Das Service-Programm für IRQ9 ist fertig, d.h. seine Bedienung durch den Prozessor ist fertig, was es durch das Deaktivieren seines Bits in ISR anzeigt. Damit kommt es zur Bildung einer neuen Referenz und einem neuen Vergleich mit ihr. Das Ergebnis ist, dass IRQ die höchste Priorität hat. Sein Service-Programm wird gestartet. Es ergibt sich die Warteschlange IRQ, IRQ. Erst wenn das Service-Programm für IRQ sein Bit in ISR deaktiviert, geht es mit dem von IRQ weiter Das Verfahren wird von Intel als fully nested mode bezeichnet. 2

14 Ereignis-Verarbeitung (Interrupt-Controller) Das diskutierte Beispiel zeigt, dass niederpriore Interrupt Requests durch höher priore beliebig verdrängt werden können. Das ergibt sich zwangsläufig aus der prioritätsabhängigen Bedienung der Warteschlange. Ein faireres Verfahren wäre, jedem Request zu garantieren, dass er innerhalb einer gewissen Zykluszeit zur Bedienung käme. Es sei an das Verfahren erinnert, mit dem der PCI-Arbiter oder der P-Hostbus-Arbiter seine Bedienungsentscheidung fällt. Das Verfahren geht davon aus, jedem Warteplatz eine Prioritätszahl von bis zuzuordnen, zuerst den ursprünglichen Warteplätzen, dann den Erweiterungsplätzen in sinngemäßer Form. Die Priorität soll mit zunehmender Nummer abnehmen. Eine zyklische Veränderung der Priorität könnte so gestaltet werden, dass man mit jeder Bedienung die Prioritätsverteilung um eine Stelle nach links schiebt. Wenn m die Zahl der Warteplätze in der Kette ist, dann würde die höchste Priorität nach m Bedienungen wieder an der Ursprungsstelle ankommen. 2 2 Rotation der Prioritätszahlen 2 Rotation der Prioritätszahlen (2) 2 9 Rotation der Prioritätszahlen 2 Rotation der Prioritätszahlen ( ) 2 9 Rotation der Prioritätszahlen 2 Rotation der Prioritätszahlen ( ) 2 9 Anfangszustand nach 2 Rotierschritten nach 9 Rotierschritten Dabei wären drei Phasen zu unterscheiden: In der ersten Phase wird die bis in die dritte Stelle in der Hauptschleife rotiert. In der zweiten Phase würde die der Erweiterungsschleife durch die Erweiterungsschleife wieder bis zum Anfang rotiert. In der dritten Phase würde die in der Hauptschleife weiter geschoben, bis die Rotation wieder den Anfangszustand erreicht hat. Dazu braucht man Rotierschritte. 2 Rotation der Prioritätszahlen 2 Rotation der Prioritätszahlen () 2 9 Rotation der Prioritätszahlen 2 Rotation der Prioritätszahlen () nach Rotierschritten nach Rotierschritten Ein anderes Verfahren passt die Zahl der Rotierschritte an den Bedarf an. Es führt die Rotation soweit aus, dass der bediente Request nach seiner Bedienung durch die Rotation die kleinste Priorität bekommt. Dann bekommen die links folgenden die Prioritäten,, 2 usw. Ein Beispiel soll das zeigen. 2

15 Ereignis-Verarbeitung (Interrupt-Controller) Der beispielhafte Ausgangspunkt sei die Belegungssituation mit der längsten Warteschlange, die bei der Erklärung des fully nested mode angenommen wurde. Rotation der Prioritätszahlen 2 Rotation der Prioritätszahlen (2) Sobald IRQ9 bedient ist, rotiert die Priorität. In der Hauptschleife wird die höchste Priorität eingestellt, in der Erweiterungsschleife erhält IRQ9 durch die Rotation die niedrigste Priorität. 2 2 ( ) Sobald IRQ fertig ist, erhält er durch Rotation in der Erweiterungsschleife die Priorität. 2 2 ( ) 2 9 Sobald IRQ fertig ist, erhält er durch Rotation in der Erweiterungsschleife die Priorität ( ) Sobald IRQ fertig ist, wird durch Rotation in der Erweiterungsschleife die ursprüngliche Prioritätenreihenfolge wieder hergestellt und in der Hauptschleife erhält IRQ durch Rotation die Priorität. 2 2 () Der wichtige Effekt bei der rotierenden Priorität ist, dass es keine Verdrängung gibt. Die Priorität verschiebt sich von den schon bedienten höher prioren zu den niedriger prioren Interrupt-Requests hin. Intel hat in dem konventionellen PIC-Konzept das vorgestellte zweite Verfahren unter der Bezeichnung automatic rotating mode realisiert. 2

16 Ereignis-Verarbeitung (Interrupt-Controller) Kontextwechsel bei der Bedienung von Interrupts Immer dann, wenn man den Ablauf eines Programmes unterbricht (d.h. einen gerade ablaufenden Prozess unterbricht), dann muss die Ablaufsteuerung dafür sorgen, dass der Ablaufzustand nicht verloren geht. Wie soll man sonst korrekt fortsetzen? Was bedeutet das auf der Register-Transfer-Ebene, die hier untersucht wird? Auf dieser Ebene wird der Programmzustand durch den Zustand der Prozessor- Register definiert. Prozessorregister haben den Zweck, Operanden bzw. die von der Befehlsverarbeitung erzeugten Ergebnisse aufzunehmen, Zeiger (Indizes, Pointer) aufzunehmen, die zu Variablen in Speicherzellen außerhalb des Prozessors verweisen, den für den Programmablauf maßgeblichen Zeiger zum aktuellen Befehl (Befehlszähler, instruction pointer, program counter) aufzunehmen, binäre Zustandsaussagen (Zahlenbereichs-Überlauf/kein-Überlauf bei der letzten Operation, Ergebnis-Null/nicht-Null bei der letzten Verknüpfung, usw. im Prozessor Status Wort) aufzunehmen, Zeiger in den Hilfsspeicher für die Rettung und Wiederherstellung des Kontextes des Programmablaufes bei Änderung der Programm-Ablaufebene (Stackpointer). Als Beispiel kann man die Registerstruktur der INTEL- Prozessoren X/PentiumX nehmen. AX, BX, CX und DX sind Arbeitsregister, die wahlfrei Operanden, Ergebnisse und Zeiger aufnehmen können. Die Indexregister können nur Zeiger für den Zugriff zu Variablen aufnehmen. Das Stackpointer-Register wird ergänzt durch ein spezielles Register zur Rettung des Stackpointer-Zustandes unmittelbar nach einem Programm-Kontext-Wechsel. Das Instruction-Pointer-Register enthält das wichtigste Merkmal des Programmablaufzustandes. Das Prozessor Status Wort ist genau so wichtig wie die Register, die Verarbeitungsergebnisse aufnehmen; denn es enthält ebenfalls Ergebnisse. AX BX CX DX Source Index Destination Index Stackpointer Basepointer Instructionpointer Processor Status Word Der Instruction-Pointer ist das notwendige Merkmal zur Beschreibung des Ablaufzustandes eines Programmes. Er wird automatisch gerettet, wenn ein laufendes Programm zu Gunsten des Ablaufes einer Interrupt-Service-Routine unterbrochen wird. Die anderen Register werden nicht automatisch gerettet. Das bedeutet, dass sie zu Beginn der unterbrechenden Routine durch entsprechende Befehle gerettet werden müssen. Das ist nur notwendig, wenn die Register während des Ablaufes der Routine verändert werden. Da das nicht immer der Fall ist, hat man ihre Rettung nicht in den Automatismus einbezogen. 2

17 Ereignis-Verarbeitung (Interrupt-Controller) Für die Rettung wird ein Speicher mit einer besonderen Zugriffstechnik verwendet, der sog. Stack. Der Stack wird durch Reservierung einer bestimmten Anzahl von Speicherzellen (Stacklänge) im Hauptspeicher realisiert. Man kann den Stack so konzipieren, dass er ausgehend vom kleinsten möglichen Adresswert gefüllt wird. (Konzept beim Microcontroller INTEL MCS). Der andere Ansatz, von dem höchsten Adresswert auszugehen und den Stack in Richtung kleiner werdender Adresswerte zu füllen, ist genau so brauchbar. (INTEL- Prozessoren für PCs) Anfangszustand des Stackpointer = Basisadresse + Länge des Stack Basisadresse Zu Beginn der Benutzung des Stackspeichers zeigt der Stackpointer auf den obersten Rand des Stack. Der Stackpointer wird dekrementiert und das erste Wort gespeichert. Die nächsten Wörter werden auf die gleiche Art gespeichert. Wenn man den Prozessorzustand wieder herstellen will, muss man in der umgekehrten Reihenfolge lesen (Last In-First Out). Der Stackpointer wird nach jedem Lesevorgang durch Inkrementierung aktualisiert. automatisches Retten Push PSW Push AX Push BX Push CX Instruction Pointer PSW AX BX CX Return Pop PSW Pop AX Pop BX Pop CX Wenn alle durch einen Befehl geretteten Register wiederhergestellt sind, bleibt nur noch die Wiederherstellung des Instruction-Pointer-Registers. Das geschieht durch einen speziellen Rückkehr-Befehl, der meistens mit Return bezeichnet wird. Nach dem Return-Befehl soll das ursprüngliche Programm wieder an der richtigen Stelle fortgesetzt werden. Deshalb hat der Instruction-Pointer, der gerettet wird, immer den Adresswert des Befehls, der auf den folgt, der als letzter im unterbrochenen Programm abgelaufen ist. 29

18 Ereignis-Verarbeitung (Interrupt-Controller) Angenommen, das Hauptprogramm wurde von der Service-Routine für IRQ unterbrochen und diese wieder von derjenigen für IRQ9. Der Stack nimmt nacheinander die geretteten Wörter auf. Die Zahl der Unterbrechungsebenen ist theoretisch unbegrenzt, praktisch natürlich durch die Länge des Stack. Wenn in jedem unterbrechenden Programm dafür gesorgt wird, dass der Stack ordnungsgemäß geräumt wird, dann ist mit dem abschließenden Return der Programmwechsel in die übergeordnete Ebene aus der Sicht des Stack endgültig abgeschlossen. Instruction Pointer unterbr. Hauptprgr. letzter wirksamer Push von IRQ Instruction Pointer unterbr. Service IRQ letzter wirksamer Push von IRQ9 Das Programmiermodell des Interrupt-Controllers Als Realisierung wird hier der Interrupt-Controller genommen, der von Intel für PC- Systeme entwickelt wurde. Er wird in dem IC des Chipsatzes realisiert, der die PCI-ISA- Brücke und Disk-Controller aufnimmt. Es werden nur vier Byteadressen im IO-Adressraum belegt. Die Mehrfachnutzung für die unterschiedlichen Funktionen ist sehr speziell und soll deshalb hier nicht diskutiert werden. 2

19 Ein- und Ausgaben über die bitparallele Standardschnittstelle (LPT).2 Ein- und Ausgaben über die bitparallele Standardschnittstelle (LPT) Ein typisches Gerät, das eine bitparallele Schnittstelle nahelegt, ist der Drucker. Den Standard für die Druckerschnittstelle hat ein marktbeherrschender Druckerhersteller bestimmt, und nicht ein IC- oder PC-Hersteller: Centronics. Das Kürzel für die Schnittstelle ist LPT. Die Schnittstelle hat einen signaltechnischen und einen programmtechnischen Aspekt. Sowohl das Signalbelegungsschema als auch das Registerschema der Schnittstelle sind im Bild. erkennbar. I/O-Adressen: Basisadresse + 2 Basisadressse. + 2 Basisadresse D D D2 D D D D D ACK# BUSY Paper End Interrupt Request Error# STROBE# Automatic Line Feed INIT# Initialization Drucker Select Datenwort STROBE# Übernahme-Moment Handshake mit Pulsen BUSY Verzögerung, z.b. wenn die Ausführung eines carriage return abzuwarten ist. Bild.: Register- und Signalschema der LPT-Schnittstelle Für den Programmierer stellt sich die Schnittstelle als ein Set von drei Bit-Registern dar, die im I/O-Adressraum drei Adressen belegen. Die Funktion der Register und die Bedeutung der einzelnen Signale ergeben sich aus den sinnfälligen Bezeichnungen und dem Signal-Zeit-Diagramm. Man erkennt ein Handshakeverfahren auf der Basis von Pulsen (der Mindestlänge µsec). ACK# Unter den hardwarenahen Betriebssystemkomponenten (in DOS ist es das Basic Input Output System BIOS) befindet sich die Routine zur Steuerung des Datenverkehrs zu einem Drucker. 2

20 Ein- und Ausgaben über die bitserielle Standardschnittstelle (COM) Eine LPT-Schnittstelle belegt im IO-Adressraum drei Adressen bezogen auf Bytes. Die Schnittstelle kann auch für andere Zwecke programmiert werden, die die Register bzw. Bits für andere Funktionen verwendet. Die Grundstruktur der Schnittstelle ist vergleichbar mit einer der Betriebsarten der oben beschriebenen bitparallelen Ein/Ausgabe. Man hat die Schaltung zur Realisierung einer LPT-Schnittstelle früher auch mit dem entsprechenden IC realisiert. Heute sind diese Schaltungen zusammen mit anderen, die man aus Kompatibilitätsgründen auf einem Motherboard haben muss, in ICs realisiert, die den Chipsatz ergänzen.. Ein- und Ausgaben über die bitserielle Standardschnittstelle (COM) Als Beispiel für eine Einheit, die Datenwörter bitseriell sendet, bietet sich die Tastatur an, für die eine spezielle Schnittstelle an PCs entwickelt wurde. Für andere Geräte, die bitseriell senden und auch empfangen, wurde eine geeignete Standardschnittstelle unter dem Kürzel COM entwickelt. Die Schaltungen zur Steuerung des bitseriellen Datenverkehrs über eine COM- Schnittstelle werden mit sog. UARTs oder USARTs (universal asynchronous serial receiver/transmitter) realisiert. Sie wandeln die seriell empfangenen Datenwörter in bitparallele und umgekehrt die zu sendenden Datenwörter in serielle um. Außerdem enthalten sie eine Schaltung zur Steuerung des Datenverkehrs mit einem Modem. Dabei berücksichtigen sie einen (der fast identischen) Standards RS22C oder V.2. Für den reinen bitseriellen Datenstrom braucht man nur drei Signale (Bild.). Für den Programmierer stellt sich jede COM-Schnittstelle als Set von 9 Registern dar, die im I/O-Adressraum angeordnet sind. Als Stecker-Schnittstelle gibt es den ursprünglichen 2poligen Stecker und den vereinfachten 9poligen Stecker, der sich für PCs durchsetzte. Bei der Programmierung der LPT-Schnittstelle ist es notwendig, die protokollbedingte zeitliche Änderung der Signale direkt zu erzeugen bzw. zu berücksichtigen. Hier werden die Signale an der Schnittstelle durch Sender/Empfänger-Schaltungen erzeugt bzw. verarbeitet. Man stellt über Command-Wörter in den Steuerregistern die Betriebsart ein bzw. liest die Statuswörter in den Statusregistern, die Fertig- oder Fehlermeldungen sind. Die Unterscheidung von Data Terminal Equipment (Datenendeinrichtung) und Data Carrier Equipment (Datenübertragungseinrichtung) ist daraus entstanden, dass der Standard ursprünglich den Anschluss von digitalen Geräten an das Telephonnetz festlegte. Das MODEM stellt das front-end des Netzes dar, also der Übertragungseinrichtung. Deshalb behandelt man den Computer als Datenendeinrichtung. 22

21 Ein- und Ausgaben über die bitserielle Standardschnittstelle (COM) I/O-Adressen: Basisadresse + Empfänger-Puffer- Register + Empfänger-Schieberegister Datenformat- Register Empfänger- Steuerung Received Data DCE > DTE + + Divisor Latch Access Bit = + + Teiler-Latch- Register (LSB) Teiler-Latch- Register (MSB) Modem-Steuer- Register Modem-Status- Register Baudraten- Generator Modem- Steuerung Modem- Signale Signal Ground Interrupt-Aktiv- Register Interrupt-ID- Register Scratchpad- Register Interrupt Request Interrupt- Steuerung Stifte am PC = DTE Der PC ist üblicherweise das Data Terminal Equipment, das angeschlossene Gerät ist das Data Carrier Equipment. + Serialisierungsstatus- Register Sendersteuerung + Sender-Puffer- Register Sender-Schieberegister Transmitted Data DTE > DCE Bild.: Register- und Signalschema eines beispielhaften UART (2) Bei der Übertragung werden keine TTL-Pegel, also V und V, sondern ein Pegel zwischen -V bis -V für die logische und ein Pegel zwischen +V und +V für die logische verwendet. Die Pegelanpassung ist die Aufgabe der Leitungsempfänger bzw. Leitungstreiber. Die bipolaren Übertragungspegel erklären die Beteiligung des Signal Ground bei der Übertragung (Bild.). Takt startet mit dem ersten minus/plus-übergang nach der Pause. plus minus signal ground Start bit ASCII Code Parity bit Stop bit beliebig lange Pause bis zum nächsten minus/plus-übergang Bild.: Asynchrone serielle Übertragung eines Beispiel-Wortes gemäß V.2 Häufig verwendet man die COM-Schnittstelle zur Kopplung von zwei PCs. Dann gelten beide zunächst als Datenendeinrichtungen. Da die Sendedaten des einen PCs als Empfangsdaten am anderen PC ankommen müssen und umgekehrt, muss man die entsprechenden Verbindungen kreuzen. Sowohl die LPT- als auch die COM-Schnittstelle gehören zum Erbe der vorausgegangenen PC-Generationen (legacy equipment). 2

22 Graphische Bildschirme und Bildschirm-Controller. Graphische Bildschirme und Bildschirm-Controller Graphische Bildschirme werden üblicherweise über eine Graphic-Controller-Karte entweder mit PCI-Bus- oder mit AGP- Schnittstelle (Bild.9) in das PC-System eingebunden. Im folgenden wird die gesamte Funktionseinheit zwischen dem AGP-Port und den visuellen Geräten Graphic-Controller genannt. INTEL nennt sie in Bild.9 Graphics Device. Das realisierende Board wird Graphic-Controller-Board genannt. Der Kern des realisierenden Boards ist das Graphic-Controller-Chip, meistens verkürzt auch Graphic Controller oder Graphic Processor genannt. Bild.9: AGP-Schnittstelle an der Host-Bridge BX mit Graphic Controller Das Funktionsschema eines Graphic-Controllers in Bild. macht die innere Aufteilung der Funktionen etwas deutlicher. AGP-Interface Video Port Video- Engine D/2D- Engine Display- Interface (RAMDAC) TV- Interface Display TV- Encoder Local Memory Interface Bild.: Local Memory Funktionsschema eines Graphic Controllers Alle internen Funktionseinheiten sind für den System-Prozessor über das AGP-Interface und den internen Bus erreichbar. Ob die internen Funktionseinheiten über den internen Bus oder über eigene Kanäle zum lokalen Memory Interface zugreifen, ist eine Frage des konkreten Entwurfes (Andeutung durch graue Pfeile). Hier sollen nur prinzipielle Merkmale zur Sprache kommen. Die Aspekte der Multimedia-Anwendungen entfallen, die sich auf die Video- bzw. Digital-TV-Interfaces beziehen. 2

23 Graphische Bildschirme und Bildschirm-Controller Leider veröffentlichen die Hersteller der leistungsfähigsten Graphic-Controller-Chips und Boards keine Funktionsschemata der Controller, sondern nur Schemata vom Aufbau der Graphic-Boards (Bild.). Bild.: Beispielhaftes Graphic-Board (RIVA TNT2, Hersteller: nvidia) Das Bild auf dem Bildschirm wird gemäß den üblichen analogen TV-Normen durch das Display-Interface ausgegeben, dessen Hauptfunktion die Digital/Analog-Wandlung ist. Der Bildinhalt liegt in digitaler Form im lokalen Speicher. Raster-Scan-Bildschirme gehen von einer pixel-weisen Rasterung des Bildinhaltes, d.h. von einer Matrix von Bildpunkten aus. Das ergibt eine interne Datenstruktur, die jeden Bildpunkt durch seine konkreten visuellen Merkmale (z.b. Farbwert) beschreibt, so dass er unmittelbar in die entsprechenden Analogwerte wandelbar ist. Diese Datenstruktur wird Frame genannt, der entsprechende Speicher: Frame Buffer. Meistens hat man mindestens zwei Frame Buffer: einen für die unmittelbare Ausgabe durch den RAMDAC und einen für die Vorbereitung des nächsten Bildes. Die Bitmap (wie die Darstellung des Bildes im Frame-Buffer auch genannt wird) ist nicht die einzige Darstellungsform des Bildes. Die Objekte des Bildes werden in mehreren unterschiedlichen Datenstrukturen definiert, die sich für die algorithmische Bildverarbeitung als geeignet herausgestellt haben. Wo sind diese Strukturen nun konkret gespeichert? Der Anwenderprogrammierer, der bei der Lösung seines Anwenderproblemes den Bildschirm für die Visualisierung nutzt, definiert die Datenstrukturen und verarbeitet sie mit Hilfe der Graphik-Funktionen, die er sich selbst geschaffen hat oder als geeignetes Funktions-Interface übernimmt. Wenn die Entwicklungsumgebung dem Programmierer die Möglichkeit gibt, den Speicherort der Datenstrukturen selbst zu bestimmen, erhält er in der Regel einen wirksamen Freiheitsgrad, um die Verarbeitungsgeschwindigkeit bei der Bildmanipulation zu erhöhen. Im einfachsten Falle bearbeitet man das Bild als Teil des Anwenderprogrammes und veranlasst dann eine Übertragung in den Frame-Buffer im lokalen Speicher, wenn das Ergebnis der Bildmanipulation auf dem Bildschirm gezeigt werden soll. 2

24 Graphische Bildschirme und Bildschirm-Controller Dann sind die Bild-definierenden Datenstrukturen als Teil des Anwenderprogrammes im Hauptspeicher gespeichert. Ein Graphic-Controller enthält immer einen Graphik-Prozessor, der für die Ausführung bestimmter bildverarbeitender Grundfunktionen sorgt (z.b. Linien zeichnen, Dreiecke ausfüllen, Fenster verschieben). Zur Zeit vollzieht sich gerade der Übergang von der 2D- zur D-Graphik. Die bildverarbeitenden Funktionen werden dadurch wesentlich komplexer und die Hersteller von Graphik-Prozessoren reagieren mit unterschiedlichen Konzepten. In jedem Fall versuchen sie, die Leistungsfähigkeit des Graphik-Prozessors zu verbessern, indem sie ihm mehr bildverarbeitende Funktionen übertragen. Das geschieht immer auf der Basis von Befehlen. Der System-Prozessor bestimmt die bildbestimmende Befehlsfolge, die der Graphik-Prozessor dann ausführt. Beim Entwurf des Graphik-Controllers steht man vor der Frage, ob der System-Prozessor die Befehlsfolge in den lokalen Speicher übertragen und der Graphik-Prozessor sie von dort holen und ausführen soll, oder ob der System-Prozessor die Befehlsfolge im Hauptspeicher ablegen und der Graphik-Prozessor sie von dort holen und ausführen soll. INTEL verfolgt beim Graphic Accelerator die zweite Strategie-Alternative. Dabei ist der Grundgedanke der, dass dort nicht nur bildbestimmende Befehlsfolgen für die D- Bilder liegen, sondern auch Textur-Daten, die Oberflächen von Bildobjekten bestimmen und soviel Speicherplatz benötigen können, dass sie den Rahmen der lokalen Speicher sprengen. Für das Holen der Graphik-Befehle aus dem Hauptspeicher und das Ausführen mit dem Graphik-Prozessor hat INTEL den Begriff Direct Memory Execution geprägt. Der Graphik-Prozessor veranlasst, dass fortlaufend die D-Befehle aus dem Hauptspeicher in ein Befehls-FIFO gelesen werden. Die Ausführung der Befehle geschieht in einer Kette von pipelined stages, D-Pipeline genannt. Der Graphik-Prozessor entnimmt die Befehle aus dem FIFO und steuert ihre Ausführung in der D-Pipeline. Wenn dabei Texturen aus dem Hauptspeicher zu verarbeiten sind, steuert er das Lesen der Texturen aus dem Hauptspeicher (Bild.2). Das Konzept ist darauf ausgerichtet, dem Graphik-Prozessor die praktisch unbegrenzte Speicherkapazität des Hauptspeichers zugänglich zu machen. Graphik-Befehle, Texturen AGP-Interface Video Port Video- Engine D/2D-Prozessor D- Pipeline 2D- Pipelines TV-Out RAMDAC TV- Encoder Display Local Memory Interface Bild.2: Verarbeitungsergebnisse Local Memory Das Lesen der D-Befehle und der Texturen aus dem Hauptspeicher (INTEL Graphics Accelerator) 2

25 Festplatten und Festplatten-Controller Vermittler zwischen den Graphik-Funktionen des Anwenders und der Hardware (also die Controller-ICs, die für den Datenverkehr zwischen dem Graphik-Controller mit dem lokalen Speicher, dem Hauptspeicher und dem Prozessor zuständig sind) ist die Treiber-Software des Graphik-Boards. Sie verdeckt für den Anwender-Programmierer die Details der hardware-nahen Funktionen.. Festplatten und Festplatten-Controller Die beispielhaften Motherboards haben feste Stecker zum Anschluss von Festplatten. Dabei ist wahlweise der Anschluss von IDE-Disks (intelligent drive electronics) und/oder SCSI- Disks (small computer system interface) möglich. Man unterscheidet das eigentliche Laufwerk mit dem Speichermedium von dem Laufwerkscontroller. Heute ist es üblich, beide in einer einzigen Baueinheit zusammen zu montieren, so dass das dumme Laufwerk durch die Intelligenz des Controllers aufgewertet wird. Die Schnittstelle der Gesamt-Einheit ist als Bussystem-Anschluss konzipiert, der entweder vom PC-Systembus abgeleitet ist (IDE-Schnittstelle) oder ein speziell konzipierter Peripherie-Bus ist (SCSI-Schnittstelle)... IDE-Disks Für die Definition der IDE-Schnittstelle war ursprünglich der AT-Bus maßgebend. Durch die Weiterentwicklung der Festplatten-Technologie musste man natürlich die Funktionen der Stecker-Pins erweitern. Bild. zeigt zunächst schematisch die Baueinheit einer IDE-Hochleistungsplatte, Bild. spezifiziert die Pin-Funktionen. Die Bezeichnung des Interfaces zeigt die Beziehung zum AT-Bus. Das Jumper-Feld dient zur Kodierung des Betriebsmodus, z.b. wenn zwei Geräte in Master-Slave-Konfiguration arbeiten sollen. Bild.: Festplatte mit IDE (bzw. ATA)-Stecker-Schnittstelle Seagate ST22:,2 GByte 2