Iteration 1 Iteration 2

Transkript

1 SHORT_TERM_ANALYSIS_FILTER Sheet of ST/SET_NEXT_STATE/NEXT_STATE_VALUE ERM_ANALYSIS_FILTER/TB_SIG_u_enable( YSIS_FILTER/TB_SIG_ATTSIGIN_u_data(: SIS_FILTER/TB_SIG_ATTSIGIN_u_read(: YSIS_FILTER/TB_SIG_ATTSIGIN_u_addr(: RM_ANALYSIS_FILTER/TB_SIG_rp_enable( SIS_FILTER/TB_SIG_ATTSIGIN_rp_read(: YSIS_FILTER/TB_SIG_ATTSIGIN_rp_addr(: ERM_ANALYSIS_FILTER/TB_SIG_s_enable( YSIS_FILTER/TB_SIG_ATTSIGIN_s_data(: YSIS_FILTER/TB_SIG_ATTSIGIN_s_read(: LYSIS_FILTER/TB_SIG_ATTSIGIN_s_addr(: 8 8 U U FFFFF FFFFFF FFFFFF 9D 9D CCC 8A 8A FFFFF8 FFFFFFAA FFFFFFAA FFE AC AC 8E B B FA A FFFFF FFFFFFD FFFFFFD CCC A 9 A FFFFF8 8 8 FFE FFFFFFB FFFFFFB AF F AF 8E FA FFFFFE8 FFFFFE8 FFFFF FFFFFE8 Iteration Iteration

2 grep -B PIN_SHORT_TERM_ANALYSIS_FILTER_ATTSIGIN_U_DATA sim.log >& U.log grep -B PIN_SHORT_TERM_ANALYSIS_FILTER_ATTSIGIN_S_DAT sim.log >& S.log Dateien U.log und S.log, aus denen die Inhalte der Arrays s und u abgelesen werden können. Die Simulationszeit für die gesamte ersten Iteration der äußeren Schleife beträgt ns. Das Protokoll an der Schnittstelle für die ersten ns (entsprechend den ersten beiden Iterationen der inneren Schleife ist auf der folgenden Seite dargestellt. Wie man leicht erkennt, entsprechen die simulierten Werte den innerhalb der Software-Lösung berechneten Werten (siehe test.results: u[] = u[] = FFFFFF u[] = 9D u[] = 8A u[] = FFFFFFAA u[] = AC u[] = u[] = B s[] = u[] = u[] = u[] = FFFFFFD u[] = A u[] = 8 u[] = FFFFFFB u[] = AF u[] =... usw... Mitgelieferte Dateien Folgende Dateien wurden auf dem Dresdener Server abgelegt: Dateiname B_Infos.ps staf.c staf.blif staf.vhdl README staf_testbench.vhdl sim.inc dbx.inc test.au test.au.org test.au.gsm.org test.pattern test.results Inhalt Diese Datei Optimierte Funktion Short_term_analysis_filter (C Optimierte und synthetisierte Funktion Short_term_analysis_filter (BLIF Optimierte und synthetisierte Funktion Short_term_analysis_filter (VHDL Informationen zur VHDL-Simulation Testbench zur VHDL-Simulation Inklusionsdatei für vhdlsim Inklusionsdatei für vhdldbx Test-Audio-Datei (zum Komprimieren / Dekomprimieren Test-Audio-Datei (Referenzversion für test.au Komprimierte Test-Audio-Datei (Referenzversion für test.au.gsm Eingabe-Testmuster (entsprechend test.au Testantworten für die Stimuli aus test.pattern

3 Die Schnittstelle zum Speicher (Array-Zugriffe besitzen folgende Charakteristika: Es findet kein explizites Speichern bzw. Laden in bzw. vom Speicher statt. Das Schreiben eines Datums in den Speicher erfolgt bei enable= mit steigender Clock-Flanke. In diesem Fall wird das datum data_in unter der Adresse data_adr im Speicher abgelegt. Analoges gilt für das Lesen eines Datums mit enable=. Jedes Array innerhalb der Parameterliste verursacht die Instanziierung eines eigenen Speichers. Die so erzeugte RT-Struktur liegt für die kooperierenden Teilprojekte in Form einer Struktur- VHDL Beschreibung sowie im BLIF-Format vor. Simulation der VHDL-Beschreibung Zur Verifikation der Korrektheit der so erhaltenen RT-Beschreibungen wurde diese simuliert. Im folgenden soll die Vorgehensweise bei der Simulation genauer beschrieben werden, um so insbesondere die Funktionalität der Speicherschnittstelle zu demonstrieren. Die Funktion Short_term_analysis_filter(... besitzt als Eingabe-Parameter Integer-Arrays u[...], rp[...] und s[...9] sowie ein skalarer Integer-Wert k_n, und liefert nach deren Abarbeitung die generierten Werte innhalb den Arrays u[...] und s[...9]. Simuliert wurde eine komplette Iteration der äußeren Schleife (also eine achtmalige Iteration der inneren Schleife der Funktion Short_term_analysis_filter(... Dabei wurde als Testmuster eine vorhandene Audio-Datei test.au verwendet. Um die entsprechenden Daten explizit zu erhalten, wurden die beiden Funktionen Short_term_analysis_filtering(... und short_term_analysis_filter(... derart modifiziert, daß sämtlich relevanten Daten in einer Testdaten-Datei test.stimuli sowie einer Testantwort-Datei test.results protokolliert wurden. Zur Simulation der VHDL-Beschreibung staf.vhdl ( staf steht für short term analysis filter wurde eine Testbench staf_testbench.vhdl generiert, innerhalb welcher die Stimuli der Testdaten-Datei für die erste Iteration der äußeren Schleife als Testmuster für die VHDL-Simulation verwendet wurden. Die Durchführung der Simulation erfolgte unter Verwendung von Synopsys Werkzeugen. Nach einer Analyse mittels vhdlan staf.vhdl staf_testbench.vhdl erfolgt die eigentliche Simulation mittels Startet man vhdlsim -t NS -i sim.inc STAF_TEST_CONFIG > sim.log. vhdldbx -t NS STAF_TEST_CONFIG und inkludiert include dbx.inc, kann man sich die entsprechenden Waveforms darstellen lassen. Für eine Kontrolle der Schnittstelle zum Speicher erhält man mittels enable data_adr data_in data_out Speicher

4 Optimierung mittels High-Level Transformationen Die Funktion Short_term_analysis_filter(... wurde mittels High-Level Transformationen optimiert. Dabei kamen zur Anwendung: Elimination von Operatoren mit konstanten Argumenten, Elimination von Zwischenvariablen, Substitution von Doppelnegationen durch Additionen, Normalisierung von Verzweigungsbedingungen, Optimierung von Speicherzugriffen. Sämtliche dieser Transformationen sind Kontrollfluß-erhaltend, d.h. die eigentliche Kontrollfluß-Struktur des Algorithmus (zwei ineinander geschachtelte Schleifen bleibt unverändert. Die dazu erforderlichen Transformationen sind relativ schnell, was sich im Hinblick auf eine Echtzeit-Demonstration positiv auswirkt. Des weiteren ist die Tatsache eines nicht veränderten Kontrollflusses evtl. für andere Teilprojekte vorteilhaft oder wesentlich, z.b. für systolische Arrays (?. Zusätzlich zu den zuvor angesprochenen Transformationen wurden noch weitere Optimierungen durchgeführt, z.b. ein vollständiges (oder partielles Entrollen der inneren Schleife, gefolgt von einer Eliminierung des inneren Schleifenzählers (i. Diese Transformationen besitzen jedoch eine wesentlich höhere Komplexität und somit auch Laufzeit. Ferner entsteht durch das Entrollen der Schleife ein für Demonstrations-Zwecke evtl. bereits zu großer Controller (mit immerhin Zuständen und Zustandsübergängen. Aus diesen Gründen schlagen wir als Grundlage für die weiteren Betrachtungen den mittels den Struktur-erhaltenden Transformationen (s.o. optimierten Entwurf vor. Falls von Seiten eines Teilprojekts Interesse an dem mittels Schleife-Entrollen weiter optimierten Entwurf vorhanden sein, bitte ich, sich mit mir in Verbindung zu setzen High-Level Synthese Die so erhaltene Beschreibung wurde mit unseres High-Level Sythese-Systems PMOSS synthetisiert. Im folgenden sind einige wesentliche Merkmale aufgeführt: Es wurde ein Multiplexer-basierter Entwurf generiert (also eine Mux-Register-Mux- Funktionale Einheit -Struktur erzeugt. Es wurden keine (bzw. eine nur ausreichend schwache Ressoucen-Beschränkungen formuliert. Der erzeugte Entwurf erfordert einen an funktionalen Einheiten einen Multiplizierer, einen Addierer und einen > -Komparator (jeweils Der Wortbreite bit, einen Subtrahierer der Wortbreite bit, sowie einen Addierer und < -Komparator der Wortbreite 8 bit. Wie sich herausstellte, ist der Algorithmus aufgrund seiner Struktur sowieso nicht in der Lage, eine größere Anzahl von funktionalen Einheiten auszunutzen. Der Entwurf erfordert ferner zwei 8-bit und fünf -bit-register, sowie dreizehn Multiplexer mit insgesamt fünfunddreißig Eingängen. PMOSS erlaubt mittels spezieller Funktionen Einfluß auf die innerhalb der Synthese zu generierenden Wortbreite eines Datums zu nehmen. Im konkreten Fall wurden den Variablen k_n, i und j jeweils die Wortbreite 8 bit, sowie den verbleibenden Variablen und Arrays di, ui, sav, rpi, ltm und u[8], rp[8], s[] jeweils die Wortbreiten bit zugeordnet.

5 Des weiteren wurden (zur Verbesserung der Lesbarkeit die durch die Makro-Expansion entstandenen a? b : c -Konstruktionen durch äquivalente if (a b c -Konstrukte ersetzt. Die Korrektheit dieser Modifikationen wurde durch Testläufe mit anschließendem Vergleich der Ergebnisdaten verifiziert. Man erhält so Funktionen Short_term_analysis_filtering(... undshort_term_analysis_filter(... von der im nachfolgenden dargestellten Form: static void Short_term_analysis_filtering P((S,rp,k_n,s, struct gsm_state *S, register word *rp, register int k_n, register word *s signed int arg[8]; signed int arg[8]; signed int arg; signed int arg[]; word *u; int i; u = S->u; for (i = ; i < 8; i++ arg[i] = (signed int u[i]; arg[i] = (signed int rp[i]; arg = (signed int k_n; for (i = ; i < k_n; i++ arg[i] = (signed int s[i]; Short_term_analysis_filter(arg,arg,arg,arg; for (i = ; i < 8; i++ S->u[i] = (word arg[i]; for (i = ; i < k_n; i++ s[i] = (word arg[i]; static void Short_term_analysis_filter ( int u[8], int rp[8], int k_n, int s[] int di; int zzz; int ui; int sav; int rpi; int ltmp; int i; int j; for (j = ; j < k_n; j++ di = s[j]; sav = di; for (i = ; i < 8; i++ ui = u[i]; rpi = rp[i]; u[i] = sav; zzz = (rpi * di + 8 >> ; ltmp = ui + zzz; if ((ltmp - ((- - > - ((- - if (ltmp > sav = ; sav = (- - ; sav = ltmp; zzz = (rpi * ui + 8 >> ; ltmp = di + zzz; if ((ltmp - ((- - > - ((- - if (ltmp > di = ; di = (- - ; di = ltmp; s[j] = di;

6 Diese Entscheidung konnte mit dem Software-Werkzeug Quantify (PureSoftware bestätigt werden, welches für die besagte Funktion bei der Komprimierung einer Beispiel-Datei einen Anteil an der Gesamtlaufzeit von ca. % ermitteln konnte. Anpassung der Schnittstelle Nach Expansion der Makros GSM_MULT_R und GSM_ADD besitzt die Funktion Short_term_analysis_filtering(... folgenden Gestalt: static void Short_term_analysis_filtering ( struct gsm_state *S, register word *rp, register int k_n, register word *s register word *u = S->u; register int i; register word di, zzz, ui, sav, rpi; register longword ltmp; for (; k_n--; s++ di = sav = *s; for (i = ; i < 8; i++ ui = u[i]; rpi = rp[i]; u[i] = sav; zzz = ((( ((longword( rpi * (longword( di + 8 >> ( ; sav = ((ulongword((ltmp = (longword( ui + (longword( zzz - (- - > - (- -? (ltmp >? : (- - : ltmp ; zzz = ((( ((longword( rpi * (longword( ui + 8 >> ( ; di = ((ulongword((ltmp = (longword( di + (longword( zzz - (- - > - (- -? (ltmp >? : (- - : ltmp ; *s = di; Um eine Bearbeitung der Funktion mittels unseres High-Level Synthese-Systems PMOSS zu ermöglichen, mußte eine Anpassung der Funktions-Schnittstelle vorgenommen werden, um eine Übergabe von dynamischen Datenstrukturen in der Funktions-Schnittstelle zu verhindert. Dazu wurde die Funktion Short_term_analysis_filtering(... ersetzt durch ein Paar von Funktionen Short_term_analysis_filtering(... Short_term_analysis_filter(... mit identischer Funktionalität. und Innerhalb der Funktion Short_term_analysis_filtering(... erfolgt eine Umsetzung der dynamischen Aufruf- und Ergebnis-Parameter (Zeiger in eine Array-Darstellung (mit zur Übersetzungszeit bekannter Größe. Die Abarbeitung des eigentlichen Codierungs-Algorithmus wird innerhalb der Funktion Short_term_analysis_filter(... vorgenommen.

7 HW/SW-Codesign und High-Level Synthese des Vollraten-Sprach-Transcodierers GSM. Joachim Gerlach Heinz-Josef Eikerling Wolfram Hardt Im folgenden sind die von B durchgeführten Schritte zum Demonstrator 9 dokumentiert. Im einzelnen wurde durchgeführt: HW/SW-Partitionierung der Gesamtbeschreibung, dabei Identifikation der Funktion Short_term_analysis_filtering(... für eine HW-Realisierung. Vorbereitung der Funktion Short_term_analysis_filtering(... für die HW-Synthese. Optimierung des Entwurfs mittels High-Level Transformationen. Durchführung der High-Level-Synthese. Simulation des synthetisierten Entwurfs. Im folgenden werden die einzelnen Schritte genauer erläutert. HW/SW-Partitionierung Zunächst wurde die Gesamtbeschreibung des Vollraten-Sprach-Transcodierers GSM. einer HW/SW-Partitionierung unterzogen. Dabei wurden statische Kriterien, dynamische Kriterien, Schnittstellen-Parameter sowie Speicherzugriffs-Verhalten berücksichtigt. Innerhalb dieser Phase wurde ein Modul detektiert, welches sich für eine Hardware-Beschleunigung eignet. Dieses entspricht der Funktion Short_term_analysis_filtering(...: static void Short_term_analysis_filtering P((S,rp,k_n,s, struct gsm_state *S, register word *rp, register int k_n, register word *s register word * u = S->u; register int i; register word di, zzz, ui, sav, rpi; register longword ltmp; for (; k_n--; s++ di = sav = *s; for (i = ; i < 8; i++ ui = u[i]; rpi = rp[i]; u[i] = sav; zzz = GSM_MULT_R(rpi, di; sav = GSM_ADD( ui, zzz; zzz = GSM_MULT_R(rpi, ui; di = GSM_ADD( di, zzz ; *s = di;