Ausarbeitung - Anwendungen 2 SS2012

Transkript

1 ochschule für Angeandte issenschaften amburg amburg University of Applied ciences Ausarbeitung - Anendungen Friedrich Groß ardare/oftare Co-Design für Real-time Ethernet basierte teuergeräte Fakultät Technik und Informatik Department Informatik

2 Friedrich Groß Thema der Ausarbeitung - Anendungen ardare/oftare Co-Design für Real-time Ethernet basierte teuergeräte tichorte TTEthernet, Time-Triggered Ethernet, Real-time Ethernet, ardare oftare Co-Design, Automotive Anendungen Kurzzusammenfassung In dieser Arbeit erden verandte Arbeiten zu meinem Masterthema ardare/oftare Co- Design für Real-time Ethernet basierte teuergeräte vorgestellt. Dabei ird eine ardareund eine oftareimplementierung des Protokolls gezeigt. Eine ardareimplementierung des PROFINET IRT Protokolls, elches ähnlich dem TTEthernet Protokoll ist, ird ebenfalls vorgestellt. Ein Arbeit der Technischen Universität Dortmund, bei der mehrere teuergeräte auf ein FPGA synthetisiert erden, zeigt, dass auch auf einfachen egen die Komplexität in einem Automobil reduziert erden kann. Title of the paper ardare/oftare Co-Design for Real-time Ethernet-based controllers Keyords TTEthernet, Time-Triggered Ethernet, Real-time Ethernet, Automotive Applications, ardare oftare Co-Design Abstract In this ork, related ork to my Masterthesis ardare/oftare Co-Design für Real-time Ethernet basierte teuergeräte is presented. A ardare- and a oftareimplementation ill be shon. A further ardare implementation of the PROFINET IRT protocol, hich is similar to the TTEthernet protocol, is also presented. A ord of the Technical University Dortmund shos a easy ay to reduce the amount of control units in a automobile. They do this by synthetisizing several control units on one FPGA.

3 Inhaltsverzeichnis 1 Einführung Einleitung Aufbau der Arbeit Time-Triggered Ethernet Rückblick Anendungen Ziele Anendungen Verandte Arbeiten TTEthernet Implementierungen ardare oftare eitere TTEthernet Implementierungen PROFINET IRT - ardareimplementierung teuergerätekonzept zur Reduzierung der Komplexität im Automobil Zusammenfassung 16 Abkürzungsverzeichnis 17 Abbildungsverzeichnis 18 Literaturverzeichnis 19

4 1 Einführung In dieser Arbeit erden verandte Arbeiten zu meinem Masterthema vorgestellt und analysiert. Es soll festgestellt erden ob bestimmte Teilprobleme von Anderen bereits gelöst urden und ob diese Lösungen für meine Arbeit relevant sind. 1.1 Einleitung In einem Automobil erden Bus-ysteme für die Kommunikation zischen den einzelnen teuergeräten, ensoren und Aktoren verendet. Die steigende Anzahl an Fahrerassistenzsystemen führt zu einer steigenden Anzahl an teuergeräten, as iederum zu einer komplexeren Kommunikation und einem erhöhten Bandbreitenbedarf führt. Ein Teil der Kommunikation muss unter Echtzeitbedingungen durchgeführt erden, as insbesondere bei sicherheitsrelevanten ystemen der Fall. eit einigen Jahren ird in der Automobilindustrie das Bussystem FlexRay eingeführt, das im Jahr 2000 von einigen Automobil- und Elektronikherstellern entickelt und standardisiert urde (vgl. FlexRay Consortium). FlexRay ist echtzeitfähig und lieferte eine Bandbreite von 10Mbit/s. Da die Bandbreite von FlexRay für Bild- und Multimediaübertragungen nicht reicht und die Echtzeitfähigkeit nicht überall benötigt ird, erden eitere Bus-ysteme, die für ihren Einsatzzeck optimiert sind, in den Fahrzeugen verendet. Der Einsatz von verschiedenen Bus-ystemen steigert die Komplexität der teuergeräte und erfordert teileise verschiedene chnittstellen und Gateays in einem teuergerät. Ein einheitlicheres, gleichzeitig schnelles und echtzeitfähiges Bus-ystem ürde das steigende Bandbreitenproblem lösen und die Komplexität verringern. TTEthernet ist ein echtzeitfähiges Ethernet und gilt als Kandidat für die schritteise Ablösung von alten Bussystemen im Backbone-Netz eines Automobils. Vorarbeiten haben gezeigt, dass TTEthernet eine Erfolg versprechende Technologie für die Kommunikation in Fahrzeugen ist (vgl. teinbach u. a., 2010). TTEthernet urde an der Technischen Universität ien entickelt und ird aktuell von der Firma TTTech (vgl. TTTech Computertechnik AG) vermarktet. Dieses Bussystem ird derzeit nicht im Automobil eingesetzt; es befindet sich in der Evaluierungsphase (vgl. AE - A-2D Time Triggered ystems and Architecture Committee, 2009).

5 1 Einführung 2 In der Masterarbeit geht es darum ein /-Codesign des TTEthernet-Protokolls zu entickeln. In dieser Arbeit geht es darum verandte Arbeiten ausfindig zu machen und diese zu analysieren. 1.2 Aufbau der Arbeit In diesem Kapitel ird folgend zum besseren Verständnis das TTEthernet Protokoll zusammengefasst beschrieben. eiterhin ird ein kurzer Rückblick zur vorangegangenen Arbeit Anendungen 1 gegeben. Zudem erden Ziele für diese Arbeit definiert. In Kapitel 2 erden eine ardare und eine oftare Implementierung des TTEthernet Protokolls vorgestellt. Eine ardareimplementierung des PROFINET IRT Protokolls, elches ähnlich dem TTEthernet auch ein zeitgesteuertes Ethernet ist, ird ebenfalls vorgestellt. in Kapitel 3 ird die Arbeit zusammengefasst, dabei erden Überdeckungen zu meiner Arbeit und Differenzen der Arbeiten untereinander erläutert. 1.3 Time-Triggered Ethernet TTEthernet ist eine Echtzeitereiterung für das Ethernet. Es ermöglicht u.a. das zeitgesteuerte Kommunizieren innerhalb eines Netzerks, obei für die zeitgesteuerten Nachrichten eine deterministische Paketlaufzeit durch das Netzerk garantiert ird. Um dieses Verhalten zu ermöglichen, erden spezielle TTEthernet-itches zischen Netzerkteilnehmern benötigt. Das TTEthernet-Protokoll unterstützt drei Nachrichtenklassen, die im Folgenden beschrieben sind: Time-Triggered-Traffic (TT) zeitgesteuerte Nachrichten mit einem deterministischem Zeitverhalten (konstante Paketlaufzeit mit niedrigem Jitter). ird von den Netzerkgeräten mit höchster priorität behandelt. Rate-Constrained-Traffic (RC) ird für eniger zeitkritische Echtzeitkommunikation verendet. Die Echtzeitfähigkeit ird durch eine vorher festgelegte garantierte Bandbreite realisiert. Nachrichtenklasse entspricht dem AFDX-Protokoll-tandard (vgl. AIM Gmb). Best-Effort-Traffic (BE) entspricht dem tandard Ethernet Verkehr. Nachrichten dieser Klasse erden mit niedrigster Priorität behandelt.

6 1 Einführung 3 Um das zeitgesteuerte Kommunizieren zu ermöglichen, ist eine globale Uhr notendig, auf die alle Netzerkteilnehmer synchronisiert erden müssen. Aus dem Grund beinhaltet die TTEthernet-pezifikation eine Zeitsynchronisation bei der Netzerkteilnehmer die aktuelle Uhrzeit vom ynchronisations-master erhalten. pezielle itches durch die diese Nachrichten geleitet erden, addieren Ihre verursachte eiterleitungszeit in den Paketen auf, so dass Beim Empfang der ynchronisationspakete die tatsächliche aktuelle Netzerkzeit gelesen ird. Es können mehrere ynchronisations-master im Netzerk enthalten sein. Die itche (Compression-Master) errechnen dann eine Durchschnittszeit, die dann allen Netzerkteilnehmern (auch den ynchronisations-mastern) mitgeteilt ird. 1.4 Rückblick Anendungen 1 Ziel der Masterarbeit ist es ein modularen Kommunikations-tack für ein teuergerät im Automobilkontext zu entickeln. Modular im inne von, dass Teile des tacks, je nach Anendugsfall, in ardare oder in oftare implementierbar/synthetisierbar sind. ird z. B. eine hohe Genauigkeit benötigt, so ist der Enturf ardarelastig zu gestalten. Ist eine hohe Genauigkeit nicht geforder, so führt ein oftarelastiger Enturf zu einem geringeren Resourcenbedarf bezüglich logischer Zellen auf einem Enticklungsboard. Um das zu ermöglichen muss der Kommunikationsstack in Module aufgeteilt erden und jeeils in ardare und oftare entickelt erden. Jedes Modul muss dabei eine ardareund oftareschnittstelle anbieten. 1.5 Ziele Anendungen 2 Das Ziel dieser Arbeit ist es Verandte Arbeiten zu finden und deren Konzepte zu analysieren. Bei der Analyse ird darauf geachtet, ob Teile der Konzepte für zukünftige Arbeiten relevant sind und mit übernommen erden können. Bei der Recherche urde mit verschiedenen schärfegeraden das Thema fokussiert ie in Bild 1.1 dargestellt. Andere teuergeräte Konzepte ier urde aus der Vogelperspektive nach Arbeiten gesucht, deren Ziel es ar die Komplexität in einem Automobil zu verringern. In Abschnitt 2.3 ird so eine Arbeit vorgestellt Andere Time-Triggered Ethernet Implementierungen Zeit gesteuerte Ethernet Implementierungen in ardare (nicht TTEthernet). In Abschnitt 2.2 ird eine PROFINET IRT Implementierung vorgestellt.

7 1 Einführung 4 A2z-zRecherche zandere teuerg.- konzepte zandere Protokol. Time-Triggered zethernetzimpl. TTEthernet zzzzzimpl. oftare zzzzimpl. ardare zzzzimpl. Abbildung 1.1: Recherchegebiete TTEthernet Implementierungen Konkrete TTEthernet Implementierungen in ardare und oftare. In Abschnitt ird eine ardareimplementierung vorgestellt und im Abschnitt eine oftareimplementierung.

8 2 Verandte Arbeiten 2.1 TTEthernet Implementierungen Um Überschneidungen konkret finden zu können und diese dann darzustellen, urde die Problemstellung der Masterarbeit in Module aufgeteilt (siehe Abbildung 2.1). In den kommenden Abschnitten ird bei der Analyse der verandten Arbeiten die Überschneidung in diesem Bild grafisch dargestellt. ardare ync. Timer cheduler Bufferpool Doublebuffer QueuedkBuffer -Filter oftare ync. Timer cheduler Bufferpool Doublebuffer QueuedkBuffer kframedropping kframedropping Rate- Constrained Rate- Constrained Best-Effort Best-Effort kkkklock-mechanismusketemporalkfireall) kkkkdualkportedkmemorykforkpackets Abbildung 2.1: Module /-TTEthernet-tack Abbildung 2.1 zeigt verschiedene Module deren Enticklung im praktischen Teil der Masterarbeit geplant sind. Vorerst ist geplant jedes Modul in ardare und in oftare zu entickeln.

9 2 Verandte Arbeiten 6 Es kann sich aber im eiteren Verlauf der Arbeit ergeben, dass nicht jedes Modul in ardare oder oftare sinnvoll ist. Die Pfeile zischen den Modulen sollen chnittstellen darstellen, die jeeils zischen den Modulen notendig sind. Im Folgenden erden die Module kurz beschrieben. ynchronisation Dieses Modul ird für die Zeitsynchronisation benötigt und sorgt dafür, dass alle Netzerkteilnehmer mit der gleichen Uhr arbeiten. cheduler Dieses Modul ird für die Time-Triggered Nachrichtenklasse benötigt. ier ird statisch festgelegt, zu elchem Zeitpunkt im TTEthernet-Zyklus, elche Nachricht verschickt ird. Bufferpool Dieses Modul beinhaltet zei Buffer. Der Doublebuffer hat zei peicherplätze um beim enden Konflikte zu vermeiden. In einen peicherplatz erden aktuelle Nachrichten reingeschrieben (z. B. ensorerte) und aus dem anderen peicherplatz zum Versenden ausgelesen. Dies kann in verschiedenen asynchron in unterschiedlichen Frequenzen geschehen. Beim enden ird der zuletzt geschriebene ert gesendet, auch enn länger keine Nachricht in den Buffer geschrieben urde. Der Queued Buffer ist ein FIFO Buffer, in den eine variabel festlegbare Menge an Nachrichten gespeichert erden können. Beim enden ird die älteste Nachricht geählt. Ist dieser Buffer leer, ird im Gegensatz zum Doublebuffer keine Nachricht versendet. Framedropping Dieses Modul überacht den peicherstand der zu sendenden und der empfangenen Nachrichten. Dabei ird für die kritischen Nachrichten immer ein bestimmter Grad an peicherplatz freigehalten, indem nieder priorisierte Nachrichten verorfen erden. ardare-filter Dieses Modul ist nicht Bestandteil der A6802 pezifikation (vgl. AE - A- 2D Time Triggered ystems and Architecture Committee, 2009), soll aber um die oftareseite zu entlasten implementiert erden. Dieses Modul oll einstellbar bestimmte Nachrichten im Vorfeld vererfen können. Dabei sind verschiedene zenarien denkbar ie z. B. das Filtern von Best-Effort Nachrichten oder Broadcast-Nachrichten. Rate-Constrained Dieses Modul ist für die Rate-Constrained Nachrichtenklasse zuständig und muss mit ilfe des Moduls cheduler Lücken in der Nachrichtenklasse Time- Triggered finden und die Rate-Constrained Nachrichten dennoch in Echtzeit (bandbreitenbasiert) verschicken. Best-Effort Dieses Modul ist für die Best-Effort Nachrichtenklasse zuständig und muss mit ilfe der Module cheduler und Rate-Constrained Lücken finden, um Best-Effort Nachrichten mit niedrigster Priorität zu senden. Im den folgenden zei Abschnitten ird auf diese Module eingegangen und dabei beschrieben ie diese dort umgesetzt urden.

10 2 Verandte Arbeiten ardare In der Arbeit ardare Implementation of Time-Triggered Ethernet Controller teinhammer und Ademaij (2007) ird die Enticklung eines TT Ethernet Controllers beschrieben. Das TT Ethernet und das TTEthernet Protokoll nicht genau gleich. Beim TT Ethernet Protokoll fehlt die Nachrichtenklasse Rate-Constrained, außerdem ist der Zeit-ynchronisationsalgorithmus vereinfacht. Im Folgenden ird Bezug zu den in Abschnitt 1.5 definierten Modulen genommen. ynchronisation In dieser Arbeit ird für die ynchronisation ein Micro/Macrotick-Timer verendet. Dieser sorgt dafür, dass die Geschindigkeit der Zeit einstellbar ist und somit auf die globale Uhr synchronisierbar ist. Die Funktion des Timers ird im Folgenden beschrieben: Microtick und Macrotick sind zei verschiedene Timer. Die Frequenz des Microtick-Timers ird durch ein Quartz bestimmt. Mit jeder steigenden Flange ird der ert im Microtick dekrementiert. Erreicht der Microtick-Timer den ert 0, ird der Macrotick-Timer inkrementiert, omit die Macrotick-Frequenz bestimmt ird. Der Microtick ird anschließend mit einem Defaultert beschrieben, der Bestimmt ie oft bis 0 dekrementiert ird. Alle ardare und oftaremodule nehmen den Macrotick-Timer als Zeitgeber. omit kann die Geschindigkeit des Macroticks durch den Defaultert des Microticks verändert erden. Diese Timer besitzen eine chnittstelle nach außen, so dass eine CPU/Mikrocontroller auf diese zugreifen kann und mit einem auf dem Mikrocontroller existierendem ynchronisationsalgorithmus gesteuert erden kann. Der ynchronisationsalgorithmus ist in der Arbeit nicht beschrieben. Bei allen eintreffenden Ethernet-Paketen ird direkt beim Empfang ein Zeitstempel vom Macrotick-Timer genommen und dieser an die eader-daten des Ethernet-Pakets angehängt. o kann der ynchronisationsalgorithmus, asynchron anhand des Zeitstempels und der in den ynchronisationsnachrichten enthaltenen Zeit, den Defaultert des Microticks neu berechnen. cheduler Der cheduler beinhaltet einen so genannten MEDL-peicher (Message Descriptor List memory). Diese ist eine verkettete Liste, die für jede Nachricht, die im TT Ethernet Zyklus geplant ist, folgende Informationen Enthält:

11 2 Verandte Arbeiten 8 Absendezeitpunkt Nachrichtenheader (Ethernet) Pointer auf den Datenteil, der in einem Dual ported Memory liegt. Der MEDL-peicher ist aufsteigend nach dem Absendezeitpunkt sortiert. Da dieser peicher eine Linked-List ist, können nachträglich Nachrichten hinzugefügt erden, die dann ohne Kopieroperationen in die Liste einsortiert erden können. Für die richtige ortierung muss der oftareteil sorgen, der auf einem Mikrocontroller läuft. Dieser ist in der Arbeit nicht beschrieben. Ein separates endemodul überacht diesen peicher und sendet jeeils die Nachricht dessen Absendezeitpunkt gleich des Macrotick-Timers ist. Die MEDL-Liste ird dabei zyklisch in sortierter Reihenfolge abgearbeitet. Abbildung 2.2 zeigt dies schematisch. Lokale Uhr == Absende Zeit Msg-eader Ptr-Daten TT-Msg1 Absende Zeit Msg-eader Ptr-Daten TT-Msg2 Absende Zeit Msg-eader Ptr-Daten TT-Msg3 Absende Zeit Msg-eader Ptr-Daten TT-Msg4 Abbildung 2.2: Ablauf cheduler und endemodul Bufferpool In dieser Arbeit ird der Datenteil einer Nachricht im Dual ported Memory gespeichert. Jeder MEDL-Eintrag hat nur einen Pointer zum Datenteil der beim enden immer ieder ausgelesen ird. Eine temporale Fireall verhindert, dass der Mikrocontroller und die ardaremodule gleichzeitig auf die gleichen Datenteile zugreifen. Diese temporale Fireall ird als Umkehrung des im Modul chedule festgelegten Zeitplans realisiert. Die Begriffe Doublebuffer und Queuedbuffer erden in diese Arbeit nicht verendet, jedoch kommt die verendete Implementierung dem Doublebuffer nahe. Best-Effort Das Best-Effort Modul urde in dieser Arbeit ie folgt realisiert: teht eine eventbasierte Nachricht an, so ird anhand der aktuellen Zeit und dem Zeitpunkt der nächsten zu sendenden Nachricht durch eine ubtraktion ausgerechnet, ieviel Zeit bis zur nächsten TT-Nachricht bleibt. Anhand der erialisierungszeit (Bestimmt durch die Bandbreite des Netzerks) und der Paketgröße kann dann die endezeit für die anstehende eventbasierte Nachricht ausgerechnet erden. Ist endezeit kleiner als die Zeit bis zur nächsten

12 2 Verandte Arbeiten 9 TT-Nachricht, so ird die eventbasierte Nachricht verschickt. enn nicht, ird so lange geartet bis eine ausreichend große Lücke da ist. ierbei ird das Interframe-Gap (12 bytes), dass laut Ethernet-pezifikation zischen jeder Nachricht liegen muss mitberücksichtigt. Zusammenfassung Diese Arbeit liefert für meine Arbeit ertvolle Informationen, zugleich ist es die einzige ardareimplementierung die veröffentlicht urde. Insbesondere die Konzepte des ardaretimers und des chedulers können in meiner Arbeit Verendung finden. Der grau schattierte Bereich in Abbildung 2.3 zeigt die Überschneidung mit meiner Arbeit. ardare ync. Timer cheduler Bufferpool Doublebuffer QueuedkBuffer -Filter oftare ync. Timer cheduler Bufferpool Doublebuffer QueuedkBuffer kframedropping kframedropping Rate- Constrained Rate- Constrained Best-Effort Best-Effort kkkklock-mechanismusketemporalkfireall) kkkkdualkportedkmemorykforkpackets Abbildung 2.3: Module /-TTEthernet-tack - Überdeckung mit (teinhammer und Ademaij, 2007) oftare In dieser Arbeit urde das TTEthernet Protokoll auf dem Mikrocontrollerboard ilscher NXX500-ETM realisiert. Es urde dabei kein Betriebssystem verendet. Dieses Board ist

13 2 Verandte Arbeiten 10 mit einer ARM926EJ CPU ausgestattet, die mit 200Mz getaktet ird, alle anderen Komponenten erden mit 100Mz getaktet. Das Board verfügt über 8Mbyte DRAM, 16Mbyte Flashspeicher und diverse chnittstellen ie CAN, UB, R232 und 2x Ethernet. Das besondere an diesem Board ist, dass die Ethernetschnittstellen jeeils eine Zeitstempeleinheit besitzten. Diese zeichnen die Ankunftszeit eines Ethernetframes genau auf. Eine eitere Besonderheit ist, dass ein Timer existiert, der in seiner Geschindigkeit eingestellt erden kann. Im Folgenden ird anhand der im Kapitel 1.5 festgelegten Module die Arbeit erläutert. ynchronisation Für die ynchronisation urde, ein auf dem Mikrocontrollerboard befindlicher ardare-timer verendet. Dieser entspricht konzeptionell einer Festkommazahl. Der Timer besteht aus zei 32-Bit Registern. Der ert im höheren Register kann als Zahl vor den Komma gesehen erden. Der ert im niederertigem Register als Zahl nach dem Komma. Nun kann eingestellt erden, elcher ert bei jedem Takt addiert erden soll. Im tandardfall ist es der ert 1.0. Bei diesem ert behält das niederertige Register immer den gleichen ert und das höhere taktet pro Takt um eins hoch. oll de Geschindigkeit des Timer bsp. um 10% erhöht erden, o stellt man den zu addierenden ert auf 1.1. Dabei ird das höhere Register bei 9/10 der Takte um eins erhöht und bei jedem zehnten mal um zei, eil das niederertige Register dann überläuft. Der ynchronisationsalgorithmus ist eine Eigenlösung und urde als Regelung implementiert. Diese eicht von der A6802 pezifikation (vgl. AE - A-2D Time Triggered ystems and Architecture Committee, 2009) ab und ird hier desegen nicht eiter erläutert. cheduler Für das cheduling ird in der tartup-phase eine Liste mit den Time-Triggered Nachrichten und deren Absendezeit festgelegt. Diese Liste ird vom cheduling Modul nach Absendezeit sortiert. Für die erste Nachricht ird ein Event an den ynchronisations-timer gebunden, dieser Mechanismus ird von der Mikrocontrollerarchitektur bereitgestellt. Dabei ird die Eventzeit mit der Zeit des ynchronisations-timers verglichen. enn diese gleich ist, ird ein Interrupt ausgelöst. In der IR ird dann die Nachricht verschickt, anschließend die Dauer bis zur nächsten zu verschickenden Nachricht berechnet und die Zeitdifferenz + aktuelle Zeit in das Eventregister geschrieben. Beim nächsten Interrupt ird dann die nächste Nachricht verschickt.

14 2 Verandte Arbeiten 11 Frame Dropping Das Frame Dropping Modul ist in dieser Arbeit implementiert. Es ird rein oftaretechnisch bei jeder Empfangenen Nachricht die priorität überprüft. Übersteigt der peicherfüllstand ein bestimmtes Level, so erden nieder priorisierte Nachrichten verorfen. Ist der peicher voll, so erden auch neu eingetroffene hoch priorisierte Nachrichen verorfen. Dieses Modul braucht die meiste CPU-Zeit. Best Effort Das Versenden von Best Effort Nachrichten urde ie folgt realisiert. Nach jedem endevorgang von Time-Triggered Nachrichten ird geprüft, ob in der Zeit bis zur nächsten Time- Triggered Nachricht ein Fullsize-Frame (1540 Byte) verschickt erden kann. Ist dies der Fall, so ird eine Best-Effort Nachricht verschickt. enn nicht ird beim Versenden der nächsten Time-Triggered Nachricht erneut geprüft. Bufferpool / Rate-Constrained In dieser Arbeit urde der Queued- und der Double-Buffer, ie in A6802 spezifiziert, bz. ie in Abschnitt 1.5 beschrieben, implementiert. Die Nachrichtenklasse Rate-Constrained urde ebenfalls implementiert, ist jedoch bis zum Ende der Arbeit größtenteils ungetestet geblieben und ird in zukünftigen Arbeiten behandelt. Zusammenfassung In dieser Arbeit urden große Teile der A6802 pezifikation umgesetzt. Der ynchronisationsalgorithmus urde, nicht ie in der pezifikation gefordert, als Offsetkorrektur, sondern als Regelung implementiert. Dies hat den Vorteil, das eine höhere Genauigkeit beim Versenden von Time-Triggered Nachrichten erreicht ird und den Nachteil, dass diese Regelung unter schlechten Umständen anfangen könnte zu chingen. In Abbildung 2.4 ird die Überschneidung zu meiner Arbeit blau schattiert dargestellt.

15 2 Verandte Arbeiten 12 ardare ync. Timer cheduler Bufferpool Doublebuffer QueuedkBuffer -Filter oftare ync. Timer cheduler Bufferpool Doublebuffer QueuedkBuffer kframedropping kframedropping Rate- Constrained Rate- Constrained Best-Effort Best-Effort kkkklock-mechanismusketemporalkfireall) kkkkdualkportedkmemorykforkpackets Abbildung 2.4: Module /-TTEthernet-tack - Überdeckung mit (Müller, 2010) eitere TTEthernet Implementierungen In der Arbeit Realtime-Ethernet für automotive Anendungen: Metriken und deren simulationsbasierte Evaluierung am Beispiel von TTEthernet (vgl. teinbach, 2010) urde das TTEthernet Protokoll für die imulationsumgebung OMNeT++ in C++ implementiert. Die Implementierung beinhaltet Endsysteme und itche, omit ein ganzes Netzerk simuliert erden kann. Die Implementierung beinhaltet nicht die ynchronisation der Endsysteme. ourcen stehen meiner Arbeit zur Verfügung und kann evtl. für die oftareteil verendet erden. In der laufenden Arbeit Einbettung einer TTEthernet ynchronisation in eine OMNeT++ basierte imulationsumgebung (vgl. Todorov, 2012), ird die eben Beschriebene imulation um den ynchronisationsmechanismus ereitert. Die Module erden nach der A6802 (vgl. AE - A-2D Time Triggered ystems and Architecture Committee, 2009) pezifikation implementiert. Die ourcen dieser Arbeit stehen meiner Arbeit ebenfalls zur Verfügung.

16 2 Verandte Arbeiten PROFINET IRT - ardareimplementierung Profinet IRT ist ein Echtzeit Ethernet Protokoll, elches ähnlich dem TTEthernet zeitgesteuert funktioniert. In diesem Protokoll ist eine künstlich geschaffene Grenze von 250 Microsekunden für die kürzeste Zykluszeit festgeschrieben. Dies ist aus der Anforderung entstanden, dass ein Full-ize Ethernetframe, zusätzlich zum Protokolloverhead, innerhalb eines Zykluses übertragen erden kann. Es gibt jedoch Anendungsfälle, ie Motion-Control ysteme, bei denen diese Zykluszeit zu lang ist und bei denen keine Full-ize Frames übertragen erden. In diesen Fällen äre es nützlich vom Protokoll abzueichen und eine kürzere Zykluszeit im Netzerk zu verenden. Die Arbeit Optimising PROFINET IRT for Fast Cycle Times der ZA Zürich (vgl. Gunzinger, 2010) beschreibt eine FPGA Implementierung des PROFINET IRT Protokolls mit der Zykluszeiten von Microsekunden möglich sind. Das PROFINET IRT Protokoll ird mit dem Precision Time Protokoll synchronisiert, elches im IEEE1588 tandard definiert ist. Dieser tandard erfordert es, ie beim TTEthernet, dass eingehende Nachrichten einen genauen Eingangs-Zeitstempel erhalten. Um eine hohe ynchronisationsgenauigkeit zu erhalten, muss in erster Linie die Zeitstempeleinheit genau arbeiten. Aus dem Grund urde in dieser Arbeit ein ardarebaustein entickelt, der direkt nach dem Erkennen des tart of Frame delimiter (das Bit direkt nach der Präambel), einen Zeitstempel aufzeichnet. Dieser Baustein ird mit 400Mz getaktet. Die Zeit ird von einem Timer genommen, dessen Geschindigkeit sich von einem ynchronisationsalgorithmus einstellen lässt. Der ynchronisationsalgorithmuss ird in einem Offset/Drift Control Block, der durch eine Addition oder ubtraktion die Uhr einstellt und zum Anderen die Geschindigkeit der Uhr anpasst. Die Zeitstempeleinheit ird außerdem dazu verendet die Pünktlichkeit von eingehenden Paketen festzustellen. Kommt eine Echtzeitnachricht zu spät an, so ird diese im Vorfeld von der ardare verorfen. Der komplette PROFINET IRT Block mit zei MAC-Einheiten, einer 400Mz Zeitstempeleinheit, einem ardare Zeitsynchronisation urde auf einm Altera Cyclon III Board synthetisiert. Auf diesem Board stehen logic elements (LE) zur Verfügung. Verbraucht urden davon eniger als Der ynchronisationsmechanismus verendet davon 9000 LE s und die Zeitstempeleinheit 2960 LE s. Die synthetisierte itch erreicht beim Versenden von Nachrichten ein Jitter von 6ns und braucht 1,4 Microsekunden um ein Paket eiterzuleiten (Cut-Through Technologie). Die ynchronisationsgenauigkeit beträgt <50ns.

17 2 Verandte Arbeiten 14 Zusammenfassung In dieser Arbeit ird die ardareimplementierung des PROFINET IRT protokolls beschrieben. Der ynchronisierung hat ähnliche Anforderungen bezüglich des Timers, ie beim TTEthernet. Andere Teile des Protokolls unterscheiden sich jedoch deutlicher und urden hier nicht eiter beleuchtet. Der Aufbau der Zeitstempeleinheit ird in dieser Arbeit am besten beschrieben und ird in meiner Arbeit eine ilfe sein. 2.3 teuergerätekonzept zur Reduzierung der Komplexität im Automobil Die Projektgruppe CoaCh (Car on a Chip) der Technischen Universität Dortmund hat in einer Projektarbeit (vgl. pinczyk, 2009) mehrere teuergeräte auf ein FPGA synthetisiert und diese mit einem on Chip CAN-Bus innerhalb des FPGAs verbunden. Abbildung 2.5 stellt die Zusammensetzung schematisch dar. Die Motivation hinter dem Thema ist, die Komplexität im Automobil zu verringern ohne teuergeräte neu entickeln zu müssen. Vorhandener Programmcode kann in den baugleichen Mikrocontrollern fast eins zu eins verendet erden. Ein eiterer Punkt ist, dass Automobilhersteller bis zu 30 Jahre Ersatzteile liefern können müssen, as zu hohen Kosten bei alten Mikrocontroller führt. Durch diese Methode können alte Mikrocontroller auf neue FPGAs synthetisiert erden. Der Projektgruppe standen echte Automobildaten des Partner Audi zur Verfügung. Außerdem standen der Projektgruppe zahlreiche Mikrocontroller in Form von VDL/Verilog Code zur Verfügung, viele davon sind als Openource erhältlich. In dieser Arbeit urde ein eigener on Chip CAN-Bus entickelt, da kommerziellen Lösungen den Anforderungen nicht genügten. Mit dem programmierten FPGA urde ein Demonstrator aufgebaut, der aus einem Lenkrad, einem cheinerfer, einem Gangahlschalter und einem Gas- und Bremspedal bestand. Eine der ichtigsten Anforderungen ar, dass die einzelnen Mikrocontroller isoliert voneinander arbeiten können. Da aber ein gemeinsamer DDR3-peicher von allen genutzt urde, musste hier ein Memory-Multiplexing Modul eingesetzt erden umd die Isolation sicherzustellen. Um die Isolation nachzueisen hat man alle Mikrocontroller ein 256Byte langes Array, eiles im DDR3-RAM lag mit dem Bubblesort-Algorithmus sortieren lassen. Dies urde zu erst einzeln und dann gleichzeitig durchgeführt. Die Laufzeiten hatten sich hierbei nur leicht erhöht. Dennoch gilt das Ergebnis in dieser Arbeit als Nacheis für die Isolation der Mikrocontroller.

18 2 Verandte Arbeiten 15 Abbildung 2.5: Automobiles Netork-on-Chip Zusammenfassung Diese Arbeit zeigt eine einfache Lösung die Anzahl der teuergeräte in einem Automobil zu reduzieren. ier ird insbesondere der Vorteil darin gesehen, dass keine Lagerbestände, die bis zu 30 Jahre halten müssen nicht gehalten erden müssen, sondern alte teuergeräte auf aktuell produzierte ardare synthetisiert erden kann.

19 3 Zusammenfassung Die Überscheidungsgrafiken 2.3 und 2.4 zeigen, dass die recherchierten Arbeiten gute Überschneidungen mit meiner Arbeit haben. Es konnten ardare- und oftareimplementierungen für das TTEthernet Protokoll gefunden erden. Einige Implementierungen stehen nicht nur konzeptionell, sondern auch als ourcen zur Verfügung. Es urde aus jedem, in Kapitel 1.5 definierten Recherchegebiet eine Arbeit vorgestellt. Interessant dabei ist, dass in den Arbeiten unterschiedliche Konzepte für Timer verendet urden. In der ardareimplementierung die in Kapitel beschrieben urde, ird ein Micro-/Macrotimer verendet o hin gegen in der oftareimplementierung (die ein ardaretimer verendet), die in Kapitel beschrieben ird ein Festkomma-Konzept für den Timer verendet ird. elcher Timer für meine Implementierung der beste ist ird in zukünftigen Arbeiten analysiert. Die OMNeT++ Implementierungen urden hier nur kurz beschrieben, erden jedoch eine große ilfe für mich sein, da hier die tate-diagramme der pezifikation in C++ komplett implementiert orden sind.

20 Abkürzungsverzeichnis µc Mikrocontroller AFDX Avionics Full Duplex itched Ethernet AIC Application-specific integrated circuit BE Best-Effort CM Compression Master CoRE Communication over Real-time Ethernet CPU Central processing unit E Endsystem EP Elektronisches tabilitätsprogramm FPGA Field Programmable Gate Array ardare LIN Local Interconnect Netork MOT Media Oriented ystems Transport NAFTA North American Free Trade Agreement PCF Protocol Control Frame RC Rate-Constrained M ynchronisation Master oftare TT Time-Triggered TTEthernet Time-Triggered Ethernet VDL Very igh peed Integrated Circuit ardare Description Language

21 Abbildungsverzeichnis 1.1 Recherchegebiete Module /-TTEthernet-tack Ablauf cheduler und endemodul Module /-TTEthernet-tack - Überdeckung mit teinhammer und Ademaij Module /-TTEthernet-tack - Überdeckung mit Müller Automobiles Netork-on-Chip

22 Literaturverzeichnis [AIM Gmb ] AIM GMB: Avionics Databus olutions. URL com/. Zugriffsdatum: [FlexRay Consortium ] FLEXRAY CONORTIUM: FlexRay. URL com/. Zugriffsdatum: [Gunzinger 2010] GUNZINGER, David: Optimising PROFINET IRT for fast cycle times: A proof of concept. In: Factory Communication ystems (FC) 8 (2010) [Müller 2010] MÜLLER, Kai: Enticklung eines TTEthernetclients als Embeddedsystem auf einem ARM-Board. Dezember Bachelorthesis [AE - A-2D Time Triggered ystems and Architecture Committee 2009] AE - A-2D TIME TRIGGERED YTEM AND ARCITECTURE COMMITTEE: Time-Triggered Ethernet (A 6802) URL Zugriffsdatum: [pinczyk 2009] PINCZYK, Olaf: Car on a Chip. In: Technische Universität Dortmund (2009) [teinbach 2010] TEINBAC, Till: Realtime-Ethernet für automotive Anendungen: Metriken und deren simulationsbasierte Evaluierung am Beispiel von TTEthernet. Februar URL Bericht [teinbach u. a. 2010] TEINBAC, Till ; KORF, Franz ; CMIDT, Thomas C.: Comparing Time-Triggered Ethernet ith FlexRay: An Evaluation of Competing Approaches to Realtime for In-Vehicle Netorks. In: 8th IEEE Intern. orkshop on Factory Communication ystems. Piscataay, Ne Jersey : IEEE Press, Mai 2010, [teinhammer und Ademaij 2007] TEINAMMER, Klaus ; ADEMAIJ, Astrid: ardare Implementation of Time-Triggered Ethernet Controller. In: ubmission for the IE - Netork and communication systems (2007). URL documents/intern/2218/ie07_paper_33.pdf. Zugriffsdatum: [Todorov 2012] TODOROV, Lazar: Einbettung einer TTEthernet ynchronisation in eine OM- NeT++ basierte imulationsumgebung Bachelorthesis [TTTech Computertechnik AG ] TTTEC COMPUTERTECNIK AG:. URL tttech.com. Zugriffsdatum: