E Q 1 Q 0 D 1 D X X X X
|
|
- Hildegard Beutel
- vor 6 Jahren
- Abrufe
Transkript
1 Musterlösung Übung 9 Aufgabe 1 a) Wahrheitstabelle: E Q 1 Q 0 D 1 D X X X X Bei diesem Automaten handelt es sich um einen Moore-Automaten. Dies ist daraus ersichtlich, dass der Ausgang S nur von den Zuständen, nicht aber vom Eingang E abhängig ist. b) S = Q 0 c) Der Automat erzeugt einen Impuls am Ausgang bei jeder steigenden Flanke des Eingangssignales: Flankendetektor. d) Karnaughdiagramme: Q1/Q0 E 0/0 0/1 1/1 1/ Q1/Q0 E 0/0 0/1 1/1 1/ D1 D0 Aus den Karnaughdiagrammen kann herausgelesen werden, dass der unbenutzte Zustand in sich selber übergeht unabhängig vom Eingangssignal E. e) Nein, es ist nicht möglich. Der Automat A erzeugt eine 1 am Ausgang nur dann, wenn er im Zustand Z1 ist. In allen Folgezuständen dieses Zustandes Z1 ist der Ausgang immer 0. Somit kann S nicht während zwei sich folgenden aktiven Taktflanken 1 sein. Damit können im Zustandsdiagramm für den Automaten B gewisse Übergänge weggelassen werden und in den entsprechenden Zeilen der Wahrheitstabelle don t cares eingesetzt werden. (Achtung: der Automat darf nicht in einen unbenutzten Zustand gelangen!) Automaten 1 Musterlösung 9
2 f) Zeitdiagramm: Clk E S A g) Der Automat kann maximal vier Zustände haben. h) Zustandsdiagramm: i) Zustandskodierung: Wahrheitstabelle für den Automaten: Q 1 Q 0 Z0 0 0 Z1 0 1 Z2 1 0 Z3 1 1 T Q 1 Q 0 D 1 D X X X X Die vereinfachten logischen Gleichungen lauten (mittels Karnaugh): D 1 = Q 0 +T Q 1 D 0 = T Automaten 2 Musterlösung 9
3 j) Wahrheitstabelle für den Ausgang: Q 1 Q 0 A Die logische Gleichung lautet: A = Q 1 Q 0 Aufgabe 2 a) Es handelt sich in diesem Fall um einen Moore-Automaten. Der Ausgang (Anzeige) ist nur vom Zustandsregister abhängig. b) Die Maschine muss mindestens sieben Zustände annehmen können. Für jede mögliche Anzahl von auf dem Tisch verbliebenen Zündhölzern einen Zustand ( Zündhölzer). In diesem Fall wird nach dem Wegnehmen des letzten Zündholzes direkt wieder in den Startzustand (sieben Zündhölzer) gesprungen. Eine zweite Möglichkeit wäre das Hinzufügen eines achten Zustandes. Er zeigt an, wenn keine Zündhölzer mehr vorhanden sind. Von diesem Zustand könnte dann durch Drücken einer beliebigen Taste wieder in den Starzustand gesprungen werden. Für beide Fälle sind drei Flipflops ausreichend: 2 3 = 8. c) Es gibt vier Tasten, die gedrückt werden können. Um diese vier Möglichkeiten zu kodieren würden zwei Leitungen ausreichen. In Wirklichkeit gibt es aber noch eine fünfte Möglichkeit: keine Taste gedrückt. Für den Automaten ist es wichtig, auch diese Eingangsvariante zu kennen, damit er sie von den anderen unterscheiden kann. Somit sind für die Verbindung zwischen Eingangscodierung und Automat drei Leitungen notwendig. (2 n 5 n = 3) Eine mögliche Wahrheitstabelle für die Eingangscodierung: Tastatureingang Ausgang der Eingangscodierung M E2 E1 E Taste M gedrückt Taste 1 gedrückt Taste 2 gedrückt Taste 3 gedrückt Automaten 3 Musterlösung 9
4 d) Zustandsdiagramm des Automaten: Eingänge E2, E1, E0 Ausgänge Q2, Q1, Q0 Spielbeginn In der Musterlösung wurde die Variante mit acht Zuständen aufgezeichnet. Der Zustand Q2, Q1, Q0 des Registers ist gleichzeitig der Ausgang der Schaltung. Beachte: Ein Spielzug der Maschine ist nur aus Zuständen möglich, die durch einen Zug des Spielers entstanden sind. Analoges gilt für den Spieler: Ein Spielzug des Spielers ist nur aus Zuständen möglich, die durch einen Zug der Maschine entstanden sind (faires Spielen vorausgesetzt). Die Zustände, die auf dem Gewinnpfad liegen, sind schraffiert dargestellt. e) Für die Folgezustandstabelle der kombinatorischen Schaltungen gibt es insgesamt sechs Eingangsvariablen: drei Eingangsleitungen von der Tastatur und drei Rückführungen vom Register. Die Folgezustandstabelle hat also insgesamt 2 6 = 64 Zeilen. Diejenigen Zustände, die den Automaten aus den Zuständen 4 und 7 wegführen sind in der folgenden Tabelle dargestellt: E2 E1 E0 Q2 n Q1 n Q0 n Q2 n+1 Q1 n+1 Q0 n+1 Zustand Zustand Zustand Zustand Zustand Zustand Zustand Zustand Zustand Bemerkung: Durch Einfügen von zusätzlichen Zuständen wäre es möglich, den Spielverlauf zu kontrollieren: Es könnte sichergestellt werden, dass immer nur ein Zug pro Spieler gemacht werden kann. Automaten 4 Musterlösung 9
5 Aufgabe 3 a) Am Ausgang soll erst nach 3 aktiven Flanken, bei welchen der Eingang logisch 0 ist, ein 0 erscheinen. Man benötigt daher einen Zähler, der die aktiven Flanken zählt. Dieser wird jeweils wieder durch eine 1 am Eingang E zurückgesetzt. Treten mehr als 3 Flanken auf, während der Eingang E logisch 0 ist, bleibt der Zähler auf seinem Wert stehen. Clock E A Somit werden 4 Zustände benötigt, welche 2 Flip-Flops erfordern. b) Zustandsdiagramm: E=1 Z 1 A=1 E=0 E=1 Z 2 A=1 E=1 E=1 E=0 E=0 Z 4 A=0 E=0 Z 3 A=1 c) Um die kombinatorische Schaltung zu entwerfen, müssen die einzelnen Zustände zunächst kodiert werden. In der Wahl der Kodierung ist man an sich frei, jedoch empfiehlt es sich, die Zustände möglichst so zu kodieren, dass der Ausgang (in unserem Fall A) durch eine einfache logische Bit-Verknüpfung der Zustandskodierung realisiert werden kann. Also etwa: A = Q 1 Q 0 Als Folgezustandstabelle ergibt sich somit: Zustand Q 1 Q 0 A Automaten 5 Musterlösung 9
6 aktueller Zustand E Zustandsübergang Folgezustand Q 1 Q 0 /A D 1 D / / / / Die Karnaughtafeln für die Eingänge der Flipflops werden zu: Q1/Q0 E 0/0 0/1 1/1 1/ Q1/Q0 E 0/0 0/1 1/1 1/ D 1 = E (Q 0 +Q 1 ) = E Q 0 Q 1 D 0 = E (Q 0 +Q 1 ) = E Q 0 Q 1 und A ist: A = Q 1 Q 0 d) Als Schaltung erhält man: D1 Q1 Q1 E A D0 Q0 Clock Q0 e) Zustandsdiagramm für Mealy-Automat: Die Zustände 3 und 4 konnten zu einem Zustand zusammengefasst werden. Automaten 6 Musterlösung 9
7 / Aufgabe 4 a) Funktionswerte der Cosinus-Funktion an den Stützstellen: x i cos(x i ) Sign/Mag 2-er Komplement π/ π/ π/ π/ π/ π/ π/ b) In dem ROM sollen 8 Funktionswerte mit 8 Bit abgelegt werden. Das ROM muss somit eine Gesamtkapazität von 64 Bit aufweisen. Zur Adressierung der 8 Funktionswerte sind 3 Adressleitungen erforderlich. c) Speicheraufbau und Organisation des zu realisierenden ROMs d) Entwurf des X-Adress-Dekoders als kombinatorische Logik. Da in diesem speziellen Fall kein Y-Adress-Dekoder erforderlich ist, muss lediglich der X- Adress-Dekoder entworfen werden. Der X-Adress-Dekoder hat die Aufgabe, je nach Zustand der angelegten Adress-Signale A i genau eine horizontale Leitung zu aktivieren. Somit ergibt sich für den X-Adress-Dekoder die folgende Wertetabelle: Automaten 7 Musterlösung 9
8 A 0 A 1 A 2 X-Adress-Dekoder D 7 D 6 D 5 D 4 D 3 D 2 D 1 D 0 Transistor fehlt -> Datenleitung logisch "1" Transistor vorhanden -> Datenleitung logisch "0" A 2 A 1 A 0 Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y Wie aus der Wertetabelle zu entnehmen ist, ist pro Ausgangsvariable Y i nur eine Eins vorhanden. Es kann (muss) daher keine Minimierung nach Karnaugh durchgeführt werden. Die zugehörige Schaltung ist daher folgendermassen zu realisieren: e) Wie kann durch eine einfache Massnahme, ohne zusätzliche Bits, die erreichbare Genauigkeit zur Darstellung der Funktionswerte erhöht werden? Bedingt durch die Tatsache, dass der Funktionswert cos(0)=1 als einziger positiver Funktionswert in der binären Darstellung eine Eins als ganzzahligen Anteil vor dem Komma erfordert, wurde, um die Unterscheidung zwischen positiven und negativen Funktionswerten zu ermöglichen, die Erweiterung des ganzzahligen Anteils auf zwei Stellen vor dem Komma erforderlich. Da aber insg. nur 8 bit für die gesamte Darstellung zur Verfügung stehen, musste mit der Ausweitung des ganzzahligen Anteils auf zwei Stellen auf die letzte Stelle nach dem Komma verzichtet werden. Hierdurch ergibt sich eine verminderte Genauigkeit in der Zahlendarstellung. Da der Funktionswert cos(0) als einziger (positiver) Wert eine Eins links vor dem Komma aufweist, kann durch eine etwas ungenauere Darstellung dieses Wertes als cos(0) = 0, auf eine Erweiterung des Ganzzahlanteils auf zwei Stellen vor dem Komma verzichtet werden. Hierdurch ergibt sich dann im Vergleich zur ersten Darstellungsvariante (Aufgabenteil a) ) über alle Funktionswerte betrachtet eine höhere Genauigkeit in der binären Darstellung. f) Realisierung des ROM s mit insg. 4 externen Datenausgängen: Um eine Reduzierung der 8 ROM-Datenausgangsleitungen auf die 4 Datenausgänge D 3, D 2, D 1 und D 0 zu ermöglichen, müssen 2:1 Multiplexer verwendet werden. In der obigen Dar- Automaten 8 Musterlösung 9
9 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 x i cos(x i ) 2-er Komplement π/ π/ π/ π/ π/ π/ π/ stellung können durch durch das zur Ansteuerung der Multiplexer verwendete EVEN/ODD- Signal jeweils die an den geraden resp. ungeraden Bitpositionen befindlichen ROM-Datenausgänge auf die 4 externen Datenleitungen geführt werden. Automaten 9 Musterlösung 9
10 A 0 A 1 A 2 X-Adress-Dekoder EVEN/ODD D 3 D 2 D 1 D 0 g) ROM mit nur insgesamt 6 Datenleitungen für Ein- und Ausgabesignale: A 0 A 1 A 2 Latch X-Adress-Dekoder EVEN/ODD IN/OUT D 3 D 2 D 1 D 0 Um eine weitere Reduzierung der externen Anschlusspins zu erzielen, muss eine gemeinsame Nutzung von Anschlusspins für Datenein- und ausgänge realisiert werden. In der o. a. Abbildung werden 4 Anschlusspins sowohl für die Eingangsadress-Signale A 0, A 1 und A 2 wie auch für die gemultiplexten Ausgangsdaten D 0, D 1, D 2 und D 3 verwendet. Um eine elektrische Trennung zwischen Ein- und Ausgangsdaten zu realisieren, können die aus Automaten 10 Musterlösung 9
11 den Datenmultiplexern herausgeführten Daten mittels Tri-State-Buffern von den externen Anschlusspins abgetrennt werden. Das vor dem X-Adress-Dekoder zusätzlich eingebrachte Latch verhindert, dass nach dem Umschalten der externen Datenpins vom Eingabe- in den Ausgabebetriebsmodus (Signal IN/OUT) die jetzt auf den Datenpins anliegenden Datensignale vom X-Adressdekoder als Adress-Signale interpretiert werden. Das in dieser Form realisierte ROM könnte z.b. in dem nachstehend dargestelltem Gehäuse mit nur 6 Daten- /steuerpins untergebracht werden. A 0 / D 0 A 1 / D 1 A 2 / D 2 D 3 IN / OUT EVEN / ODD Die in der obigen Abbildung dargestelle Realisierung erfordert ein exaktes Timing in der externen Schaltungsumgebung, um eine Verletzung der Hold-Zeit-Bedingung des implementierten Latches zu verhindern. Eine Lösungsmöglichkeit zur Verringerung dieser starken Restriktionen bezgl. des Timings ist die Implementierung einer Verzögerungsstufe vor den Enable- Eingängen der Tri-State-Buffer, so dass das externe Bus-System länger die Adress-Signale an den 4-Datenpins angelegt lassen und damit die Hold-Zeit des Latches sicher erfüllen kann. Eine weitere, hier nicht dargestellte Lösungsmöglichkeit zur Realisierung eines ROM-Bausteins mit insg. nur 6 Daten- /steuerpins ist die Verwendung eines Schieberegisters zur Datenausgabe. Bei dieser Lösungsvariante werden die 8 Ausgangsleitungen des ROM s nicht gemultiplext sondern in ein 8bit-Schieberegister eingegeben. Die Daten des Schieberegisters können dann sequentiell über einen Daten-Pin ausgegeben werden. Neben diesem Datenausgabe-Pin sind noch ein Clock-Signal sowie ein Signal zur Uebernahme der Daten aus dem ROM für das Schieberegister erforderlich. Insgesamt müssen also auch bei dieser Lösungsvariante nur 6 Daten- /steuerpins implementiert werden. Automaten 11 Musterlösung 9
Übungen zur Vorlesung Technische Informatik I, SS 2001 Strey / Guenkova-Luy / Prager Übungsblatt 2 Sequentielle Logik. Aufgabe 1:
Übungen zur Vorlesung echnische Informatik I, SS 2 Strey / Guenkova-Luy / Prager Übungsblatt 2 Sequentielle Logik Aufgabe : Analysieren Sie das gezeigte Flip-Flop. Geben Sie eine Wahrheitstabelle an, wie
MehrEin ROM soll aus mehreren ROMs (vgl. Abbildung rechts: Enable-Leitung EN, Adressleitungen ADDR, Datenleitungen DATA) aufgebaut werden.
VU Technische Grundlagen der Informatik Übung 4: Schaltwerke 183.579, 2015W Übungsgruppen: Mo., 23.11. Mi., 25.11.2015 Aufgabe 1: ROM-Erweiterung Ein 256 64 ROM soll aus mehreren 128 16 ROMs (vgl. Abbildung
MehrGrundlagen der Digitaltechnik GD. Aufgaben und Musterlösungen
DIGITALTECHNIK GD KLAUSUR VOM 16. 7. 2015 AUFGABEN UND MUSTERLÖSUNGEN SEITE 1 VON 7 FH Dortmund FB Informations- und Elektrotechnik Grundlagen der Digitaltechnik GD Klausur vom 16. 7. 2015 Aufgaben und
MehrMultiplexer und Schieberegister
Hard- und Softwaretechnik Schaltwerke Multiplexer und Schieberegister Andreas Zbinden Gewerblich- Industrielle Berufsschule Bern Inhaltsverzeichnis 1 Multiplexer, Demultiplexer 2 2 Schieberegister 6 2.1
MehrIntegrierte Schaltungen
Integrierte Schaltungen Klassen von Chips: SSI (Small Scale Integrated) circuit: 1 bis 10 Gatter MSI (Medium Scale Integrated) circuit: 10 bis 100 Gatter LSI (Large Scale Integrated) circuit: 100 bis 100
MehrAufgabe 1 Minimieren Sie mit den Gesetzen der Booleschen Algebra 1.1 f a ab ab 1 = + + Aufgabe 2. Aufgabe 3
Logischer Entwurf Digitaler Systeme Seite: 1 Übungsblatt zur Wiederholung und Auffrischung Aufgabe 1 Minimieren Sie mit den Gesetzen der Booleschen Algebra 1.1 f a ab ab 1 = + + 1.2 f ( ) ( ) ( ) 2 = c
MehrMusterlösungen. zu den Übungsaufgaben vom
GRUNDLAGEN DER DIGITALTECHNIK GD MUSTERLÖSUNGEN ZUM MERKBLATT VOM 2. 2. 07 1 Musterlösungen zu den Übungsaufgaben vom 2. 2. 07 1. Geben Sie an (Skizze, ggf. Funktionserläuterung), wie ein D-Flipflop auf
MehrLaborübung 2. Teil 1: Latches, Flipflops, Counter. Abbildung 1: Schaltkreis eines Gated D-Latch
Laborübung 2 Teil 1: Latches, Flipflops, Counter A 1 Abbildung 1 zeigt den Schaltkreis eines gated D-Latches. In Listing 1 wird exemplarisch ein Stück VHDL-Code vorgestellt, der den abgebildeten Schaltkreis
MehrLaborübung 4. Zustandsautomaten (Finite State Machines)
Laborübung 4 Zustandsautomaten (Finite State Machines) Für den Entwurf und die Beschreibung von digitalen Systemen bilden Zustandsautomaten (Finite State Maschines; FSMs) eine wesentliche Grundlage. Mit
Mehr5.2 Endliche Automaten
5.2 Endliche Automaten 129 5.1.6 Kippstufen Flip-Flops werden auch als bistabile Kippstufen bezeichnet. Bistabil meint, dass beide Kippwerte, also 0 und 1 stabil sind. Diese Bezeichnung legt nahe, dass
MehrSequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck
Sequentielle Logik Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Schaltwerke Flip-Flops Entwurf eines Schaltwerks Zähler Realisierung Sequentielle
MehrIn diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden.
Spezielle Schaltwerke In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden. Das Register Das Register oder der
MehrMusterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller
SS 2004 VAK 18.004 Musterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller Aufgabenblatt 2.5 Lösung 2.5.1 Befehlszähler (Program Counter, PC) enthält Adresse des nächsten auszuführenden
MehrGrundlagen der Technischen Informatik / Digitaltechnik (GTI/DT)
Klausur zur Vorlesung Grundlagen der Technischen Informatik / Digitaltechnik (GTI/DT) Prof. Marco Platzner Fachgebiet Technische Informatik Universität Paderborn 7.8.2 Die Bearbeitungsdauer beträgt für
MehrHARDWARE-PRAKTIKUM. Versuch L-1. Schaltnetze. Fachbereich Informatik. Universität Kaiserslautern
HARDWARE-PRAKTIKUM Versuch L-1 Schaltnetze Fachbereich Informatik Universität Kaiserslautern Seite 2 Versuch L-1 Versuch L-1 Dieser Versuch behandelt einfache Schaltnetze, die mit Hilfe von PALs aufgebaut
MehrTeil IV. Schaltwerke
Teil IV Schaltwerke 1 Teil IV.1 Flip Flops 2 Bistabile Kippstufe Ziel: Speichere Ausgabe einer Schaltung. Ansatz: Leite Ausgabe wieder als Eingabe in die Schaltung. x t & Q Q = x + P t + t t t y t & P
MehrEinführung in Computer Microsystems Sommersemester Vorlesung Dr.-Ing. Wolfgang Heenes
Einführung in Computer Microsystems Sommersemester 2010 3. Vorlesung Dr.-Ing. Wolfgang Heenes 28. April 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 1 Inhalt 1. Verilog HDL, Simulation und
MehrEinführung in die Digitaltechnik
Einführung in die Digitaltechnik Von Professor Dr.-Ing. Heinz-Georg Fehn Fachhochschule Münster Mit 212 Bildern und 71 Tabellen J. Schlembach Fachverlag ULBDwmstadt Inhaltsverzeichnis 1 Einführung 1 1.1
MehrHochschule Emden / Leer. Ausarbeitung. Speicherung digitaler Signale
Hochschule Emden / Leer Ausarbeitung Thema: Speicherung digitaler Signale eingereicht von: Jens Fresenborg Inhaltsverzeichnis 1 Speicherung Digitaler Signale 1 2 Asynchrone Speicherelemente 1 2.1 RS-Flip-Flop
MehrVersuchsreihe 7. Registerfile. Registerfile + Programmzähler. HaPra Versuchsreihe 7 - Registerfile + Programmzähler. 32 Register à 32 Bit
HaPra 2007 - Versuchsreihe 7 - Registerfile + Programmzähler Versuchsreihe 7 Registerfile + Programmzähler Registerfile Register à Bit Schreiben in Register: - Dateneingang D(31:0) - Adresseingang A_D(4:0)
Mehr6. Aufgabenblatt mit Lösungsvorschlag
Einführung in Computer Microsystems Sommersemester 2010 Wolfgang Heenes 6. Aufgabenblatt mit Lösungsvorschlag 26.05.2010 Aufgabe 1: Entwurf der Steuerung eines Verkaufsautomaten Folge Spezifikation für
Mehr9 Multiplexer und Code-Umsetzer
9 9 Multiplexer und Code-Umsetzer In diesem Kapitel werden zwei Standard-Bauelemente, nämlich Multiplexer und Code- Umsetzer, vorgestellt. Diese Bausteine sind für eine Reihe von Anwendungen, wie zum Beispiel
MehrArbeitsblatt Logische Verknüpfungen Schaltnetzsynthese
Einleitung Zur Aktivitätsanzeige der 3 Gehäuselüfter (Signale a - c) eines PC-Systems soll eine Logikschaltung entwickelt werden, die über drei Signalleuchten (LEDs) anzeigt, ob ein beliebiger (LED1 x),
Mehra) Wie viele ROM-Bausteine benötigen Sie für den Aufbau des 64x16 ROMs? c) Wie viele Bytes Daten können im 64x16 ROM insgesamt gespeichert werden?
VU Technische Grundlagen der Informatik Übung 4: Schaltwerke 83.579, 24W Übungsgruppen: Mo., 24.. Mi., 26..24 Aufgabe : ROM-Erweiterung Ein 64x6 ROM soll aus mehreren 32x4 ROMs (vgl. Abbildung rechts:
MehrWS 2012/13 Klausur zur Digitaltechnik. Donnerstag,
Universität Koblenz Landau Name: Musterlösung Institut Naturwissenschaften Vorname:... Abteilung Physik Matr. Nr.:... Studiengang:... WS 01/13 Klausur zur Digitaltechnik Donnerstag, 8..013 Lösen Sie die
MehrDuE-Tutorien 4 und 6. Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery. WOCHE 11 AM
DuE-Tutorien 4 und 6 Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery WOCHE 11 AM 15.01.2013 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum
MehrDigitalelektronik - Inhalt
Digitalelektronik - Inhalt Grundlagen Signale und Werte Rechenregeln, Verknüpfungsregeln Boolesche Algebra, Funktionsdarstellungen Codes Schaltungsentwurf Kombinatorik Sequentielle Schaltungen Entwurfswerkzeuge
MehrGrundlagen der Digitaltechnik GD. Aufgaben und Musterlösungen
DIGITALTECHNIK GD KLAUSUR VOM 19. 3. 2014 AUFGABEN UND MUSTERLÖSUNGEN SEITE 1 VON 9 Name: FH Dortmund Matr.-Nr.: FB Informations- und Elektrotechnik Grundlagen der Digitaltechnik GD Klausur vom 19. 3.
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
MehrEinführung in die technische Informatik
Einführung in die technische Informatik hristopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris Logische Schaltungen System mit Eingängen usgängen interne Logik die Eingänge auf
MehrVersuch 3: Sequenzielle Logik
Versuch 3: Sequenzielle Logik Versuchsvorbereitung 1. (2 Punkte) Unterschied zwischen Flipflop und Latch: Ein Latch ist transparent für einen bestimmten Zustand des Taktsignals: Jeder Datensignalwechsel
MehrPraktikum Grundlagen der Elektronik
Praktikum Grundlagen der Elektronik Versuch EP 7 Digitale Grundschaltungen Institut für Festkörperelektronik Kirchhoff - Bau K1084 Die Versuchsanleitung umfasst 7 Seiten Stand 2006 Versuchsziele: Festigung
MehrDarstellung von negativen binären Zahlen
Darstellung von negativen binären Zahlen Beobachtung für eine beliebige Binärzahl B, z.b. B=110010: B + NOT(B) ---------------------------------------------- = B + NOT(B) 1 + (Carry) ----------------------------------------------
MehrBericht Übung 5.5 Ampelsteuerung und Steuerung einer 7-Segment-Anzeige Teilnehmer: Natalia Springer, Tong Cha Datum:
Bericht Übung 5.5 Ampelsteuerung und Steuerung einer 7-Segment-Anzeige Teilnehmer: Natalia Springer, Tong Cha Datum: 20.12.2007 5.5.1 Steuerung einer Ampel Aufgabenstellung: Es soll ein Automat zur Steuerung
MehrGrundlagen der Technische Informatik / Digitaltechnik (GTI/DT)
Klausur zur Vorlesung Grundlagen der Technische Informatik / Digitaltechnik (GTI/DT) Prof. Marco Platzner Fachgebiet Technische Informatik Universität Paderborn 25.3.2 Die Bearbeitungsdauer beträgt für
MehrDuE-Tutorien 16 und 17
Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Tutorienwoche 11 am 28.01.2011 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in
MehrSynthese digitaler Schaltungen Aufgabensammlung
Technische Universität Ilmenau Fakultät für Elektrotechnik und Informationstechnik Fachgebiet Elektronische Schaltungen und Systeme Dr. Ing. Steffen Arlt Synthese digitaler Schaltungen Aufgabensammlung.
MehrGrundlagen der Digitaltechnik GD. Aufgaben
DIGITALTECHNIK GD KLAUSUR VOM 21. 3. 2012 AUFGABEN SEITE 1 VON 4 Name: FH Dortmund Matr.-Nr.: FB Informations- und Elektrotechnik Grundlagen der Digitaltechnik GD Klausur vom 21. 3. 2012 Aufgaben 1. Wandeln
Mehr15 Einführung in den Entwurf von Zustandsautomaten
15 Einführung in den Entwurf von Zustandsautomaten Die Ausgänge kombinatorischer Logik sind ausschließlich vom aktuellen Wert der Eingangssignale abhängig. MUX, Decoder, Code-Umsetzer und Addierer können
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
MehrLösungsvorschlag 2. Übung Technische Grundlagen der Informatik II Sommersemester 2009
Fachgebiet Rechnerarchitektur Fachbereich Informatik Aufgabe 2.1: Zähler Lösungsvorschlag 2. Übung Technische Grundlagen der Informatik II Sommersemester 2009 a) Beschreiben Sie einen 4-Bit-Zähler in Verilog
MehrVersuch D3: Busse, Speicher und Ampelsteuerung mit Speicher
Versuch D3: Busse, Speicher und Ampelsteuerung mit Speicher Version D3_16 vom 25.05.2016 Ziel dieses Versuches: Entwicklung einer Ablaufsteuerung mit einem 32 * 4 bit Speicherbaustein, um eine flexible
Mehr13. Vorlesung. Logix Klausuranmeldung nicht vergessen! Übungsblatt 3 Logikschaltungen. Multiplexer Demultiplexer Addierer.
13. Vorlesung Logix Klausuranmeldung nicht vergessen! Übungsblatt 3 Logikschaltungen Diode Transistor Multiplexer Demultiplexer Addierer 1 Campus-Version Logix 1.1 Vollversion Software und Lizenz Laboringenieur
Mehr, 2014W Übungsgruppen: Mo., Mi.,
VU Technische Grundlagen der Informatik Übung 5: ikroprozessor (icro16) 183.579, 2014W Übungsgruppen: o., 01.12. i., 03.12.2014 Aufgabe 1: Schaltwerksentwicklung Hexapod / Teil 2 a) Befüllen Sie die untenstehende
Mehr3-BIT VOLLADDIERER MIT EINZELNEM EINGABE-DATENBUS
Physikalisches Praktikum für Vorgerückte 3-BIT VOLLADDIERER MIT EINZELNEM EINGABE-DATENBUS Simon C. Leemann, Abteilung für Physik Versuch: Digitale Elektronik November 998 Zusammenfassung In diesem Bericht
MehrAufgabe 4 Nennen Sie wenigstens 3 Programmierverfahren für programmierbare Logik.
ÜBUNGSAUFGABENSAMMLUNG DIGITALTEHNIK 1 Aufgabe 1 Erklären Sie kurz die Begriffe Wrap-Around-Arithmetik und Sättigungsarithmetik. Berechnen Sie die Ergebnisse der folgenden Rechenoperationen gemäß Wrap-Around-Arithmetik.
MehrDurch das Borgen steht an der Zehner-Stelle jetzt nur noch eine 1 statt einer 2
3.9 Subtraktion 155 3.9 Subtraktion Allgemein Bezeichnungen: Minuend - Subtrahend = Differenz Die Subtraktion zweier Zahlen wird stellenweise ausgeführt. Dabei kann es vorkommen, dass eine größere Zahl
MehrGTI Bonus VHDL - EXTRA
1 GTI Bonus VHDL - EXTRA 2 Beschreibung Gegeben seien die Moore- (Abbildung 1) und Mealy-Automaten (Abbildung 2) der Armbanduhr aus Übungsblatt 11. 3 Beschreibung Gegeben seien die Moore- (Abbildung 1)
MehrKapitel 4. Versuch 415 T-Flipflop
Kapitel 4 Versuch 415 T-Flipflop Flipflops, die mit jeder steigenden oder mit jeder fallenden Taktflanke in den entgegengesetzten Zustand kippen, heissen T Flipflops ( Toggle Flipflops ). T-Flipflops können
MehrKlausur-Nachbesprechung
Universität der Bundeswehr München Rechnerorganisation I Fakultät für Informatik HT 23 Institut für Technische Informatik Blatt Klausur-Nachbesprechung Aufgabe -: Multiple Choice Geben Sie für die folgenden
MehrDurch das Borgen steht an der Zehner-Stelle jetzt nur noch eine 1 statt einer 2
.9 Subtraktion 55.9 Subtraktion Allgemein Bezeichnungen: Minuend - Subtrahend = Differenz Die Subtraktion zweier Zahlen wird stellenweise ausgeführt. Dabei kann es vorkommen, dass eine größere Zahl von
MehrGetaktete Schaltungen
Getaktete Schaltung P. Fischer, ziti, Uni Heidelberg, Seite Sequtielle Logik Zum Speichern des Zustands eines Systems sind Speicherelemte notwdig Abhängig vom Zustand des Systems und von Eingangsvariabl
MehrVersuch 5: Melodie-Player
Versuch 5: Melodie-Player Versuchsvorbereitung 1. (1 Punkt) Faktor für nächsten Halbton: Zwei Töne, die eine Oktave voneinander entfernt sind, unterscheiden sich durch den Faktor 2 in ihrer Frequenz. Eine
MehrLösung Versuch Nr. 4
Digitaltechnik Praktikum 1.Sem. IIIB 1 ETHZ D-ITET Institut für Elektronik Lösung Versuch Nr. 4 1: Latches 1. RS Latch. Legen Sie ein neues Grafik Editor File rs_latch.gdf an (dieses und alle weiteren
MehrSemestralklausur Einführung in Computer Microsystems
Semestralklausur Einführung in Computer Microsystems 07. Juli 2008 Dr.-Ing. Wolfgang Heenes Name (Nachname, Vorname) Matrikelnummer Unterschrift Prüfung Bitte ankreuzen Anzahl abgegebene Zusatzblätter:
MehrZeitabhängige binäre Schaltungen. Prof. Metzler
Zeitabhängige binäre Schaltungen Prof. Metzler 1 Bistabile Kippstufe Flipflop Eine bistabile Kippschaltung hat zwei Eingänge und zumeist zwei Ausgänge. Mit einem Signal am Eingang E1 wird das Flipflop
Mehr9. Kombinatorische Schaltungen
9. Kombinatorische Schaltungen Christoph Mahnke 15.06.2006 1 NAND-Gatter sowie der Eingangsstrom I E = f(u E ) Abbildung 1: Schaltsymbol NAND-Gatter Ein NAND-Gatter entspricht der logischen Verknüpfung
MehrTutorium: Einführung in die technische Informatik
Tutorium: Einführung in die technische Informatik Logische Schaltungen (2. 2.3) Sylvia Swoboda e225646@student.tuwien.ac.at Überblick Grundbegriffen von logischen Schaltung Realisierung von Funktionen
MehrÜbungen zu Informatik 1
Übungen zu Informatik Technische Grundlagen der Informatik - Übung 9 Ausgabedatum: 2. November 22 Besprechung: Übungsstunden in der Woche ab dem 9. November 22 ) Schaltungen und Schaltnetze Communication
MehrGrundlagen der Informatik 2. Grundlagen der Digitaltechnik. 5. Digitale Speicherbausteine
Grundlagen der Informatik 2 Grundlagen der Digitaltechnik 5. Digitale Speicherbausteine Prof. Dr.-Ing. Jürgen Teich Dr.-Ing. Christian Haubelt Lehrstuhl für Hardware-Software Software-Co-Design Grundlagen
MehrOutline Automaten FSM Synthesis FSM in VHDL FSM auf FPGA. State Machines. Marc Reichenbach und Michael Schmidt
State Machines Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 05/11 1 / 34 Gliederung Endliche Automaten Automaten Synthese FSM Beschreibung in VHDL
Mehr2.2 Register-Transfer-Synthese
2.2 Register-Transfer-Synthese Register-Transfer-Synthese Überblick digitale Synthese Register-Transfer- Synthese Makrozellgeneratoren Beispiel Addierer Beispiel Speicher Synthese endlicher Automaten Zustandskodierung
MehrDigitaltechnik II SS 2007
Digitaltechnik II SS 27 5. Vorlesung Klaus Kasper Inhalt Zyklische Folgeschaltung Asynchroner Zähler Synchroner Zähler Schaltungsanalyse Register Digitaltechnik 2 2 JKFlipFlop I Digitaltechnik 2 3 JKFlipFlop
MehrAufgabe 3.1 Schaltalgebra - Schaltnetze
Aufgabe 3.1 Schaltalgebra - Schaltnetze Zeichnen Sie die folgenden Funktionen als Zusammenschaltung von AND-, OR- und Invertergattern: a) b) F = X ( Y Z) F = EN ( X Y) ( Y Z) zur Lösung 3.1 Aufgabe 3.2
MehrSchaltwerke Schaltwerk
Schaltwerke Bisher habe wir uns nur mit Schaltnetzen befasst, also Schaltungen aus Gattern, die die Ausgaben als eine Funktion der Eingaben unmittelbar (durch Schaltvorgänge) berechnen. Diese Schaltnetze
MehrZeitabhängige binäre Schaltungen. Prof. Metzler 1
Zeitabhängige binäre Schaltungen 1 Bistabile Kippstufe Flipflop Eine bistabile Kippschaltung hat zwei Eingänge und zumeist zwei Ausgänge. Mit einem Signal am Eingang E1 wird das Flipflop in den gesetzten
MehrGetaktete Schaltungen
Getaktete Schaltung DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite Sequtielle Logik Zum Speichern des Zustands eines Systems sind Speicherelemte notwdig Abhängig vom Zustand
MehrProtokoll zum Versuch Flip-Flop
Naturwissenschaft Torben Pfaff Protokoll zum Versuch Flip-Flop Praktikumsbericht / -arbeit Praktikum zu Elektronische Bauelemente und Schaltungstechnik Protokoll zum Versuch Flip-Flop Versuch Flip-Flop
MehrARBEITSBLATT ZU SCHALTUNGEN (I)
ARBEITSBLATT ZU SCHALTUNGEN (I) Aufgabe 1: An einem Stromnetz sind 4 Verbraucher angeschlossen, die folgende Leistung benötigen: Verbraucher a b c d kw 20 15 10 5 Maximal ist jedoch lediglich eine Leistung
MehrGrundlagen der Technischen Informatik. 13. Übung
Grundlagen der Technischen Informatik 13. Übung Christian Knell Keine Garantie für Korrekt-/Vollständigkeit 13. Übungsblatt Themen Aufgabe 1: Aufgabe 2: Aufgabe 3: Aufgabe 4: Automaten VHDL VHDL VHDL 13.
Mehr2 Vervollständige die Wahrheitstabellen.
Finde die sieben LogikGatter im Rätsel. Die Wörter können von links nach rechts horizontal oder von oben nach unten vertikal versteckt sein. Zur Hilfe ist das erste Wort schon markiert. L B W P F F C G
Mehr3.1 Schaltwerke als Reihenschaltung von Flipflops
Kapitel 3 Schaltwerke 3.1 Schaltwerke als Reihenschaltung von Flipflops Grundsätzlich lassen sich Flipflops in Schaltwerken in beliebigen Konfigurationen verschalten. Viele technisch wichtige Anwendungen
MehrEingebettete Systeme
Einführung in Eingebettete Systeme Vorlesung 7 Bernd Finkbeiner 03/12/2014 finkbeiner@cs.uni-saarland.de Prof. Bernd Finkbeiner, Ph.D. finkbeiner@cs.uni-saarland.de 1 Schaltfunktionen! Schaltfunktion:
MehrGrundstruktur von Schaltwerken
Digitaltechnik Teil1.1 THEMA Grundstruktur von Schaltwerken Beschreibung Schaltwerke benutzen im Gegensatz zu einfachen Netzwerken auch Speicherbausteine, d.h. sie haben ein Gedächnis, die Schaltung kann
Mehr5. Aufgabenkomplex. Übung und Seminar zur Vorlesung. Grundlagen der Technischen Informatik 2
Sommersemester 2 Übung und Seminar zur Vorlesung Grundlagen der Technischen Informatik 2 5. Aufgabenkomplex 9.6.29 Johannisgasse 26 43 Leipzig Telefon: +49 (34) 97-3223 Telefax: +49 (34) 97-32252 . Aufgabe.
MehrLogische Bausteine. Addierwerke. Grundlagen der Rechnerarchitektur Logik und Arithmetik 48
Logische Bausteine Addierwerke Grundlagen der Rechnerarchitektur Logik und Arithmetik 48 Addition eines einzigen Bits Eingang Ausgang a b CarryIn CarryOut Sum 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1
MehrLogik mit Gedächtnis : Sequentielle Logik
Logik mit Gedächtnis : Sequentielle Logik Schaltwerke Grundkomponenten zur Informationspeicherung: Flip-Flops Typische Schaltwerke Entwurf eines Schaltwerks Wintersemester 12/13 1 asynchrone und synchrone
MehrN Bit binäre Zahlen (signed)
N Bit binäre Zahlen (signed) n Bit Darstellung ist ein Fenster auf die ersten n Stellen der Binär Zahl 0000000000000000000000000000000000000000000000000110 = 6 1111111111111111111111111111111111111111111111111101
MehrKapitel 2. Elementare Schaltwerke. 2.1 RS-Flipflop
Kapitel 2 Elementare Schaltwerke 2.1 RS-Flipflop Unter dem Gesichtspunkt der Stabilität betrachtet, wird der zweistufige analoge Transistorverstärker des Bildes 2.1 dann instabil, wenn die gestrichelt
MehrAbb. 1. Abb. 1L. Abb. 2 ÜBUNGEN SEQUENTIELLE SCHALTUNGEN WS 10/11 1
ÜBUNGEN SEQUENTIELLE SCHALTUNGEN WS 10/11 1 Aufgabe 1 An einem Schaltkreis, der ein Register enthält, messen Sie die in Abb. 1 gezeigte Signalfolge. Handelt es sich dabei um ein D-Flipflop- oder um ein
MehrTechnische Grundlagen der Informatik
Technische Grundlagen der Informatik WS 2008/2009 13. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung Register Multiplexer Demultiplexer Halbleiterspeicher Statisches
MehrDigitallabor Aufgabe 5.4 Lauflicht
Digitallabor Aufgabe 5.4 Lauflicht Teilnehmer: Natalia Springer, Tong Cha 5.4.1 Lauflicht Aufgabenstellung Aus den Dioden D1..D8 ist ein Lauflicht zu erstellen. Es soll eine Diode leuchten. Bei jeder positiven
Mehr19 Kombinatorische Standardschaltungen
ochschule für Angewandte Wissenschaften amburg FACBEREIC EEKTROTECNIK 9 Kombinatorische Standardschaltungen Was sind kombinatorische Standardschaltungen? Größere und komplexere ogikschaltungen verwenden
MehrDrücken Sie (später) bei Speichere Änderungen in der Bibliothek default? auf Nein.
Kapitel 5 Ein Schieberegister besteht aus einer linearen Anordnung von Flipflops, die so miteinander verschaltet sind, dass jedes Flipflop den Zustand seines Vorgängers übernimmt und seinen eigenen Zustand
MehrF Programmierbare Logikbausteine
1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur
MehrRechnerorganisation. (10,11) Informationskodierung (12,13,14) TECHNISCHE UNIVERSITÄT ILMENAU. IHS, H.- D. Wuttke 08
Rechnerorganisation Mathematische Grundlagen (1) Boolesche Algebren: : BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen (9) Rechneraufbau
MehrElektronikpraktikum SS Serie J. Pochodzalla und W. Lauth mit Assistenten
Elektronikpraktikum SS 2011 7. Serie 30.06.2011 J. Pochodzalla und W. Lauth mit Assistenten Do. 30.06.11 13:00-16:00 Uhr, sowie Fr. 01.07.11 13:00-16:00 Uhr Ort: Gebäude 02-413 (Anfängerpraktikum) 1. Stock,
MehrFormelsammlung. Wahrscheinlichkeit und Information
Formelsammlung Wahrscheinlichkeit und Information Ein Ereignis x trete mit der Wahrscheinlichkeit p(x) auf, dann ist das Auftreten dieses Ereignisses verbunden mit der Information I( x): mit log 2 (z)
MehrProzessorarchitektur. Kapitel 1 - Wiederholung. M. Schölzel
Prozessorarchitektur Kapitel - Wiederholung M. Schölzel Wiederholung Kombinatorische Logik: Ausgaben hängen funktional von den Eingaben ab. x x 2 x 3 z z = f (x,,x n ) z 2 z m = f m (x,,x n ) Sequentielle
MehrGAL 16V8. 4. Laboreinheit - Hardwarepraktikum SS 2002 VCC / +5V. Eingang / Clock. 8 konfigurierbare Ausgangszellen. 8 Eingänge GND / 0V.
1. Versuch Programmierbare Logik 4. Laboreinheit - Hardwarepraktikum SS 2002 Am Beispiel des GAL16V8 und eines GAL Development Systems werden die Möglichkeiten und Einsatzgebiete von programmierbare Logikbausteine
MehrVHDL Synthese. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2009/2010
VHDL Synthese Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2009/2010 VHDL Synthese 1/36 2009-11-02 Inhalt Begriff Arten Kombinatorische
MehrGrundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur [CS3100.010] Wintersemester 2014/15 Heiko Falk Institut für Eingebettete Systeme/Echtzeitsysteme Ingenieurwissenschaften und Informatik Universität Ulm Kapitel 3 Sequentielle
MehrFür den Aufbau von Synchronzählern verwendet man fast ausschließlich JK-Flipflops.
Sequentielle Schaltungen 1 Dual-Rückwärtszähler synchrone Modulo-n-Zähler Schaltung eines Modulo-5-Zählers Gegenüberstellung der Zählerstände Dezimal- Dezimalziffer C B C B ziffer 0 0 0 0 1 1 1 7 1 0 0
MehrI. Ziel der Versuche Verständnis für Entwurf und Funktionsweise digitaler Schaltungen.
Elektronikpraktikum SS 2015 7. Serie: Digitale Schaltungen U. Schäfer, A. Brogna, Q. Weitzel und Assistenten Ausgabe: 07.07.2015, Durchführung: Di. 14.07.15 13:00-17:00 Uhr Ort: Gebäude 02-413 (Anfängerpraktikum)
MehrElectronic Design Automation (EDA) Register-Transfer-Synthese
Electronic Design Automation (EDA) Register-Transfer-Synthese Überblick digitale Synthese Register-Transfer-Synthese Makrozellgenerator Beispiel Addierer (1)... (2)... (3)... (4) Beispiel Speicher Synthese
MehrTietze, Schenk: Halbleiterschaltungstechnik (Kap. 10) Keller / Paul: Hardwaredesign (Kap. 5) L. Borucki: Digitaltechnik (Kap.
6 Versuch Nr. 5 6.1 Anmerkungen zum Versuch Nr. 5 In den bisherigen Versuchen haben Sie sich mit kombinatorischen Schaltkreisen beschäftigt, in denen die Ausgänge bisher nicht auf die Eingänge zurückgeführt
MehrTECHNISCHE UNIVERSITÄT CHEMNITZ FAKULTÄT FÜR INFORMATIK
TECHNISCHE UNIVERSITÄT CHEMNITZ FAULTÄT FÜR INFORMATI Hardwarepraktikum im WS / Versuch 5 Sequentielle Systeme III Gruppe 8 Janina Bär Christian Hörr Robert Rex Chemnitz, 8. Januar Hardwarepraktikum Sequentielle
MehrDigitaltechnik Übungsaufgaben. Sequentielle Schaltungen Mit Musterlösungen
DIGITALTECHNIK ÜBUNGEN WS 11/12 2 1 Digitaltechnik Übungsaufgaben Sequentielle Schaltungen Mit Musterlösungen 1. 2. 12 1. An einem Schaltkreis, der ein Register enthält, messen Sie die in Abb. 1 gezeigte
Mehr