Referat Mobile Prozessoren

Transkript

1 1. Motivation Als Motivation für die Entwicklung von mobilen Prozessoren dienen mehrere verschiedene Gründe, die genauer betrachtet leicht zu verbinden sind. Im Gegensatz zu dem großzügig belüfteten Innenraum eines Desktop PCs herrschen in Notebooks schlechtere Bedingungen. Aufgrund der schlechten Belüftungsbedingungen werden die Prozessoren teilweise bis auf ca. 50% ihrer Leistungsfähigkeit allein aufgrund der zu hohen Wärmeentwicklung gebremst, um eine Zerstörung des Chips zu verhindern. Das zweite Problem ist die nur begrenzt vorhandene Batteriekapazität, die mittels fortgeschrittener Techniken bei mobilen Prozessoren gesteigert werden soll. Alles in allem läuft es auf die Steigerung der Effizienz und somit der Performance hinaus, die zur Reduzierung dieser Probleme führt. Allgemein kann man also sagen, daß ein mobiler Prozessor einem regulären in der Leistungsfähigkeit überlegen sein sollte. 2. Techniken für mobile Prozessoren Es gibt diverse Techniken, die in mobilen Prozessoren eingesetzt werden, um die Performance zu steigern. Unter anderem wird eine verbesserte Branchprediction eingesetzt, und Teile des Prozessors oder des Cache werden schlafen gelegt, um Strom zu sparen. Auch das VLIW Konzept, also das Zusammenfassen von Befehlen zu Makrobefehlen findet in diversen Varianten Einzug in die mobilen Prozessorgenerationen. 3. Der Pentium m Codename Banias Der von einem israelischen Entwicklerteam erdachte Prozessor Pentium4m, der unter dem Codenamen Banias bekannt ist und unter dem Centrino Label vertrieben wird, stellt die neueste Entwicklung in der mobilen Prozessortechnologie dar. In ihm tauchen eine Menge altbekannter Techniken auf, die teilweise star verbessert wurden, um an die speziellen Erfordernisse eines mobilen Prozessors angepasst zu sein. Wenn der Prozessor beispielsweise eine Menge Daten und Instruktionen lädt, die er nachher gar nicht braucht, ist das nicht nur für die Performance negativ (siehe Branchprediction), sondern benötigt auch unnötig Strom. Im Banias wurde dieses Problem durch eine im Vergleich zum Pentium4-Prozessor verbesserte Sprungvorhersage eingegrenzt, die sonst nur in teureren Workstation-Prozessoren zum Einsatz kommt. Während der normale P4 eine Quote von ca. 30% falscher Vorhersagen hat, wurde diese Quote im Banias um 20% im Vergleich gesenkt, das heißt der Banias macht im Schitt nur noch ca. 24% falsche Vorhersagen. Dies wurde durch eine Kombination von einfachen Vorhersagemechanismen, die wenig Speicherplatz benötigen und daher viele Einträge ermöglichen erreicht. Einer dieser Predictoren ist der Bimodal Predictor. Es kommen hiervon gleich zwei zum Einsatz. Ein lokaler für die jeweilige Adresse des Verzweigungsbefehls (auch local predictor genannt) und ein globaler(global predictor), der sich die Adresse der zuletzt ausgeführten Sprünge merkt.

2 Diese stehen jeweils in Konkurrenz zueinander, der jeweils treffsicherere bekommt auch beim nächsten Mal den Zuschlag. Zusätzlich stehen dem Banias eine Sprungvorhersage für indirekte Sprünge, sowie eine spezielle Hardware zur Schleifenerkennung zur Verfügung, die ebenfalls einen Faktor in der Vorhersagemethodik darstellen. Diese Rechnung von ca 5-6 Prozent Leistungssteigerung ist jedoch nicht ganz wasserdicht, da die komplexere Prediction-Hardware auch noch einen gewissen Energieverbrauch hat, der jedoch nur bei etwa 2% Steigerung liegt. Insgesamt stehen in der Kosten-Nutzen-Rechnung jedoch eine ca. 3-4% höhere Performance bei gleichbleibendem Energieverbrauch. Eine weitere stromsparende Technologie ist die sogenannte Micro Op Fusion. Diese mit der VLIW-Idee verwandte Methode erlaubt das Bündeln mehrerer Microbefehle zu einer Instruction. Die Micro Ops wurden ursprünglich dazu eingeführt, um die komplexen x86-befehle in kleinere, einfacher parallel abzuarbeitende RISC-Befehle aufzuteilen. Diese Micro Ops wurden dann durch einen Scheduler auf die verschiedenen Functional Units des Prozessors aufgeteilt. Das Zwischenspeichern und Verwalten dieser kleinen Operationen ist jedoch eine sehr energieintensive Aufgabe. Bündelt man jetzt diese Micro Ops wieder sinnvoll, kann ein Großteil dieses Stromverbrauches eingespart werden. Zur Ausführung in den entsprechenden Komponenten müssen diese Bündel jedoch wieder auseinandergenommen werden, um sie dann out-of-order auszuführen. Dadurch verringert sich die Zahl der zu verwaltenden Micro Ops um ca. 10%. Des weiteren werden ca. 5% der Micro Ops, nämlich die Stack-Operationen, ebenfalls aus dem normalen Instruktionsstrom herausgezogen, und von einer spezialisierten Hardware behandelt, einem sogenannten Stack-Manager. Eine weitere Möglichkeit, die Performance zu erhöhen, und dadurch Strom zu sparen, ist im Bereich des Cache. Der Banias besitzt zwei klassische L1-Caches (je 32kB) für Befehle und Daten, also keinen Trace Cache wie der P4. Der Daten-Cache ist hier nicht nur vierfach so groß, sondern durch seinen Write-Back-Modus auch effizienter als der Write-Thru-Cache beim Pentium 4. Jedoch auch den Betriebsstrom des 1MByte großen L2-Caches konnten die Entwickler verringern. Der achtfach assoziative Cache wurde pro Weg in jeweils 4 Quadranten unterteilt, wobei dafür gesorgt wird, daß bei einem Zugriff immer nur das jeweils adressierte Segment aktiv ist. Der Rest des Caches verbraucht dann nur den Ruhestrom. Durch eine effektive Vorhersagelogik wird hier ebenfalls erreicht, daß der notwendige Aufwecktakt jeweils rechtzeitig gesendet wird, um einer Verzögerung durch das Schlafen vorzubeugen. Jedoch auch ohne diese Vorhersage verursacht beim Banias aufgrund des ausreichend großen L2-Caches der notwendige Aufwecktakt keine relevante Leistungsminderung. Diese ganzen Veränderungen werden jedoch trotzdem mittels desselben Befehlssatzes abgebildet, so daß die beiden Prozessoren vollständig kompatibel sind. Außer den einzelnen Cachesegmenten lassen sich auch viele andere Teile des Prozessors stromsparend einfach abschalten, wenn das Programm sie nicht braucht. Diese Technik wird als Fine Grain Hardware Gating bezeichnet. Auch hier wird lediglich ein Aufwecktakt benötigt. Der Systembus des P4m arbeitet mit 100 Mhz Quad-pumped, also effektiv 400 Mhz und kommt so auf eine Bandbreite von 3,2 Gbyte/s. Und auch hier wurde wieder die Hardware stromsparend optimiert, denn der gesamte Systembus kann sich schlafen legen. Je nach Datenflußrichtung wird der Treiber hierfür abgeschaltet, nur wenn der Prozessor Daten liest, werden sie aktiviert. Die schon aus den Vorgängern des mobile Prozessors bekannte Technologie zur Takt- und Kernspannungsreduzierung Speed Step wurde nochmals verbessert, heißt jetzt Speed Step 2 und kann nun in mehreren Stufen reduzieren. Aufgrund dieser Verbesserungen ist der Banias nun bei gleichem Takt aufgrund der zahlreichen

3 Verbesserungen der Mikroarchitektur gut 50% schneller als der normale Pentium Der Crusoe von Transmeta (B) Der Transmeta Crusoe Prozessor birgt wesentliche Unterschiede aber auch Gemeinsamkeiten mit dem aktuelleren Banias.

4 Der Prozessor basiert auf einem VLIW-Kern, der mittels der sog. Code-Morphing Software auf das x86- Interface modelliert wird. Er arbeitet mit separater Integer-Pipeline(7 Stufen) und Floating Point Pipeline(10 Stufen). Durch die Arbeit mit einfachen Instruktionen wird erreicht, daß die Leistung-zu- Energieverbrauchs-Kurve insgesamt sehr günstig im Vergleich zu einer üblichen x86-architektur ist. Das Power-Management im Crusoe funktioniert, wie auch im Banias mittels einer stufenweise reduzierbaren Leistungsaufnahme von verschiedenen Elementen des Prozessors, diese Technik heißt jedoch hier firmenspezifisch LongRun. In den Diagrammen sind die verschiedenen States gezeigt, und der Automat hierfür ist in Abbildung B gezeigt. Es gibt 5 verschiedene Betriebsarten, in denen ein Bereich des Prozessors sich befinden kann. In dieser Kurve wird das LongRun Power Management Schema genauer gezeigt. Aufgrund der Tatsache, daß im Crusoe folgende Formel immer gilt: Power = Clockspeed * Voltage 2 also die Reduzierung der Spannung und der Frequenz u. U. Bis zu kubischen Abnahmen im Stromverbrauch mit sich führen kann, während in einem normalen Prozessor lediglich eine lineare Abnahme durch Reduzierung der Prozessorfrequenz möglich ist, zeigt sich der Crusoe auch hier wieder sehr effektiv. Der Prozessor nutzt zum normalen Betrieb einige der in der Kurve sichtbaren Punkte als vorgegebene Standards, um die Frequenz und Spannung an die Anforderungen des Benutzers anzupassen. Zu der LongRun Technik gehört auch noch ein ausgefeiltes Thermal Management, das neben der Energieeffizienz auch noch notwendig ist, um einen Prozessor mobil zu optimieren.

5 Quellen: c't 07/2003, Transmeta Crusoe Processor Product Brief, diverse Internetseiten