Einsatz von im Rahmen eines HIL-Testautomaten Christian Tölle LabVIEW Anwendertreffen 2008
Vorschau mit Einleitende lierte Betrachtung eines Problembereichs sowie Ableitung der resultierenden Anforderungen an den HIL-Tester Wie kann die Anforderungen erfüllen? weitere Erfahrungen mit FPGA-Technologie HIL-Testautomatisierung mit 2
s Kunden- Informationsterminals/ -drucker PCs, Server & Drucker Banking Multifunktionale Geldautomaten Interaktive Kiosk-Terminals Netcentric, Self-Service Solution für Multi-channel Architekturen ProClassic/ Enterprise Terminals Cash Recycling System Cash Produkte Komplettservices für die Filiale Multi-vendor Software für Self-Service Systeme ProClassic Einzahlsystem für Banknoten und Belege Mobile POS Produkte Services Offene Architektur basierend auf IT Standards Global Professional Services Lösungen Leergut- rücknahme- Systeme Retail Hardware Outsourcing eservices Flexible Architektur für schrittweise Migration Self-Checkout POS Full-Service POS POS-Systeme Modulares, komponentenbasiertes Software-System, basierend auf Microsoft.NET TP.net PCs, Server & Drucker Retail Infrastruktur Software TP CM HIL-Testautomatisierung mit 3
Testobjekt: Auszahlmodul CMD-V4 mit HIL-Testautomatisierung mit 4
HIL-Testumgebung mit USB-Kommunikation Einzelnotentransport Notenvermessung Bündeltransport HIL-Testautomatisierung mit 5
mit Lichtschranken Clk Trigger PSD 4 PSD 3 PSD 2 PSD 1... PS18 200μs 1. 2. 3. 4. 5. 6. t HIL-Testautomatisierung mit 6
Einzelnotentransport - Anforderungen mit Darstellung einer Sequenz von Lichtschrankensignalen je Note Die Sensorflanken müssen taktgenau ( 200 μs ) konfiguriert werden können Triggersignal als Start jeder Notensequenz Zeitpunkte der Trigger sind voneinander unabhängig und nicht im Vorfeld bestimmbar Zu einem Zeitpunkt x können sich bis zu sechs Noten im Transport befinden HIL-Testautomatisierung mit 7
mit Gründe, die für einen mit LabVIEW-FPGA gesprochen haben Performance Ausreichend Verarbeitungsgeschwindigkeit, um auf schnelle Ereignisse (Takt) ohne Informationsverlust reagieren zu können Parallele Verarbeitung zwei Tasks laufen physikalisch parallel Flexibilität FPGA ist freiprogrammierbar Jeder Port kann als Input, Output oder Trigger genutzt werden Ausreichende Anzahl von IO-Ports, daher keine Portreplikation notwendig Einbindung in die Entwicklungsumgebung HIL-Testautomatisierung mit 8
mit PC Windows LabVIEW-Testanwendung VISA USB Hardware: CMD-Controler Adapter-Hardware PCI-7813R HIL-Testautomatisierung mit 9
mit Problem: Datentransfer zwischen Windows und der FGPA-Umgebung Windows ist nicht echtzeitfähig Anzahl der DMA-Fifos ist beschränkt auf vier Eingeschränkter Speicherplatz zum Puffern Idee: parametriesierbarer Idealablauf plus Möglichkeit zum Überschreiben von Eigenschaften Implementierung Idealablaufs Parameter: Lichtschrankenpositionen und Notenlänge Überschreibbare Eigenschaften der Notenobjekte ( Bei Notenobjekt Nr. n soll ein Stau unter Lichtschranke X auftreten ) HIL-Testautomatisierung mit 10
State Chart zur implementierten Lösung mit Init Auf Taktflanke warten Daten lesen Auf Triggerbedingung prüfen Stop Notenobjekt erzeugen Position der Notenobjekte erhöhen Auf Event-Position prüfen Daten schreiben HIL-Testautomatisierung mit 11
Weitere Erfahrungswerte mit Rahmenbedingungen, die man beachten muss, wenn man die FPGA-Technologie einsätzen will. Schlechte Möglichkeiten zum Debuggen Lange Kompilierungszeiten Verlust des Kontaktes zur Physik Datentypen Programmstrukturen Operationen Es ist sehr schwer abzuschätzen, wie umfangreich eine Applikation sein darf, um sie für ein bestimmtes FPGA kompilieren zu können HIL-Testautomatisierung mit 12
Schluss Danke für ihre Aufmerksamkeit HIL-Testautomatisierung mit 13