E Q 1 Q 0 D 1 D X X X X

Ähnliche Dokumente
Übungen zur Vorlesung Technische Informatik I, SS 2001 Strey / Guenkova-Luy / Prager Übungsblatt 2 Sequentielle Logik. Aufgabe 1:

Ein ROM soll aus mehreren ROMs (vgl. Abbildung rechts: Enable-Leitung EN, Adressleitungen ADDR, Datenleitungen DATA) aufgebaut werden.

Grundlagen der Digitaltechnik GD. Aufgaben und Musterlösungen

Multiplexer und Schieberegister

Integrierte Schaltungen

Aufgabe 1 Minimieren Sie mit den Gesetzen der Booleschen Algebra 1.1 f a ab ab 1 = + + Aufgabe 2. Aufgabe 3

Musterlösungen. zu den Übungsaufgaben vom

Laborübung 2. Teil 1: Latches, Flipflops, Counter. Abbildung 1: Schaltkreis eines Gated D-Latch

Laborübung 4. Zustandsautomaten (Finite State Machines)

5.2 Endliche Automaten

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden.

Musterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller

Grundlagen der Technischen Informatik / Digitaltechnik (GTI/DT)

HARDWARE-PRAKTIKUM. Versuch L-1. Schaltnetze. Fachbereich Informatik. Universität Kaiserslautern

Teil IV. Schaltwerke

Einführung in Computer Microsystems Sommersemester Vorlesung Dr.-Ing. Wolfgang Heenes

Einführung in die Digitaltechnik

Hochschule Emden / Leer. Ausarbeitung. Speicherung digitaler Signale

Versuchsreihe 7. Registerfile. Registerfile + Programmzähler. HaPra Versuchsreihe 7 - Registerfile + Programmzähler. 32 Register à 32 Bit

6. Aufgabenblatt mit Lösungsvorschlag

9 Multiplexer und Code-Umsetzer

Arbeitsblatt Logische Verknüpfungen Schaltnetzsynthese

a) Wie viele ROM-Bausteine benötigen Sie für den Aufbau des 64x16 ROMs? c) Wie viele Bytes Daten können im 64x16 ROM insgesamt gespeichert werden?

WS 2012/13 Klausur zur Digitaltechnik. Donnerstag,

DuE-Tutorien 4 und 6. Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery. WOCHE 11 AM

Digitalelektronik - Inhalt

Grundlagen der Digitaltechnik GD. Aufgaben und Musterlösungen

Teil 1: Digitale Logik

Einführung in die technische Informatik

Versuch 3: Sequenzielle Logik

Praktikum Grundlagen der Elektronik

Darstellung von negativen binären Zahlen

Bericht Übung 5.5 Ampelsteuerung und Steuerung einer 7-Segment-Anzeige Teilnehmer: Natalia Springer, Tong Cha Datum:

Grundlagen der Technische Informatik / Digitaltechnik (GTI/DT)

DuE-Tutorien 16 und 17

Synthese digitaler Schaltungen Aufgabensammlung

Grundlagen der Digitaltechnik GD. Aufgaben

15 Einführung in den Entwurf von Zustandsautomaten

Teil 1: Digitale Logik

Lösungsvorschlag 2. Übung Technische Grundlagen der Informatik II Sommersemester 2009

Versuch D3: Busse, Speicher und Ampelsteuerung mit Speicher

13. Vorlesung. Logix Klausuranmeldung nicht vergessen! Übungsblatt 3 Logikschaltungen. Multiplexer Demultiplexer Addierer.

, 2014W Übungsgruppen: Mo., Mi.,

3-BIT VOLLADDIERER MIT EINZELNEM EINGABE-DATENBUS

Aufgabe 4 Nennen Sie wenigstens 3 Programmierverfahren für programmierbare Logik.

Durch das Borgen steht an der Zehner-Stelle jetzt nur noch eine 1 statt einer 2

GTI Bonus VHDL - EXTRA

Kapitel 4. Versuch 415 T-Flipflop

Klausur-Nachbesprechung

Durch das Borgen steht an der Zehner-Stelle jetzt nur noch eine 1 statt einer 2

Getaktete Schaltungen

Versuch 5: Melodie-Player

Lösung Versuch Nr. 4

Semestralklausur Einführung in Computer Microsystems

Zeitabhängige binäre Schaltungen. Prof. Metzler

9. Kombinatorische Schaltungen

Tutorium: Einführung in die technische Informatik

Übungen zu Informatik 1

Grundlagen der Informatik 2. Grundlagen der Digitaltechnik. 5. Digitale Speicherbausteine

Outline Automaten FSM Synthesis FSM in VHDL FSM auf FPGA. State Machines. Marc Reichenbach und Michael Schmidt

2.2 Register-Transfer-Synthese

Digitaltechnik II SS 2007

Aufgabe 3.1 Schaltalgebra - Schaltnetze

Schaltwerke Schaltwerk

Zeitabhängige binäre Schaltungen. Prof. Metzler 1

Getaktete Schaltungen

Protokoll zum Versuch Flip-Flop

ARBEITSBLATT ZU SCHALTUNGEN (I)

Grundlagen der Technischen Informatik. 13. Übung

2 Vervollständige die Wahrheitstabellen.

3.1 Schaltwerke als Reihenschaltung von Flipflops

Eingebettete Systeme

Grundstruktur von Schaltwerken

5. Aufgabenkomplex. Übung und Seminar zur Vorlesung. Grundlagen der Technischen Informatik 2

Logische Bausteine. Addierwerke. Grundlagen der Rechnerarchitektur Logik und Arithmetik 48

Logik mit Gedächtnis : Sequentielle Logik

N Bit binäre Zahlen (signed)

Kapitel 2. Elementare Schaltwerke. 2.1 RS-Flipflop

Abb. 1. Abb. 1L. Abb. 2 ÜBUNGEN SEQUENTIELLE SCHALTUNGEN WS 10/11 1

Technische Grundlagen der Informatik

Digitallabor Aufgabe 5.4 Lauflicht

19 Kombinatorische Standardschaltungen

Drücken Sie (später) bei Speichere Änderungen in der Bibliothek default? auf Nein.

F Programmierbare Logikbausteine

Rechnerorganisation. (10,11) Informationskodierung (12,13,14) TECHNISCHE UNIVERSITÄT ILMENAU. IHS, H.- D. Wuttke 08

Elektronikpraktikum SS Serie J. Pochodzalla und W. Lauth mit Assistenten

Formelsammlung. Wahrscheinlichkeit und Information

Prozessorarchitektur. Kapitel 1 - Wiederholung. M. Schölzel

GAL 16V8. 4. Laboreinheit - Hardwarepraktikum SS 2002 VCC / +5V. Eingang / Clock. 8 konfigurierbare Ausgangszellen. 8 Eingänge GND / 0V.

VHDL Synthese. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2009/2010

Grundlagen der Rechnerarchitektur

Für den Aufbau von Synchronzählern verwendet man fast ausschließlich JK-Flipflops.

I. Ziel der Versuche Verständnis für Entwurf und Funktionsweise digitaler Schaltungen.

Electronic Design Automation (EDA) Register-Transfer-Synthese

Tietze, Schenk: Halbleiterschaltungstechnik (Kap. 10) Keller / Paul: Hardwaredesign (Kap. 5) L. Borucki: Digitaltechnik (Kap.

TECHNISCHE UNIVERSITÄT CHEMNITZ FAKULTÄT FÜR INFORMATIK

Digitaltechnik Übungsaufgaben. Sequentielle Schaltungen Mit Musterlösungen

Transkript:

Musterlösung Übung 9 Aufgabe 1 a) Wahrheitstabelle: E Q 1 Q 0 D 1 D 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 X X 1 0 0 0 0 1 0 1 0 0 1 1 0 0 1 1 1 1 X X Bei diesem Automaten handelt es sich um einen Moore-Automaten. Dies ist daraus ersichtlich, dass der Ausgang S nur von den Zuständen, nicht aber vom Eingang E abhängig ist. b) S = Q 0 c) Der Automat erzeugt einen Impuls am Ausgang bei jeder steigenden Flanke des Eingangssignales: Flankendetektor. d) Karnaughdiagramme: Q1/Q0 E 0/0 0/1 1/1 1/0 0 1 1 1 1 Q1/Q0 E 0/0 0/1 1/1 1/0 0 0 0 1 0 1 0 0 1 0 1 0 0 1 1 D1 D0 Aus den Karnaughdiagrammen kann herausgelesen werden, dass der unbenutzte Zustand in sich selber übergeht unabhängig vom Eingangssignal E. e) Nein, es ist nicht möglich. Der Automat A erzeugt eine 1 am Ausgang nur dann, wenn er im Zustand Z1 ist. In allen Folgezuständen dieses Zustandes Z1 ist der Ausgang immer 0. Somit kann S nicht während zwei sich folgenden aktiven Taktflanken 1 sein. Damit können im Zustandsdiagramm für den Automaten B gewisse Übergänge weggelassen werden und in den entsprechenden Zeilen der Wahrheitstabelle don t cares eingesetzt werden. (Achtung: der Automat darf nicht in einen unbenutzten Zustand gelangen!) Automaten 1 Musterlösung 9

f) Zeitdiagramm: Clk E S A g) Der Automat kann maximal vier Zustände haben. h) Zustandsdiagramm: i) Zustandskodierung: Wahrheitstabelle für den Automaten: Q 1 Q 0 Z0 0 0 Z1 0 1 Z2 1 0 Z3 1 1 T Q 1 Q 0 D 1 D 0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 1 1 0 1 X X 1 1 0 1 1 1 1 1 X X Die vereinfachten logischen Gleichungen lauten (mittels Karnaugh): D 1 = Q 0 +T Q 1 D 0 = T Automaten 2 Musterlösung 9

j) Wahrheitstabelle für den Ausgang: Q 1 Q 0 A 0 0 0 0 1 0 1 0 0 1 1 1 Die logische Gleichung lautet: A = Q 1 Q 0 Aufgabe 2 a) Es handelt sich in diesem Fall um einen Moore-Automaten. Der Ausgang (Anzeige) ist nur vom Zustandsregister abhängig. b) Die Maschine muss mindestens sieben Zustände annehmen können. Für jede mögliche Anzahl von auf dem Tisch verbliebenen Zündhölzern einen Zustand (1... 7 Zündhölzer). In diesem Fall wird nach dem Wegnehmen des letzten Zündholzes direkt wieder in den Startzustand (sieben Zündhölzer) gesprungen. Eine zweite Möglichkeit wäre das Hinzufügen eines achten Zustandes. Er zeigt an, wenn keine Zündhölzer mehr vorhanden sind. Von diesem Zustand könnte dann durch Drücken einer beliebigen Taste wieder in den Starzustand gesprungen werden. Für beide Fälle sind drei Flipflops ausreichend: 2 3 = 8. c) Es gibt vier Tasten, die gedrückt werden können. Um diese vier Möglichkeiten zu kodieren würden zwei Leitungen ausreichen. In Wirklichkeit gibt es aber noch eine fünfte Möglichkeit: keine Taste gedrückt. Für den Automaten ist es wichtig, auch diese Eingangsvariante zu kennen, damit er sie von den anderen unterscheiden kann. Somit sind für die Verbindung zwischen Eingangscodierung und Automat drei Leitungen notwendig. (2 n 5 n = 3) Eine mögliche Wahrheitstabelle für die Eingangscodierung: Tastatureingang Ausgang der Eingangscodierung 3 2 1 M E2 E1 E0 0 0 0 0 0 0 0 Taste M gedrückt 0 0 0 1 1 1 1 Taste 1 gedrückt 0 0 1 0 0 0 1 0 0 1 1 0 0 0 Taste 2 gedrückt 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 1 1 0 0 0 0 0 1 1 1 0 0 0 Taste 3 gedrückt 1 0 0 0 0 1 1 1 0 0 1 0 0 0 1 0 1 0 0 0 0 1 0 1 1 0 0 0 1 1 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 0 0 0 0 1 1 1 1 0 0 0 Automaten 3 Musterlösung 9

d) Zustandsdiagramm des Automaten: Eingänge E2, E1, E0 Ausgänge Q2, Q1, Q0 Spielbeginn 000 000 000 000 001 001 110 101 100 7 6 5 4 001 001 0 001 1 2 3 000 001 000 000 000 000 In der Musterlösung wurde die Variante mit acht Zuständen aufgezeichnet. Der Zustand Q2, Q1, Q0 des Registers ist gleichzeitig der Ausgang der Schaltung. Beachte: Ein Spielzug der Maschine ist nur aus Zuständen möglich, die durch einen Zug des Spielers entstanden sind. Analoges gilt für den Spieler: Ein Spielzug des Spielers ist nur aus Zuständen möglich, die durch einen Zug der Maschine entstanden sind (faires Spielen vorausgesetzt). Die Zustände, die auf dem Gewinnpfad liegen, sind schraffiert dargestellt. e) Für die Folgezustandstabelle der kombinatorischen Schaltungen gibt es insgesamt sechs Eingangsvariablen: drei Eingangsleitungen von der Tastatur und drei Rückführungen vom Register. Die Folgezustandstabelle hat also insgesamt 2 6 = 64 Zeilen. Diejenigen Zustände, die den Automaten aus den Zuständen 4 und 7 wegführen sind in der folgenden Tabelle dargestellt: E2 E1 E0 Q2 n Q1 n Q0 n Q2 n+1 Q1 n+1 Q0 n+1 Zustand 4 0 0 0 1 0 0 1 0 0 Zustand 4 1 1 1 1 0 0 0 0 1 Zustand 4 0 0 1 1 0 0 0 1 1 Zustand 4 0 1 0 1 0 0 0 1 0 Zustand 4 0 1 1 1 0 0 0 0 1 Zustand 7 0 0 0 1 1 1 1 1 1 Zustand 7 0 0 1 1 1 1 1 1 0 Zustand 7 0 1 0 1 1 1 1 0 1 Zustand 7 0 1 1 1 1 1 1 0 0 Bemerkung: Durch Einfügen von zusätzlichen Zuständen wäre es möglich, den Spielverlauf zu kontrollieren: Es könnte sichergestellt werden, dass immer nur ein Zug pro Spieler gemacht werden kann. Automaten 4 Musterlösung 9

Aufgabe 3 a) Am Ausgang soll erst nach 3 aktiven Flanken, bei welchen der Eingang logisch 0 ist, ein 0 erscheinen. Man benötigt daher einen Zähler, der die aktiven Flanken zählt. Dieser wird jeweils wieder durch eine 1 am Eingang E zurückgesetzt. Treten mehr als 3 Flanken auf, während der Eingang E logisch 0 ist, bleibt der Zähler auf seinem Wert stehen. Clock E A 1 2 1 1 2 3 4 4 1 1 2 3 1 1 1 Somit werden 4 Zustände benötigt, welche 2 Flip-Flops erfordern. b) Zustandsdiagramm: E=1 Z 1 A=1 E=0 E=1 Z 2 A=1 E=1 E=1 E=0 E=0 Z 4 A=0 E=0 Z 3 A=1 c) Um die kombinatorische Schaltung zu entwerfen, müssen die einzelnen Zustände zunächst kodiert werden. In der Wahl der Kodierung ist man an sich frei, jedoch empfiehlt es sich, die Zustände möglichst so zu kodieren, dass der Ausgang (in unserem Fall A) durch eine einfache logische Bit-Verknüpfung der Zustandskodierung realisiert werden kann. Also etwa: A = Q 1 Q 0 Als Folgezustandstabelle ergibt sich somit: Zustand Q 1 Q 0 A 1 0 0 1 2 0 1 1 3 1 0 1 4 1 1 0 Automaten 5 Musterlösung 9

aktueller Zustand E Zustandsübergang Folgezustand Q 1 Q 0 /A D 1 D 0 1 00/1 0 1 2 01 1 1 1 00 2 01/1 0 2 3 10 1 2 1 00 3 10/1 0 3 4 11 1 3 1 00 4 11/0 0 4 4 11 1 4 1 00 Die Karnaughtafeln für die Eingänge der Flipflops werden zu: Q1/Q0 E 0/0 0/1 1/1 1/0 0 0 1 1 1 Q1/Q0 E 0/0 0/1 1/1 1/0 0 1 0 1 1 1 0 0 0 0 1 0 0 0 0 D 1 = E (Q 0 +Q 1 ) = E Q 0 Q 1 D 0 = E (Q 0 +Q 1 ) = E Q 0 Q 1 und A ist: A = Q 1 Q 0 d) Als Schaltung erhält man: D1 Q1 Q1 E A D0 Q0 Clock Q0 e) Zustandsdiagramm für Mealy-Automat: Die Zustände 3 und 4 konnten zu einem Zustand zusammengefasst werden. Automaten 6 Musterlösung 9

/ Aufgabe 4 a) Funktionswerte der Cosinus-Funktion an den Stützstellen: x i cos(x i ) Sign/Mag 2-er Komplement 0 1 1.000 0000 01.00 0000 π/8 0.9239 0. 0 00.11 1 π/4 0.7071 0.101 1 00.10 1101 3π/8 0.3827 0. 0001 00.01 1000 π/2 0 0.000 0000 00.00 0000 5π/8-0.3827-0. 0001 11.10 1000 3π/4-0.7071-0.101 1 11.01 0 7π/8-0.9239-0. 0 11.00 1 b) In dem ROM sollen 8 Funktionswerte mit 8 Bit abgelegt werden. Das ROM muss somit eine Gesamtkapazität von 64 Bit aufweisen. Zur Adressierung der 8 Funktionswerte sind 3 Adressleitungen erforderlich. c) Speicheraufbau und Organisation des zu realisierenden ROMs d) Entwurf des X-Adress-Dekoders als kombinatorische Logik. Da in diesem speziellen Fall kein Y-Adress-Dekoder erforderlich ist, muss lediglich der X- Adress-Dekoder entworfen werden. Der X-Adress-Dekoder hat die Aufgabe, je nach Zustand der angelegten Adress-Signale A i genau eine horizontale Leitung zu aktivieren. Somit ergibt sich für den X-Adress-Dekoder die folgende Wertetabelle: Automaten 7 Musterlösung 9

A 0 A 1 A 2 X-Adress-Dekoder D 7 D 6 D 5 D 4 D 3 D 2 D 1 D 0 Transistor fehlt -> Datenleitung logisch "1" Transistor vorhanden -> Datenleitung logisch "0" A 2 A 1 A 0 Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1 Wie aus der Wertetabelle zu entnehmen ist, ist pro Ausgangsvariable Y i nur eine Eins vorhanden. Es kann (muss) daher keine Minimierung nach Karnaugh durchgeführt werden. Die zugehörige Schaltung ist daher folgendermassen zu realisieren: e) Wie kann durch eine einfache Massnahme, ohne zusätzliche Bits, die erreichbare Genauigkeit zur Darstellung der Funktionswerte erhöht werden? Bedingt durch die Tatsache, dass der Funktionswert cos(0)=1 als einziger positiver Funktionswert in der binären Darstellung eine Eins als ganzzahligen Anteil vor dem Komma erfordert, wurde, um die Unterscheidung zwischen positiven und negativen Funktionswerten zu ermöglichen, die Erweiterung des ganzzahligen Anteils auf zwei Stellen vor dem Komma erforderlich. Da aber insg. nur 8 bit für die gesamte Darstellung zur Verfügung stehen, musste mit der Ausweitung des ganzzahligen Anteils auf zwei Stellen auf die letzte Stelle nach dem Komma verzichtet werden. Hierdurch ergibt sich eine verminderte Genauigkeit in der Zahlendarstellung. Da der Funktionswert cos(0) als einziger (positiver) Wert eine Eins links vor dem Komma aufweist, kann durch eine etwas ungenauere Darstellung dieses Wertes als cos(0) = 0,1 2... auf eine Erweiterung des Ganzzahlanteils auf zwei Stellen vor dem Komma verzichtet werden. Hierdurch ergibt sich dann im Vergleich zur ersten Darstellungsvariante (Aufgabenteil a) ) über alle Funktionswerte betrachtet eine höhere Genauigkeit in der binären Darstellung. f) Realisierung des ROM s mit insg. 4 externen Datenausgängen: Um eine Reduzierung der 8 ROM-Datenausgangsleitungen auf die 4 Datenausgänge D 3, D 2, D 1 und D 0 zu ermöglichen, müssen 2:1 Multiplexer verwendet werden. In der obigen Dar- Automaten 8 Musterlösung 9

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 x i cos(x i ) 2-er Komplement 0 1 0. 1 π/8 0.9239 0. 0 π/4 0.7071 0.101 1 3π/8 0.3827 0. 0001 π/2 0 0.000 0000 5π/8-0.3827 1.100 1 3π/4-0.7071 1. 1 7π/8-0.9239 1.000 1 stellung können durch durch das zur Ansteuerung der Multiplexer verwendete EVEN/ODD- Signal jeweils die an den geraden resp. ungeraden Bitpositionen befindlichen ROM-Datenausgänge auf die 4 externen Datenleitungen geführt werden. Automaten 9 Musterlösung 9

A 0 A 1 A 2 X-Adress-Dekoder EVEN/ODD D 3 D 2 D 1 D 0 g) ROM mit nur insgesamt 6 Datenleitungen für Ein- und Ausgabesignale: A 0 A 1 A 2 Latch X-Adress-Dekoder EVEN/ODD IN/OUT D 3 D 2 D 1 D 0 Um eine weitere Reduzierung der externen Anschlusspins zu erzielen, muss eine gemeinsame Nutzung von Anschlusspins für Datenein- und ausgänge realisiert werden. In der o. a. Abbildung werden 4 Anschlusspins sowohl für die Eingangsadress-Signale A 0, A 1 und A 2 wie auch für die gemultiplexten Ausgangsdaten D 0, D 1, D 2 und D 3 verwendet. Um eine elektrische Trennung zwischen Ein- und Ausgangsdaten zu realisieren, können die aus Automaten 10 Musterlösung 9

den Datenmultiplexern herausgeführten Daten mittels Tri-State-Buffern von den externen Anschlusspins abgetrennt werden. Das vor dem X-Adress-Dekoder zusätzlich eingebrachte Latch verhindert, dass nach dem Umschalten der externen Datenpins vom Eingabe- in den Ausgabebetriebsmodus (Signal IN/OUT) die jetzt auf den Datenpins anliegenden Datensignale vom X-Adressdekoder als Adress-Signale interpretiert werden. Das in dieser Form realisierte ROM könnte z.b. in dem nachstehend dargestelltem Gehäuse mit nur 6 Daten- /steuerpins untergebracht werden. A 0 / D 0 A 1 / D 1 A 2 / D 2 D 3 IN / OUT EVEN / ODD Die in der obigen Abbildung dargestelle Realisierung erfordert ein exaktes Timing in der externen Schaltungsumgebung, um eine Verletzung der Hold-Zeit-Bedingung des implementierten Latches zu verhindern. Eine Lösungsmöglichkeit zur Verringerung dieser starken Restriktionen bezgl. des Timings ist die Implementierung einer Verzögerungsstufe vor den Enable- Eingängen der Tri-State-Buffer, so dass das externe Bus-System länger die Adress-Signale an den 4-Datenpins angelegt lassen und damit die Hold-Zeit des Latches sicher erfüllen kann. Eine weitere, hier nicht dargestellte Lösungsmöglichkeit zur Realisierung eines ROM-Bausteins mit insg. nur 6 Daten- /steuerpins ist die Verwendung eines Schieberegisters zur Datenausgabe. Bei dieser Lösungsvariante werden die 8 Ausgangsleitungen des ROM s nicht gemultiplext sondern in ein 8bit-Schieberegister eingegeben. Die Daten des Schieberegisters können dann sequentiell über einen Daten-Pin ausgegeben werden. Neben diesem Datenausgabe-Pin sind noch ein Clock-Signal sowie ein Signal zur Uebernahme der Daten aus dem ROM für das Schieberegister erforderlich. Insgesamt müssen also auch bei dieser Lösungsvariante nur 6 Daten- /steuerpins implementiert werden. Automaten 11 Musterlösung 9