Rechner- organisa-on. 1 Einleitung. Karl C. Posch.

Transkript

1 Rechner- Technische Universität Graz Ins-tut für Angewandte Informa-onsverarbeitung und Kommunika-onstechnologie organisa-on 1 Einleitung Karl C. Posch Karl.Posch@iaik.tugraz.at

2 co1.ro_2012.

3 InformaCon InformaCk» Speicherung» Transport» Verarbeitung

4 InformaCon ist der Urstoff der Welt Anton Zeilinger

5 Darstellung von InformaCon 0 1

6 Darstellung von InformaCon 0 1

7 Darstellung von InformaCon

8 Darstellung von InformaCon

9 Bit Byte 4 Gigabyte RAM 16 Gigabyte USB- SCck 2 Terabyte Harddisk

10 2 Terabyte Harddisk Kilo Tausend 10 3 Mega Million 10 6 Giga Milliarde 10 9 Tera Billion Peta Billiarde Exa Trillion h]p:// thousand million billion trillion Amerikanisches Englisch

11 Dateien, Daten, Programme Daten Bildschirm CPU Programm Maus Speichern Verarbeiten Transport Tastatur Eingabe- und Ausgabegeräte

12 Speicherhierarchie Klein, sehr schnell CPU- Register (und Cache- Speicher) Etwas größer, aber langsamer Hauptspeicher Noch größer, noch langsamer Harddisk Riesengroß, doch sehr langsam DVDs, Informa-on im Internet

13 CPU Central Processing Unit Zentrale Verarbeitungseinheit Prozessor Hauptprozessor Ko- Prozessoren

14 Programm Maschinenprogramm wird im Prozessor ausgeführt Maschinenprogramm besteht aus Maschinenbefehlen Maschinenbefehl besteht aus Bits

15 AutomaCsche Übersetzung #include <stdlib.h> #include <stdio.h> int main() { prinh( Hello world\n ); return (0); } Compiler Quellcode Maschinen- programm

16 AutomaCsche Übersetzung #include <stdlib.h> #include <stdio.h> int main() { prinh( Hello world\n ); return (0); } Quellcode Maschinen- programm

17 AutomaCsche Übersetzung Quellcode Maschinen- programm

18 Aspekte Wie funk-oniert die automacsierte Verarbeitung von InformaCon? Wie strukturiert man typischerweise Maschinen, welche die InformaCon verarbeiten unter Berücksich-gung von Kosten Zeitaufwand Größe

19 Das Metakonzept: Endlicher Automat Finite State Machine

20 Wie geht es weiter? Speicher Alltag einer CPU: Der Fetch/Execute- Algorithmus Modell einer einfachen CPU Die Arbeit einer Ingenieurin: Die Entwicklung von Modellen

21 InformaCon speichern verarbeiten transporceren

22 InformaCon speichern verarbeiten transporceren

23 RAM: Schreib- Lese- Speicher Random Access Memory = Speicher mit wahlfreiem Zugriff

24 Begriffe: Lesen eines Speicherwortes Lesen

25 Begriffe: Schreiben eines Speicherwortes Schreiben Lesen

26 Begriffe: Speicherwort Schreiben Speicherwort Lesen

27 Begriffe: Adresse Adresse: 00: 01: 02: 03: 04: 05: 06: 07: 08: 09: 10: 11: 12: 13: 14: 15:

28 Begriffe: Indizes der Bits Adresse: 00: 01: 02: 03: 04: 05: 06: 07: 08: 09: 10: 11: 12: 13: 14: 15: Bit 15 Bit 0

29 Der Spielzeug- Hauptspeicher 16 Dateneingang 0x00: 0x01: 256 Speicherstellen zu je 16 Bit Adress- eingang x 16 Adressen 0 bis 255 write In hexadezimaler Schreibweise: Adressen 0x00 bis 0xFF 0xFF: 16 Datenausgang

30 Der Spielzeug- Hauptspeicher 16 Dateneingang 0x00: 0x01: 256 Speicherstellen zu je 16 Bit Adress- eingang x 16 Adressen 0 bis 255 write = 0 In hexadezimaler Schreibweise: 16 Adressen 0x00 bis 0xFF 0xFF: Datenausgang

31 Der Spielzeug- Hauptspeicher 0x00: 0x01: Dateneingang 256 Speicherstellen zu je 16 Bit Adress- eingang 8 Adressen 0 bis 255 write = 1 In hexadezimaler Schreibweise: Adressen 0x00 bis 0xFF 0xFF: Datenausgang

32 InformaCon speichern verarbeiten transpor-eren

33 Alltag einer CPU: Fetch/Execute CPU führt ein Maschinenprogramm aus. besteht aus Maschinenbefehlen (auch: - Anweisungen, - InstrukConen)

34 Alltag einer CPU: Fetch/Execute CPU führt Maschinenbefehle aus. Ausführen? - Fetch next instruccon - Decode instruccon - Execute instruccon

35 Alltag einer CPU: Fetch/Execute Typische Befehle: TransporCere ein Datum von da nach dort Addiere zwei Daten Springe im Programm an eine andere Stelle - Fetch next instruccon - Decode instruccon - Execute instruccon

36 Beispiel: Eine Spielzeug- CPU Daten- eingang R0: R1: R2: R3: R4: Adresse 0x00: 0x01: Speicher mit 256 x 16 Bit für RD: RE: RF: write 0xFF: Maschinen- programm und Daten Daten- ausgang

37 Load R4, 0x35: Daten- eingang R0: R1: R2: R3: R4: 0x35 0x00: 0x01: 0x35: RD: RE: RF: write = 0 0xFF: Daten- ausgang

38 Load R4, 0x35: Hexadezimal- darstellung: Register- transfer- darstellung: Assembler- darstellung: 0x8435 R[4] ß mem[35] ld R4, 0x35

39 STORE Bitmuster: Hexadezimal- darstellung: Register- transfer- darstellung: Assembler- darstellung: 0x950B mem[0b] ß R[5] st R5, 0x0B

40 Add: R[3] ß R[1] + R[2] R0: R1: R2: R3: R4: Addierer 0x0B 0x00: 0x01: 0x0B: Daten- eingang RD: RE: RF: write = 0 0xFF: Daten- ausgang

41 ADD Bitmuster: Hexadezimal- darstellung: Register- transfer- darstellung: Assembler- darstellung: 0x1312 R[3] ß R[1] + R[2] add R3, R1, R2

42 Ein einfaches Programm DW 7 0x00: 0x0007 DW 12 0x01: 0x000C DW 0 0x02: 0x0000 ld R1, 0 R[1] ß mem[0] 0x10: 0x8100 ld R2, 1 R[2] ß mem[1] 0x11: 0x8201 add R3, R1, R2 R[3] ß R[1]+R[2] 0x12: 0x1312 st R3, 2 mem[2] ß R[3] 0x13: 0x9302 hlt 0x14: 0x0000

43 Ein einfaches Programm DW x00: 0x0007 DW x01: 0x000C DW x02: 0x0000 ld R1, x10: 0x8100 ld R2, x11: 0x8201 add R3, R1, R x12: 0x1312 st R3, x13: 0x9302 hlt x14: 0x0000

44 Ein einfaches Programm DW 7 DW 12 DW 0 0x00: 0x01: 0x02: 0x0007 0x000C 0x0000 ld R1, 0 ld R2, 1 add R3, R1, R2 st R3, 2 hlt 0x10: 0x11: 0x12: 0x13: 0x14: 0x8100 0x8201 0x1312 0x9302 0x0000

45 Nach der Ausführung des Programms DW 7 DW 12 DW 0 Ergebnis der AddiCon ist 19 0x00: 0x01: 0x02: 0x0007 0x000C 0x0013 ld R1, 0 0x10: 0x8100 ld R2, 1 0x11: 0x8201 add R3, R1, R2 0x12: 0x1312 st R3, 2 0x13: 0x9302 hlt 0x14: 0x0000

46 Programmzähler (PC) R0: R1: R2: R3: R4: RD: RE: RF: Addierer PC: 0x10 Adresse write = 0 0x00: 0x01: 0x02: 0x10: 0x11: 0x12: 0x13: 0x14: 0xFF: 0x0007 0x000C 0x0000 0x8100 0x8201 0x1312 0x9302 0x0000 Daten- eingang Daten- ausgang erster Befehl

47 Programmzähler (PC) R0: R1: R2: R3: R4: RD: RE: RF: Addierer PC: 0x10 0x10 write = 0 0x00: 0x01: 0x02: 0x10: 0x11: 0x12: 0x13: 0x14: 0xFF: 0x0007 0x000C 0x0000 0x8100 0x8201 0x1312 0x9302 0x0000 Daten- eingang Daten- ausgang erster Befehl

48 Hole InstrukCon R0: R1: R2: R3: R4: RD: RE: RF: Addierer PC: IR: 0x11 0x8100 0x11 write = 0 0x00: 0x01: 0x02: 0x10: 0x11: 0x12: 0x13: 0x14: 0xFF: 0x0007 0x000C 0x0000 0x8100 0x7201 0x1312 0x8302 0x0000 Daten- eingang Daten- ausgang

49 Modell des Spielzeug- Computers Modellierung: wesentliche Arbeit des Ingenieurs Von der Aufgabenstellung zur Lösung Bisher: Beschreibung mit natürlicher Sprache Besser: formale Beschreibungssprache Erstes Beispiel: Programmiersprache C Später: Hardwareentwurfssprache Verilog

50 int mem[256]; int PC = 0x10; int IR; int R[16]; int op, d, s, t; // alias names for bit fields in IR int main() { init_mem(); while(1) { } } // Fetch: IR = mem[pc]; PC++; op = (IR >> 12) & 0xF; d = (IR >> 8) & 0xF; s = (IR >> 4) & 0xF; t = (IR >> 0) & 0xF; // Execute: switch(op) { case 0: show_mem(); return 0; break; case 1: R[d] = R[s] + R[t]; break; case 8: R[d] = mem[ir & 0x00FF]; break; case 9: mem[ir & 0x00FF] = R[d]; break; } void init_mem() { mem[0x00] = 0x0007; } mem[0x01] = 0x000C; mem[0x10] = 0x8100; mem[0x11] = 0x8201; mem[0x12] = 0x1312; mem[0x13] = 0x9302; mem[0x14] = 0x0000;

51 Analyse, Synthese, Entwicklung Analyse: Was steckt drin? Wie geht das? Synthese: Wie erzeuge ich ein (neues) digitales System? Entwicklung: 1. These (= Quell- Code) 2. Experiment (= kompilieren und wenn möglich ausführen) 3. Wenn noch nicht zufrieden, dann zurück zu 1; sonst fercg.

52 Hardware- Entwurf Idee für neues Produkt Aufgabenstellung (SpezifikaCon) erstellen Lösung erarbeiten Modell entwickeln Schaltplan entwerfen Au~rag zur Chip- FerCgung Mikrochip testen Wenn zufrieden: Produkt fercg. Sonst

53 Modelle AbstrakConen des realen technischen Systems SchemaCsche Darstellungen Schaltplan Blockdiagramm ExekuCerbare Modelle C- Modelle Java- Modelle Verilog- Modelle

54 Modelle sind abstrakte Beschreibung eines Systems AbstrakCon: geeignetes Weglassen von Details FunkCon und/oder Struktur Von der SpezifikaCon zur Lösung AutomaCsierbar: Hardware- Synthese

55 Modellierung Entwurfsmethode Modell Hardware- SimulaCon Hardware- Synthese Testergebnis Schaltplan FerCgung Schaltung

56 Zusammenfassung zum Teil 1

57 Zusammenfassung zum Teil 1 schneller, teurer Speicher langsamer, billiger Speicher

58 Zusammenfassung zum Teil 1 Prozessor: schneller, teurer Speicher langsamer, billiger Speicher

59 Zusammenfassung zum Teil 1 Prozessor: Fetch/Execute schneller, teurer Speicher langsamer, billiger Speicher

60 Zusammenfassung zum Teil 1 Prozessor: Fetch/Execute schneller, teurer Speicher langsamer, billiger Speicher Modelle

61 Ausblick. Erste Häl~e 1. Einleitung 2. TOY- Computer 3. AbstrakConsebenen und Modelle 4. Hardware von unten betrachtet 5. FunkConale Modellierung 6. Register- Transfer- Modellierung 7. Modelle auf Logikebene

62 Ausblick: Zweite Häl~e 8. Eingabe/Ausgabe 9. Stack, Call & Return 10. Interrupt 11. KommunikaCon zwischen Maschinen 12. Cache- Speicher 13. Virtueller Speicher 14. Pipelines 15. Zusammenfassung

63 h]p:// /content/teaching/bachelor_courses/ rechnerorganisacon/ Video- Lek-onen Transskript Aufgabenstellung zur Übung Materialien

64 Was du in Teil 1 alles gelernt hast Kilo, Mega, Giga, Tera, Peta und Exa. Speicherhierarchie: Du verstehst, warum man in einem Computer verschieden schnelle Speicher einsetzt. Du kannst die Begriffe CPU, Hauptspeicher, Programmiersprache, Quell- Code, Maschinenprogramm, Compiler zueinander in Beziehung setzen.

65 Was du in Teil 1 alles gelernt hast Du verstehst den Unterschied zwischen FunkCon und Struktur. RAM: Du verstehst die Begriffe Adresse, Datenwort, Lesen, Schreiben. RAM: Du kennst die typische Schni]stelle eines RAMs nach außen. Du kannst erklären, was man damit meint, das eine CPU ein Programm ausführt.

66 Was du in Teil 1 alles gelernt hast Du kennst die wesentlichen Teile des Fetch/ Execute- Algorithmus. Du kannst diesen Algorithmus an Hand einer Spielzeug- CPU im Detail erklären. Du kannst an diesem Beispiel erläutern, wo die Begriffe Speicherung, Verarbeitung und Transport von InformaCon vorkommen.

67 Was du in Teil 1 alles gelernt hast Du kennst die Begriffe Registertransferdarstellung und Assemblersprache und kannst die beiden in Beziehung setzen. Du verstehst die beiden Begriffe Load und Store. Du verstehst, was man mit Befehls- Layout meint.

68 Was du in Teil 1 alles gelernt hast Du kennst den Begriff OperaConscode. Du kennst den Begriff Assembler- DirekCve. Du weißt, wozu man einen Program Counter und ein InstrukConsregister braucht. Du kannst eine Spielzeug- CPU in der Programmiersprache C modellieren.

69 Was du in Teil 1 alles gelernt hast Du verstehst die Begriffe Modell, Modellierung und Modellierungssprache. Du kannst erklären, was Analyse, Synthese, Entwicklung, SimulaCon und Hardware- Synthese in diesem Zusammenhang bedeutet. Du kannst diese Begriffe auch in Zusammenhang bringen.