Modulares System Technische Beschreibung

Transkript

1 Modulares System Technische Beschreibung 1 / 22

2 Inhaltsverzeichnis 1.Einleitung Baugruppen ModSys Mainboard Spannungversorgung Anschlussmöglichkeiten Taktversorgung System Reset Target Board Target Board CPLD Xilinx Coolrunner Target Board FPGA Spartan Adapterboards All Purpose Board (APB) Switch / LED Board (SLB) Testpoints Board (TPB) LCD Board (LCDB) LCD-Display Segment LED Display Breadboard (BRE) Input-Output-Messboard (IOM) Board for extern modules Anhang Caracter Codes / 22

3 1. Einleitung Das Modulare System ist bestimmt zur Verwendung im Labor. Es ist ein Modulsystem bestehend aus einem Hauptboard, ModSys Mainboard genannt, sowie verschiedenen Modulen, die über Steckverbinder verbunden werden. Der gesamte Aufbau ist in einem Modulgehäuse zusammengefasst. Alle Bedienungselemente, Steckverbinder und Messbuchsen, die im Labor benötigt werden, sind von oben zugänglich. Die Spannungversorgung erfolgt über ein externes Netzteil. 2. Baugruppen 2.1. ModSys Mainboard 3 / 22

4 + 5V / 5A Clock Extern Spannungsversorgung Oszillator 100 MHz 5V 1,8 V 3,3 V 3,3 V E/A Spannung 1,8V Kernspannung Taktaufbereitung 10 k 10 k Connector2 SYSCLK Connector3 SYSCLK Connector4 SYSCLK Connector5 SYSCLK ,3V + 5V Con_Target 5 Con_Target 4 Con_Target 3 Con_Target 2 Con_Target 1 SYSCLK1 RESE T CLK Single Step Schalter Frequenzauswahl Frequenzen s. Tabelle 3 Schalter Taktquelle extern / intern / single Clock Messpunkt Position Wahls chalte r 0 Frequenz 100 MHz 1 50 MHz 2 33,3 MHz 3 10 MHz 4 1 MHz khz 6 10 khz 7 1 khz Hz 9 10 Hz A 1 Hz SYSCLK Con_Target 6 Connector1 RESET 6 4 JTAG Blockschaltbild ModSys Mainboard Spannungversorgung Das Mainboard wird über ein externes Netzteil 5V/6A versorgt. Über einen Schiebeschalter lässt sich diese Versorgungsspannung einschalten. Die Spannungen von +3,3V und +1,8V werden mittels Spannungsreglern auf dem Mainboard erzeugt und an den Steckverbindern für die Module bereitgestellt. Zusätzlich wird an Connector5 die Spannung +5V geführt, um Baugruppen wie z.b. Motormodul, Pegelumsetzer Module usw. damit versorgen zu können. 4 / 22

5 Anschlussmöglichkeiten Das Modsys Mainboard besteht aus einer Platine, auf der sich Steckverbinder für 6 Module befinden. Das sind Connector1 bis Connector4, Connector for other modules und Con_Target1 bis Con_Target6. Sie dienen dem Anschluss folgender bisher verfügbarer Module: Targetboards: Anschluss an: Con_Target1 bis Con_Target6 Coolrunner (XC2C256PQG-7) Spartan3E (XC3S500EPQ208) Adapterboards: Anschluss an: Connector1 bis Connector4 und Connector for other modules All Purpose Board (APB) Testpoints Board (TPB) Switch LED Board (SLB) LCD Board (LCDB) Input-Output-Messboard (IOM) Breadboard (BRE) (zur freien Verdrahtung einzelner Bauelemente) Connector for other modules Anschlussmöglichkeit für Adapterboard's des Spartan3-Board's (Motormodul, Pegelumsetzer 5V/3,3V,Codec PCM 3003 Die Connectoren 1 bis 4 sind prinzipiell universell nutzbar. Einschränkung: Werden auf dem All Purpose Board die BNC-Anschlüsse für das Einspeisen oder Ausgeben hochfrequenter Signale benutzt, so lassen sich diese nur am Connector3 verwenden. An den anderen Connectoren sind diese nicht angeschlossen. Der Connector for other modules ist dem Anschluss des Connector for externe Modules und den Adapterboards für Spartan3-Board vorbehalten. Über diese sind das Motormodul und die Pegelumsetzer Module anschließbar. Über die Pegelumsetzer Module sind wiederum die Ampelkreuzung, eine PC-Tastatur und/oder eine PS/2 Maus sowie weitere Baugruppen, die einen +5V TTL Pegel benutzen, kontaktierbar. Somit ist eine breite Palette von Kombinationsmöglichkeiten für Adaptierungen möglich. An den Steckverbindern Con_Target1 bis 6 wird eines der Target-Boards angeschlossen. Werden auf dem All Purpose Board die BNC-Anschlüsse für das Einspeisen oder Ausgeben hochfrequenter Signale benutzt, so lassen sich diese nur am Connector3 verwenden. An den anderen Connectoren sind diese Leitungsverbindungen nicht angeschlossen. 5 / 22

6 Taktversorgung Es gibt drei Modi der Taktversorgung, die über einen Schiebeschalter select source for clock ausgewählt werden. Mode1: extern Das Taktsignal wird über eine BNC-Buchse eingespeist. Diese Leitung ist nicht terminiert, d.h. es ist ein externer Abschlusswiderstand vorzusehen! Der Signalpegel darf 3,3 V nicht überschreiten! Mode2: intern Auf dem Mainboard befindet sich ein 100 MHz Taktgenerator, dessen Frequenz geteilt wird, um verschiedene Taktfrequenzen zur Verfügung zu stellen. Sie lassen sich über einen Drehschalter Select divider for clock-frequency auswählen. Folgende Frequenzen stehen zur Verfügung: 100 MHz, 50 MHz, 33 MHz, 10 MHz, 1 MHz, 100 khz, 10 khz, 1 khz, 100 Hz, 10 Hz, 1 Hz Diese Taktsignale werden im Tastgrad 50% zur Verfügung gestellt. Mode3: single Zur Erzeugung eines einzelnen Taktimpulses dient der Taster mit grüne Kappe clock single-step. Bei jeder Betätigung, d.h. drücken und wieder loslassen, wird ein einzelner Taktimpuls erzeugt. Solange die Taste gedrückt ist, hat das Taktsignal den logischen Zustand High. Welcher der drei Modi ausgewählt ist, ist an der Schalterstellung zu erkennen und wird zusätzlich an der entsprechenden LED angezeigt. Die Steckverbinder Connector1 bis Connector4, Connector for other modules und Con_Target5 haben je eine separate Taktleitung, die von Takttreibern gespeist werden und die gewählte Frequenz bereitstellen. An der 2 mm Messbuchse MP for clock-frequency steht eingestellte Taktfrequenz zu Messzwecken zur Verfügung. Im Muster-UserConstraintFile wird sie als SYSCLK bezeichnet System Reset Zur Erzeugung eines Resetsignals per Hand steht ein Taster (rote Kappe) Reset zur Verfügung. Er ist nicht entprellt und Low-aktiv. Im Muster-UserConstraintFile wird das Signal mit NRESET bezeichnet. 6 / 22

7 2.2. Target Board Target Boards sind Boards, welche mit einem CPLD, FPGA oder einem Microcontroller bestückt sein können. Sie sind die zentralen aktiven Baugruppen im Modularen System. Sie werden auf das Mainboard aufgesteckt. Wegen der vielfältigen Kombinationsmöglichkeiten von Target Boards zu externen Boards wird in diesem Dokument auf die Pinlistings verzichtet. Zur Erzeugung des UserConstrainFiles in Abhängigkeit von der externen Modulbestückung ist die Exel-Datei UCF-Generator for ModSys.xls zu benutzen. Wie das Tabellendokument verwendet wird, ist darin erläutert. Achtung! Um eine Zerstörung von Hardware durch falsch belegte Pin zu vermeiden, ist unbedingt ein User Constraint File (xxx.ucf) vor dem Implementierungs-Schritt in ISE in das Projekt einzubinden Target Board CPLD Xilinx Coolrunner Das Target Board XILINX COOLRUNNER ist bestückt mit dem CPLD Baustein XC2C256PQG-7. Die Verbindungen von Stromversorgung, Programmieranschluss, Taktversorgung und Signalleitungen zum ModSys Mainboard erfolgt über sechs 60-polige Streckverbinder. Die Programmierung des Coolrunner CPLD erfolgt über den JTAG Anschluss auf dem Mainboard. 7 / 22

8 Target Board FPGA Spartan3 Das Target Board Xilinx Spartan3 ist bestückt mit dem FPGA Baustein Xilinx XC3S500EPQ208-5 und einem seriellen EEPROM Xilinx XCF04S-V020. Dieser FPGA-Typ kann bei abgeschalteter Versorgungsspannung die Konfiguration nicht speichern. Um trotzdem einen autonomen Betrieb zu gewährleisten, ist das EEPROM als Konfigurations-Datenspeicher für das FPGA vorgesehen. Über einen Schalter Mode select lässt sich auswählen, ob das FPGA die Konfigurationsdaten vom EEPROM oder direkt von der JTAG-Schnittstelle, die sich auf dem Mainboard befindet, erhält. Eine LED neben dem Auswahlschalter leuchtet, wenn der Modus Load from PROM aktiv ist. Ist dies der Fall, lädt bei jedem Einschalten der Versorgungsspannung das FPGA automatisch die Konfigurationsdaten aus dem EEPROM. Das Ende dieses Konfigurationsvorganges wird durch die leuchtende LED DONE angezeigt. Die Konfigurationszeit beträgt ca. 2-3 Sekunden. Vorsicht! Die Konfigurationsdaten bleiben auch bei abgeschalteter Versorgungsspannung im EEPROM erhalten. Sind zum Zeitpunkt des Einschaltens der Spannungsversorgung andere Adapterboards angeschlossen als vom im EEPROM befindlichen Design vorgesehen, kann das zur Zerstörung des FPGA führen. Deshalb ist das EEPROM vor dem Anschluss von Adapterboards zu löschen oder unbedingt darauf zu achten, dass der Schalter Mode select auf Stellung JTAG steht. FPGA und EEPROM sind über die JTAG-Schnittstelle in einer Daisy Chain verbunden und werden mittels Xilinx impact Tool programmiert. Siehe Anleitung ISE10_1_ModelSim_V1.2.pdf Die Verbindungen von Stromversorgung, Programmieranschluss, Taktversorgung und Signalleitungen zum ModSys Mainboard erfolgen über sechs 60-polige Streckverbinder. Die Kernversorgungsspannung von 1,2 V für den FPGA Baustein wird, um Störungen gering zu halten, mittels Spannungsregler auf dem Target Board selbst erzeugt.. 8 / 22

9 2.3. Adapterboards All Purpose Board (APB) Das All Purpose Board dient zur Eingabe von logischen Signalen per nicht entprellter Schalter, von Signalen mittels entprellter Taster und von hochfrequenten Signalen über Coaxialbuchsen (BNC). Weiterhin dient es zur Anzeige von logischen Zuständen mittels LED. Das Board enthält: 16 Schalter zur Erzeugung der logischen Pegel 1 und 0, incl. 16 grüne LED zur Anzeige der Schalterstellung, leuchtend = logisch rote LED zur Anzeige von logischen Pegeln, leuchtend = logisch 1. 2 entprellte Taster, bei Betätigung wird eine logische 0 erzeugt. 2 BNC-Buchsen zur Einspeisung bzw. Ausgabe von hochfrequenten Signalen. Die Leitungen sind nicht terminiert und sind nur am Connector 3 mit dem Target Board verbunden. Das zur Erzeugung des User-Design-Programmierfiles notwendige User Constraint File wird mit OpenOffice oder auch Exel und mittels der Dateien UCF-Generator for ModSys.odt bzw. UCF-Generator for ModSys.xls erzeugt. 9 / 22

10 Switch / LED Board (SLB) Das Switch / LED Board dient zur Eingabe von logischen Signalen über nicht entprellte Schalter und zur Anzeige von Signalzuständen durch LED. Das Board enthält: 16 Schalter zur Erzeugung der logischen Pegel 1 und 0, incl. 16 grüne LED zur Anzeige der Schalterstellung, leuchtend = logisch rote LED zur Anzeige von logischen Pegeln, leuchtend = logisch 1. Alle genannten Elemente werden über einen Steckverbinder mit dem Mainboard verbunden. Achtung! Die Schalter sind ohne Schutzwiderstand direkt mit 0 V oder 3,3 V verbunden. Das zur Erzeugung des User-Design-Programmierfiles notwendige User Constraint File wird mit OpenOffice oder auch Exel und mittels der Dateien UCF-Generator for ModSys.odt bzw. UCF-Generator for ModSys.xls erzeugt. 10 / 22

11 Testpoints Board (TPB) Das Testpoins Board dient zum Anzeigen statischer Signale und als Messadapter bei niedrigen Frequenzen. Es ist ausgestattet mit 32 Messbuchsen für 2 mm Stecker. Jeder Buchse ist eine LED zugeordnet, die den logischen Pegel anzeigt; leuchtend = logisch 1. Serielle Widerstände von 1kΩ in den Signal-Leitungen schützen das Mainboard vor Zerstörung durch unsachgemäße Benutzung des Testpoints Boardes. Zum Anschluss von Geräten oder Modulen, die für das Board einen Lastwiderstand von < 100 kω generieren, ist es nicht geeignet. Die Signalpegel sind bei hochohmiger Belastung 1 MΩ bis 1 MHz noch im zulässigen Bereich. Das zur Erzeugung des User-Design-Programmierfiles notwendige User Constraint File wird mit OpenOffice oder auch Exel und mittels der Dateien UCF-Generator for ModSys.odt bzw. UCF-Generator for ModSys.xls erzeugt. 11 / 22

12 LCD Board (LCDB) Das LCD Board ist ein reines Anzeigeboard. Es enthält ein zweizeiliges, je 16-stelliges alphanumerisches LCD-Display und eine 4-stellige 7-Segment LED Anzeige LCD-Display Das LCD-Display basiert auf dem LCD-Controller SPLC780A1. Die Ansteuerung des LCD-Controllers erfolgt über einen speziellen Treiber, der in einem auf dem LCD Board befindlichen CPLD implementiert ist. Dieser Treiber ist so konzipiert, dass die anzuzeigenden Daten in einem Handshakebetrieb an den Controller übergeben werden. Dieser organisiert dann den Betrieb der Anzeige. Um die Nutzung nicht unnötig kompliziert zu gestalten, ist bei jeder gewünschten Änderung der Anzeige das Display komplett neu zu beschreiben. D.h. es können gezielt keine einzelnen Stellen im Display geändert werden. Deshalb ist es praktisch, dass der Nutzer den gesamten Displayinhalt in einem Register in seinem Design vorhält. Z = Zeile, S = Stelle Das Beschreiben des Displays erfolgt in der Reihenfolge, wie im obigen Bild dargestellt. 12 / 22

13 Die Initialisierung wird bereits beim Einschalten des Systems durchgeführt und muss vom Benutzer nicht extra berücksichtigt werden. Er muss nur beachten, dass eine Beschreibung des Moduls nach Einschalten der Spannungsversorgung für 760 μs nicht möglich ist, da in dieser Zeit das Modul mit der Initialisierung beschäftigt ist. Der Abschluss der Initialisierung wird mit dem Signal LCDB_READY_LCD (Name im UserConstraintFile) angezeigt. Der Displaycursor steht an der ersten Zeichenstelle in der ersten Zeile. Der LCD-Treiber ist bereit, Daten zu empfangen. Der Ablauf eines Schreibzyklusses: a) Das Userdesign wartet auf LCDB_READY_LCD (Ready vom LCD_Treiber) b) Der Zeichencode des ersten Zeichens (siehe Tabelle im Anhang) wird vom Userdesign an die Datenleitungen LCDB_DATA_IN_LED(7:0) des LCD-Treibers angelegt. c) Nach einer Wartezeit, der Data Setup Time, von mindestens 30 ns wird das Signal LCDB_DATA_ENABLE_LCD vom Userdesign auf HIGH gesetzt. d) Das signalisiert dem LCD-Treiber, dass die Daten aktuell sind und übernommen werden sollen. Er reagiert nach Datenübernahme mit dem Setzen des READY-Signals LCDB_READY_LCD auf LOW. e) Unmittelbar danach muss das Userdesign das Signal LCDB_DATA_ENABLE wieder auf LOW setzen und kann anschließend das nächste Datenbyte (Zeichen) für die Verarbeitung vorbereiten. f) Hat der LCD-Treiber das empfangene Zeichen in das LCD-Display geschrieben, setzt er das Signal LCDB_READY_LCD wieder auf HIGH. Solange an LCDB_DATA_ENABLE_LCD kein Wechsel von '1' auf '0' stattgefunden hat, lässt sich kein neuer Schreibzyklus auslösen. Der Ablauf a) bis f) wird solange wiederholt, bis alle 32 Zeichen in das Display geschrieben sind. Das nachfolgende Zeitdiagramm zeigt den Ablauf eines Schreibzyklusses. t2 LCDB_READY_LCD t3 LCDB_DATA_ENABLE_LCD t1 LCDB_DATA_IN_LC D t1 30 ns t2 und t3 abhängig von Taktfrequenz des User Designs Es wird keine Rückmeldung über die Kursorposition generiert. Deshalb muss der Anwender sich selbst um die Anzeigeverwaltung kümmern. Sinnvoll ist es, für die Anzeige ein eigenes Register vorzusehen. Das Auslesen des Registers und das Schreiben in das Display sollte mittels eines Automaten gesteuert werden, der ins Userdesign integriert ist. Bei jeder gewünschten Anzeigenänderung muss das gesamte Display komplett neu geschrieben werden. Auf der Anzeige bleibt der zuletzt geschriebene Inhalt bestehen, bis er mit neuen Daten überschrieben wird. 13 / 22

14 Durch Senden des Kommandos x'1b anstelle eines Zeichencodes, wird das Display gelöscht und der Cursor steht wieder an der 1. Stelle der 1. Zeile. Die Zeichensatztabelle (Caracter Code) ist im Anhang zu finden. Beispiel: Es soll das Zeichen T geschrieben werden. Aus der Caracter Code Tabelle wird abgelesen: b7 b6 b5 b4 b3 b2 b1 b LCDB_DATA_ LCDB_DATA_ LCDB_DATA_ LCDB_DATA_ LCDB_DATA_ LCDB_DATA_ LCDB_DATA_ LCDB_DATA_ IN_LCD<7> IN_LCD<6> IN_LCD<5> IN_LCD<4> IN_LCD<3> IN_LCD<2> IN_LCD<1> IN_LCD<0> Typische Zeiten für das Beschreiben des Displays: Schreiben eines Zeichens 200 μs tw 210 μs Setzen des Cursors auf Position 1. Zeile 1. Zeichen 130 μs Setzen des Cursors auf Position 2. Zeile 1. Zeichen 260 μs Es werden somit max. 7,1 ms für das Schreiben des gesamten Displays von 32 Zeichen benötigt. Voraussetzung für diese Rechnung ist, dass das Userdesign die Zeichen im Abstand von 210 μs zur Verfügung stellt. Prinzipiell kann das Zeitintervall zwischen zwei Zeichen beliebig groß sein. Das verlängert aber die Displayzeit. Das zur Erzeugung des User-Design-Programmierfiles notwendige User Constraint File wird mit OpenOffice oder auch Exel und mittels der Dateien UCF-Generator for ModSys.odt bzw. UCF-Generator for ModSys.xls erzeugt. 14 / 22

15 Funktionaler Ablauf Display-Schreiben : START INITIALISIERUNG LCDB_DATA_ENABLE_LCD <= 0 Ausgaberegister löschen Counter rücksetzen COUNT_EN <= 0 LCDB_RESET <= 1 WARTEN LCDB_DATA_IN_LED(7:0) <= Zeichen LCDB_DATA_ENABLE_LCD <= 0 COUNT_EN <= 0 LCDB_RESET <= 0 n LCDB_DATA_IN_LED(7:0) <= Zeichen Zeichencode zum LCD Driver LCDB_DATA_ENABLE_LCD <= 1 Daten schreiben LCDB_READY_LCD = 1 LCDB_READY_LCD <= 1 LCD Driver bereit zum Datenempfang ZEICHEN SCHREIBEN LCDB_DATA_IN_LED(7:0)<=Zeichen LCDB_DATA_ENABLE_LCD <= 1 COUNT_EN <= 0 j Letztes Zeichen? ZEICHEN ZÄHLEN LCDB_DATA_ENABLE_LCD <= 0 COUNT_EN <= 1 Counter Rücksetzen 15 / 22 COUNT_EN <= 1 Zeichenstellenzähler inkrementieren

16 Liste der Signalnamen für die LCD-Anzeige: (Die Signalnamen entsprechen den Namen, die durch die Datei UCF-Generator for ModSys generiert werden.) Signalname Signalflussrichtung aus Sicht des FPGA/CPLD Funktion LCDB_DATA_IN_LCD<0> bis LCDB_DATA_IN_LCD<7> Output Daten (Zeichen) LCDB_DATA_ENABLE_LCD Output LCDB_DATA_ENABLE_LCD = 1 gibt die Daten zur Übergabe an das Display frei. LCDB_READY LCDB_RESET Input LCDB_READY= 1 zeigt an, dass das LCD-Display zur Datenübernahme bereit ist. Output RESET_OUT = 0 setzt das LCD-Display in den Initialisierungszustand. Um die einwandfreien Funktion der LCDAnzeige zu gewährleisten, ist das Signal unbedingt vom User Design anzusteuern. 16 / 22

17 Segment LED Display Das 7-Segment LED Display ist eine vierstellige hexadezimale Anzeige, die in vier verschiedenen Modi betrieben werden kann. Die Daten, die zur Anzeige gebracht werden sollen, sind über 16 Datenleitungen LCDB_DATA_IN_LED(15:0) der Anzeige zuzuführen. Je nach Modeauswahl haben sie unterschiedliche Bedeutungen. Die Codierung der Steuersignale LCDB_MODE_LED(1:0) zur Auswahl der Modi ist in der nachfolgenden Tabelle gezeigt. Beschreibung LCDB_MODE_LED 00 7-Segment Dekoder aktiv, Speicher nicht aktiv LCDB_DATA_IN_LED(15:0) representieren 4-stellig Hexadezimalwerte 01 7-Segment Dekoder nicht aktiv, Ansteuerung der Segmente und der Digits durch Anwender im Multiplexbetrieb. LCDB_DATA_IN_LED(6:0) representieren die sieben Segmente, LCDB_DATA_IN_LED(8:7) representieren binär codiert die Anzeigestellen 0 bis Segment Dekoder aktiv, Speicher aktiv LCDB_DATA_IN_LED(15:0) representieren 4-stellige Hexadezimalwerte, die in den Speicher geschrieben werden. Die Anzeige erfolgt dann analog LCDB_MODE_LED = 00. LCDB_MEM_HOLD_LED Steuersignal für Speicher 11 Segmenttest, alle Segmente an allen Stellen eingeschaltet 8888 LCDB_DATA_IN_LED(15:0) werden nicht berücksichtigt Mode 00 : In diesem Mode werden die binären Daten LCDB_DATA_IN_LED(15:0) zu einer vierstelligen Hexadezimalzahl für eine 7-Segment-Anzeige codiert und angezeigt. Wird seitens des Userdesigns keines der beiden Signale LCDB_MODE_LED(1:0) angesteuert, d.h. Leitungen nicht benutzt und somit offen, so wird der Mode 00 automatisch eingestellt, da die Leitungen mit Pulldown-Widerständen den logischen Pegel 0 erhalten. Eingangsdaten Zuordnung LCDB_DATA_IN_LED(6:0) Segment(g:a) LCDB_DATA_IN_LED(8:7) Dekodiert zu Digit(3:0) Mode 01 : In diesem Mode können die einzelnen Segmente direkt vom Userdesign angesteuert werden. So können z.b. andere als die standardisierten Hexadezimalzeichen generiert werden. Die Signale LCDB_DATA_IN_LED(6:0) representieren die Segmente a bis g und LCDB_DATA_IN_LED(8:7) die Digit0 bis Digit3. Soll mehr als ein Digit benutzt werden, sind die Segmente a bis g in Verbindung mit den Digit-Auswahlsignalen LCDB_DATA_IN_LED(8:7) im Multiplexverfahren anzusteuern. Die Bezeichnung der Segmente ist nebenstehend gezeigt. Die Daten für die Segmente (g : a) sind LCDB_DATA_IN_LED(6:0) direkt zugeordnet. 17 / 22 a f g e b c d dp

18 Die Daten zur Ansteuerung der Digits sind binär zu codieren, d.h. z.b LCDB_DATA_IN_LED(8:7) = 10 Digit2 wird aktiviert. Somit kann pro Zeiteinheit nur ein Digit mit seinen Segmenten aktiv sein. Soll mehr als ein Digit gleichzeitig leuchten, ist die Anzeige multiplex zu betreiben. Dabei ist die Multiplexfrequenz 50 Hz/Stelle zu wählen, damit die Anzeige nicht flimmert oder flackert. Die Zuordnung der Datensignale zu den Segmenten und Digits sind in nachfolgender Tabelle angegeben. Mode 10 : Um Werte auch in zeitlicher Unabhängigkeit vom Datenbus anzeigen zu können, ist ein 16 Bit breiter Speicher integriert, der wahlweise aktiviert werden kann. Alle 16 Bit können gleichzeitig und parallel vom Userdesign erreicht werden. Ist der Speicher aktiviert, hält er die anzuzeigenden Daten solange zur Anzeige bereit, bis er neu beschrieben wird. Zur Steuerung dieser Funktion dient das Signal LCDB_MEM_HOLD_LED. Ist es im logischen Zustand 1, so wird der Speicher mit der nächsten steigenden Taktflanke des Systemtaktes beschrieben. Im Zustand 0 wird der zuletzt eingeschriebene Wert gespeichert. Mode 11 : In diesem Mode werden alle Segmente aller Digits einschließlich der Dezimalpunkte leuchtend geschaltet, um ihre Funktion testen zu können. Dezimalpunkte: Die vier Dezimalpunkte werden mittels der Signale LCDB_DP_IN(1:0) in den drei Modi 00 bis 10 angesteuert; im Mode 11 haben die Signale LCDB_DP_IN(1:0) keine Funktion. Die Stellenzuordnung ist binär codiert, beginnend bei LCDB_DP_IN(1:0) = 00 an DIG0 bis LCDB_DP_IN(1:0) = 11 an DIG3. Es lässt sich deshalb pro Binärwert immer nur ein Dezimalpunkt anzeigen, außer bei LCDB_MODE_LED = 11, bei dem alle Segmente leuchten. Werden die Signale LCDB_DP_IN(1:0) nicht vom Userdesign getrieben, so leuchtet der Dezimalpunkt an DIG0, weil durch Pulldown-Widerstände beide Pegel auf logisch 0 gelegt werden. Achtung! Das Signal LCDB_RESET muss unbedingt vom User Design zur Verfügung gestellt werden. Für den Anzeigebetrieb ist LCDB_RESET = 1 zu setzen. Das zur Erzeugung des User-Design-Programmierfiles notwendige User Constraint File wird mit OpenOffice oder auch Exel und mittels der Dateien UCF-Generator for ModSys.odt bzw. UCF-Generator for ModSys.xls erzeugt. 18 / 22

19 Breadboard (BRE) Das Breadboard dient zum Anschluss von beliebigen Bauelementen, die auf dem Rangierfeld mittels Steckbrücken frei verdrahtet werden können. Es stehen 40 Signale A_1 bis A_40 an einem 44-poligen Pfostensteckverbinder zur Verfügung. Im User Constraint File sind sie mit BRE_A_1 bis BRE_A_40 bezeichnet. Sie lassen sich mittels Steckbrücken mit dem Rangierfeld verbinden. Als Versorgungsspannungen stehen +3,3 V und +5 V zur Verfügung, wobei die Spannung +3,3 V mittels eines Kippschalters geschaltet werden kann. Zu beachten ist, dass der Signalpegel zum Mainboard 3,3 V nicht übersteigen darf. Das zur Erzeugung des User-Design-Programmierfiles notwendige User Constraint File wird mit OpenOffice oder auch Exel und mittels der Dateien UCF-Generator for ModSys.odt bzw. UCF-Generator for ModSys.xls erzeugt. 19 / 22

20 Input-Output-Messboard (IOM) Das Input-Output-Messboard dient zur Eingabe von Signalen über 8 Schalter (SW0 bis SW7), 2 Taster (T0 und T1) und 10 Buchsen (IN0 bis IN9) sowie zur Ausgabe von Signalen über 10 Buchsen (OUT0 bis OUT9). Die Eingabe von Signalen ist variabel gestaltet. Über Verbindungsstecker sind wahlweise die Schalter und die Taster mit den Eingangsleitungen verbunden oder, wenn die Verbindungsstecker gezogen sind, es ist direkt über die obere Buchsenzeile an IN0 bis IN9 eine Signaleinspeisung möglich. Die Tasten T0 und T1 erzeugen mittels kreuzgekoppelter Nand je ein entprelltes Signal. Bei gedrückter Taste ist der Signalzustand High. Dies wird mit einer grün leuchtenden LED, die sich links neben der zugehörigen Buchse befindet, angezeigt. Die Schalter SW0 bis SW7 sind nicht entprellt. Die logischen Zustände an den Buchsen OUT0 bis OUT9 werden mittels LED0 bis LED9 angezeigt. Eine leuchtende LED signalisiert den Zustand High, eine nicht leuchtende LED entsprechend Low. Die Buchsen IN0 bis IN9 und OUT0 bis OUT9 sind direkt mit dem FPGA/CPLD verbunden, d.h. es sind keinerlei Schutzvorrichtungen gegen Kurzschlüsse vorhanden. Die Schaltung für ein Bit z.b. Schalter SW0, bzw. Taster T0 sieht folgendermaßen aus: 10 kω IN0 1 kω Zum FPGA/CPLD & 4,7 kω +3,3 V +3,3 V 10 kω Buchsen Zum FPGA/CPLD Grüne LED & SW0 Grüne LED T0 1 kω 20 / 22 IN8

21 Für Messzwecke und zur Versorgung weiterer externer Baugruppen sind die Buchsen VCC 3,3V und GND vorgesehen. Das zur Erzeugung des User-Design-Programmierfiles notwendige User Constraint File wird mit OpenOffice oder auch Exel und mittels der Dateien UCF-Generator for ModSys.odt bzw. UCF-Generator for ModSys.xls erzeugt Board for extern modules Das Board for extern modules dient zum Anschluss weiterer externer Module, die nicht mit dem Steckverbindersystem des Modularen Systems ausgestattet sind. Als Kontaktmöglichkeiten stehen 20 Stück 2 mm Buchsen für Signale vom/zum Target Board zur Verfügung. Desweiteren werden +5V, GND und der Systemtakt (SYSCLK) zur Verfügung gestellt. Alle 20 Buchsen P1 P20 können als Eingänge oder Ausgänge verwendet werden. Das zur Erzeugung des User-Design-Programmierfiles notwendige User Constraint File wird mit OpenOffice oder auch Exel und mittels der Dateien UCF-Generator for ModSys.odt bzw. UCF-Generator for ModSys.xls erzeugt. Achtung! Die Leitungen sind direkt mit dem Target Board verbunden und nicht gegen Kurzschluss geschützt! Der Connector for other modules und der Connector3 des ModSys Mainboards sind teilweise parallel geschaltet. Wird das Board for extern modules verwendet, dann darf am Connector3 kein weiteres Modul angeschlossen sein, welches in Konflikt mit den Signalen vom/zum Connector for other modules kommt! 21 / 22

22 3. Anhang 3.1. Caracter Codes 22 / 22