MON8xx Software Manual Rev.113

Transkript

1 MON8xx Software Manual Rev.113 MON8xx.SWM.113 Datum: Name: Benennung: MON8xx Software Manual Erstellt: JGE Projekt: MON8xx Geprüft: DAL Dokumenten-Nr.: MON8xx.SWM.113 Firma: Freigabestatus: Freigegeben Kunde: TQ-Components Blatt 1 von 34 Datei: mon8xx.swm.113.doc (C) TQ-Components GmbH. Sämtliche in diesem Dokument enthaltenen Informationen sind streng vertraulich zu behandeln. Eine Weitergabe der Darstellungen und Kenntnisse an Dritte bedarf der schriftlichen Zustimmung der TQ-Components GmbH.

2 Inhaltsverzeichnis Eingetragene Warenzeichen...4 Impressum...4 Copyright...4 Haftungsausschluss ZIELBESTIMMUNG ANWENDUNGSBEREICH ZIELGRUPPEN BETRIEBSBEDINGUNGEN MUßKRITERIEN WUNSCHKRITERIEN ABGRENZUNGSKRITERIEN PRODUKTUMGEBUNG SOFTWARE HARDWARE Spezifikation der Host-Hardware Spezifikation der Zielhardware ORGWARE PRODUKTSCHNITTSTELLEN PRODUKTFUNKTIONEN POST INITIALISIERUNG Clocks und System Interface Unit (SIU) Memory Controller (MEMC) System (Software) Hardware-Debugger START VON APPLIKATIONEN FLASH COMMUNICATIONS PROCESSOR MODULE (CPM) Serielle Schnittstellen Timer ANWENDERKOMMANDOS DOKUMENTATION PRODUKTDATEN PRODUKTLEISTUNGEN BENUTZUNGSSCHNITTSTELLEN SCHNITTSTELLENPARAMETER KOMMANDOS FEHLERMELDUNGEN ANHANG...34 MON8xx.SWM.113 Seite 2 von 34

3 Änderungsindex: Rev. Datum Pos. Name Modifikation J. Trepte Erstellung aus Feinkonzept Rev. 109 CIB neu aufgenommen J. Trepte POST und Vorinitialisierung für CAN neu aufgenommen J. Trepte Kommandos EREAD und EWRITE ergänzt JGE Flag BAUDDETECTEN im Applikationsvorspann eingefügt. Adresse des Applikationsvorspanns verschoben und Offsetadressen der Flags korrigiert. MPC885-Familie bzw. TQM885D hinzugefügt JGE PLL-Einstellung für MPC885-Familie beschrieben. Referenzen auf interne Dokumente gelöscht. Kapitel 12 Projektplan gelöscht JGE Einstellung der SDRAM CAS Latency über CIB Parameter ts gelöscht. Aufgrund neuer Timing-Berechnungen konfiguriert der Monitor konstant CL= JGE Korrekturen nach Review durch DAL: Verweise zu alten Modulen gelöscht. Rechtschreib- und Formulierungsfehler bereinigt. SF350 gelöscht (doppelter Text). MON8xx.SWM.113 Seite 3 von 34

4 Eingetragene Warenzeichen Die TQ-Components GmbH ist bestrebt, in allen Publikationen die Urheberrechte der verwendeten Grafiken und Texte zu beachten, von ihr selbst erstellte Grafiken und Texte zu nutzen oder auf lizenzfreie Grafiken und Texte zurückzugreifen. Alle innerhalb dieser Publikation genannten und ggf. durch Dritte geschützten Marken- und Warenzeichen unterliegen, soweit nicht ausdrücklich anders angegeben, uneingeschränkt den Bestimmungen des jeweils gültigen Kennzeichenrechts und den Besitzrechten der jeweiligen eingetragenen Eigentümer bzw. Inhaber. Allein aufgrund der bloßen Nennung ist nicht der Schluss zu ziehen, dass Marken und Warenzeichen nicht durch Rechte Dritter geschützt sind. Impressum TQ-Components GmbH Schulstr. 29a Weßling Tel: +49/(0)8153/ Fax: +49/(0)8153/ Web: Copyright Copyright geschützt 2007 durch TQ-Components GmbH. Dieses Handbuch darf ohne schriftliche Zustimmung durch TQ-Components GmbH weder ganz oder teilweise in elektronischer, maschinenlesbarer oder anderer Form kopiert, reproduziert, übersetzt, umgestaltet oder verteilt werden. Haftungsausschluss Die TQ-Components GmbH übernimmt keinerlei Gewähr auf Aktualität, Korrektheit, Vollständigkeit oder Qualität der in diesem Manual bereitgestellten Informationen sowie deren weiteren Verwendung. Haftungsansprüche gegen die TQ-Components GmbH, welche sich auf Schäden materieller oder ideeller Art beziehen, die durch die Nutzung oder Nichtnutzung der in diesem Manual dargebotenen Informationen bzw. durch die Nutzung fehlerhafter und unvollständiger Informationen verursacht wurden, sind grundsätzlich ausgeschlossen, sofern seitens der TQ-Components GmbH kein nachweislich vorsätzliches oder grob fahrlässiges Verschulden vorliegt. Die TQ-Components GmbH behält sich ausdrücklich vor, die Inhalte dieses Manuals oder Teile hiervon ohne gesonderte Ankündigung zu verändern oder zu ergänzen. MON8xx.SWM.113 Seite 4 von 34

5 1. Zielbestimmung Die Monitor-Software MON8xx ist die mit den TQM8xx -Modulen ausgelieferte Basis-Software. Nach Anschluß einer seriellen Schnittstelle und der Versorgungsspannung ermöglicht sie in Verbindung mit einem Starterkit STK8xx bzw. STK8xxL die Kommunikation mit dem Modul. Der MON8xx stellt grundlegende Funktionen zur Inbetriebnahme des Moduls bereit. Diese gliedern sich in drei Bereiche: Download von Programmen über die seriellen Schnittstellen Monitorfunktionen zum Ansprechen des Speichers und der Register des MPC8xx Wahlweise automatischer Applikationsstart nach einem Reset 1.1 Anwendungsbereich Für die Module in Verbindung mit dem Starterkit wird eine Kommunikations-Software, im folgenden Monitor oder MON8xx genannt, bereitgestellt. Dieser kommt bei Inbetriebnahme von Basisboards, bei der Software-Entwicklung, und als grundlegende Initialisierung und Lader für Applikationen zur Anwendung. Der Monitor kann auf allen unter spezifizierten Module eingesetzt werden. 1.2 Zielgruppen Der Monitor setzt technisch versierte Anwender voraus. Zielgruppen sind Hardware-Entwickler (Evaluierung und Inbetriebnahme), und Software-Entwickler (Laden eigener Software). Ebenfalls denkbar ist der Einsatz im Servicebereich (z. B. Software-Updates). 1.3 Betriebsbedingungen Die Betriebsumgebung ist nicht eindeutig festlegbar, da sie durch die Verwendung des Moduls beim Kunden bestimmt wird. Typische Betriebsumgebungen sind z. B. Kommunikationssysteme oder Geräte-/ Automatensteuerungen. Es gibt zwei mögliche Betriebsarten: Automatisch: Initialisierung der Hardware, dann Start einer Applikation Betriebszeit im Bereich weniger Sekunden jeweils nach Einschalten der Hardware Interaktiv: Initialisierung der Hardware, dann Bearbeiten von Kommandos über die seriellen Schnittstellen Betriebszeit im Bereich von mehreren Stunden pro Tag 1.4 Mußkriterien Allgemeine Kriterien: Initialisierung des Moduls aus dem Reset-Zustand Unterstützte Taktfrequenzen (CPU / Bus) 50 / 50 MHz, 66 / 66 MHz, 80 / 40 MHz, 133 / 66,5 MHz Kommunikation über eine serielle Schnittstelle Zugriff auf das Flash (Lesen, Schreiben, Löschen) Zugriff auf das SDRAM Zugriff auf Memory-mapped Special Function Registers MON8xx.SWM.113 Seite 5 von 34

6 Ausgabe von Informationen über das System (Taktfrequenzen, Speichergrößen) Speicherung von systemspezifischen Informationen (Variante, Seriennummer, MACs) Manueller Start von Applikationen Automatischer Start von Applikationen.CMM-File für Erstinitialisierung und Laden des Monitors über Hardware-Debugger Speicherung der Taktfrequenz im Flash für reproduzierbaren und schnellen Start, unabhängig vom RTC-Oszillator POST (Power-On Self Test) Vorinitialisierung für CAN-Controller 1.5 Wunschkriterien Die folgenden Wunschkriterien wurden alle erfüllt: Berücksichtigung MPC866, MPC859 und MPC885-Familie mit den Taktfrequenzen 100 / 50 und 133 / 66,5 MHz Anzeige von CPU-Takt um Bustakt erweitern, ähnlich wie bei MON82xx Folgende zusätzlichen Kriterien wurden während der Entwicklung festgelegt: Umstrukturierung des Configuration Info Block CIB Aufnahme des Flash-Timings in CIB 1.6 Abgrenzungskriterien MMU und Caches werden wie bisher nicht initialisiert ( keine Adreßumsetzung, Caches nicht aktiv) Keine Unterstützung der MPC-Schnittstellen SCC, SPI, PCMCIA, VGA- / LCD-Controller, FEC, USB I2C-Unterstützung nur im Rahmen des TQM-EEPROM Zugriffs Keine Unterstützung von Bus-Frequenzen größer als 66,5 MHz SDRAM CAS-Latency 3 wird ab Revision 113 nicht mehr unterstützt. Es wurde nur noch ein UPM- Pattern für CAS-Latency 2 eingestellt. Gegenüber Revision 112 wurde dieses Pattern neu berechnet und bietet ein entspannteres Timing. SDRAMs, die CL=3 erfordern, wurden und werden nicht eingesetzt. MON8xx.SWM.113 Seite 6 von 34

7 2. Produktumgebung 2.1 Software Der Monitor ist ein Stand-Alone-System und benötigt keine weitere Software. Im automatischen Modus kann jedoch durch ihn eine Applikation gestartet werden. 2.2 Hardware Spezifikation der Host-Hardware Standard-Arbeitsplatzrechner Mind. eine freie RS232-Schnittstelle Spezifikation der Zielhardware Starterkit STK8xx oder STK8xxL Module TQM8xx(L/M/D) mit folgendenden CPU- und Speichertypen: CPU: MPC821, MPC823, MPC850, MPC855, MPC857, MPC860, MPC862 in allen zum Erstellungsdatum dieser Spezifikation verfügbaren Masken sowie MPC859, MPC866 und die MPC885-Familie (MPC870, MPC875, MPC880, MPC885) (siehe /SF130/). Flash: AMD oder Fujitsu 29LVxx oder AMD 29LVxxxM (Mirror Bit), sowie SPANSION S29GLxxxM S29GLxxxA und S29GLxxxN. Zugriffszeit innerhalb der Grenzen des Memory Controllers frei konfigurierbar SDRAM: Gemäß PC100-Standard (bis 50 MHz Bustakt) bzw. PC133-Standard (66 MHz Bustakt) Bei entsprechender Kompatibilität der Hardware ist der Einsatz des Monitors prinzipiell auch auf anderen Basis-Boards möglich, kann jedoch u. a. mangels Testmöglichkeiten nicht definitiv zugesagt werden. Benötigt wird an Hardware: Beschaltung des ENMON#-Signals mit Jumper oder Pegelwandlung für RS232 (Umschaltung zwischen interaktivem und automatischem Modus) Reset-Taster oder Pegelwandlung an RS232 (Reset über RTS) Anschlußmöglichkeit für RS232 (Kommunikation) 2.3 Orgware Nicht benötigt 2.4 Produktschnittstellen Der MON8xx reiht sich vom Funktionsumfang, der Bedienung und der benötigten Hardware in die Serie der Monitorprogramme für die sonstigen TQ-Module ein (MON16x, MON3052, MON82xx). MON8xx.SWM.113 Seite 7 von 34

8 3. Produktfunktionen Die Produktfunktionen teilen sich in die Bereiche Initialisierung, Start von Applikationen, Flash- Funktionen, CPM-Funktionen, Anwenderkommandos und Dokumentation auf. 3.1 POST Der POST wird in drei Abschnitte unterteilt. POST 1a und POST 1b sind zusammengefaßt zu POST 1, POST 2 ist einzeln deaktivierbar. POST 1a (vor Initialisierung): Hier werden Tests durchgeführt, die wenig Zeit beanspruchen. Da ein Teil der hier überprüften Informationen (z. B. Flash-Timing aus dem CIB) für die Initialisierung benötigt wird, muß dieser Teil vor der Initialisierung durchgeführt werden. Enthalten sind hier: Syntaktische Prüfung HWIB Semantische Prüfung HWIB (Wertebereiche) Syntaktische Prüfung CIB Semantische Prüfung CIB (Wertebereiche, Vorhandensein von Muß-Angaben) POST 1b (nach Initialisierung): Hier werden ebenfalls Tests durchgeführt, die wenig Zeit beanspruchen, und die eine erfolgreiche Decodierung und Überprüfung von HWIB und CIB voraussetzen (Sollwerte). Enthalten sind hier: Flash (ID und Größe) SDRAM CAN-Controller POST 2: Hier werden alle Tests durchgeführt, die unter Umständen merkliche Zeit beanspruchen. Derzeit einziger Test: EEPROM /SF10/ Rückmeldung Fehlerzustand nicht-interaktiver Modus (Blinken Reset-LED): Im nicht-interaktiven Modus wird das Auftreten eines Fehlers beim POST durch eine blinkende Reset-LED gemeldet. Durch Verwendung der Reset-LED werden keinerlei CPUoder Modul-Ressourcen benötigt. Die Reset-LED ist mit dem Signal SRESET# verbunden. Zum Einschalten der LED wird durch eine spezielle Software-Sequenz CPU-intern ein Hard Reset generiert. Da die interne Reset-Phase der CPU nur einige µs dauert, muß dieser Vorgang ausreichend oft wiederholt werden. Anschließend wird eine Warteschleife durchlaufen, die eine Mindestdauer im ausgeschalteten Zustand sicherstellt. Nach drei Einund Aus-Phasen wird der Bootvorgang wiederholt, so daß sich ein fortlaufendes Blinken ergibt. /SF20/ /SF30/ Rückmeldung Fehlerzustand interaktiver Modus (Klartextausgabe in Startmeldung): Im interaktiven Modus wird innerhalb der Startmeldung eine Fehlerbeschreibung im Klartext ausgegeben. Die einzelnen Fehlermeldungen sind unter /SB50/ beschrieben. Der MON8xx läuft danach mit ggf. eingeschränkter Funktion weiter. Fehlererkennung: SDRAM-Größe stimmt nicht mit Hardware-Info überein: Die detektierte SDRAM-Größe wird mit dem im HWIB gespeicherten Sollwert verglichen. Sind die Werte unterschiedlich, wird der Fehler gemeldet (/SF10/ bzw. /SF20/). MON8xx.SWM.113 Seite 8 von 34

9 /SF40/ /SF50/ /SF60/ Fehlererkennung: Flash-Größe stimmt nicht mit Hardware-Info überein Die detektierte Flash-Größe wird mit dem im HWIB gespeicherten Sollwert verglichen. Sind die Werte unterschiedlich, wird der Fehler gemeldet (/SF10/ bzw. /SF20/). Fehlererkennung: Unbekannte Flash-ID: Stellt der MON8xx eine unbekannte Flash-ID fest, wird dies als POST-Fehler gemeldet (/SF10/ bzw. /SF20/). Bisher existierte für diesen Fall eine separate Fehlermeldung (nur im interaktiven Modus). Fehlererkennung: CAN-Ausstattung stimmt nicht mit Hardware-Info überein Wenn im HWIB eine Soll-Ausstattung von mindestens einem CAN-Controller angegeben ist, wird der Zugriff alle angegebenen CAN-Controller geprüft (Register schreiben / lesen). Ist kein fehlerfreier Zugriff möglich, wird der Fehler gemeldet (/SF10/ bzw. /SF20/). Die bedingte Prüfung in Abhängigkeit des HWIB dient dazu, Zugriffe auf eventuell an CS_CAN#/CS3# angeschlossene kundenspezifische Hardware zu vermeiden. Allerdings kann es dadurch zu nicht entdeckten Überbestückungen kommen. Das im Normalbetrieb genutzte Acknowledge-Signal des / der CAN-Controller kann für den Test nicht verwendet werden, da damit bei einer Fehlfunktion (Acknowledge bleibt aus) der PowerPC-Bus hängenbleiben könnte. Deshalb wird ausschließlich für den Test über abgeänderte UPM-Sequenzen ein Zugriff realisiert, der so langsam ist, daß ein Acknowledge nicht notwendig ist. /SF70/ Fehlererkennung: EEPROM-Ausstattung stimmt nicht mit Hardware-Info überein Wenn im HWIB ein EEPROM angegeben ist, wird durch einen Testalgorithmus die Größe des EEPROMs bestimmt. Die vorhandenen Daten werden nach dem Test wiederhergestellt. Stimmt die Größe nicht überein oder ist kein fehlerfreier Zugriff möglich, wird der Fehler gemeldet (/SF10/ bzw. /SF20/). Die bedingte Prüfung in Abhängigkeit des HWIB dient dazu, Konflikte mit eventuell am I2C- Bus angeschlossener kundenspezifischer Hardware zu vermeiden. Allerdings kann es dadurch zu nicht entdeckten Überbestückungen kommen. /SF80/ /SF90/ /SF100/ /SF110/ /SF120/ Fehlererkennung: Parsing-Error im Hardware-Infoblock Diese Fehler wird gemeldet (/SF10/ bzw. /SF20/), wenn bei der syntaktischen Analyse des HWIB Fehler aufgetreten sind. Fehlererkennung: Logischer Fehler im Hardware-Infoblock: Diese Fehler wird gemeldet (/SF10/ bzw. /SF20/), wenn bei der semantischen Analyse des HWIB Fehler aufgetreten sind. Dazu werden im wesentlichen die Wertebereiche der einzelnen Variantencodierungen auf ihre Zulässigkeit geprüft. Fehlererkennung: Parsing-Error im Configuration-Infoblock Diese Fehler wird gemeldet (/SF10/ bzw. /SF20/), wenn bei der syntaktischen Analyse des CIB Fehler aufgetreten sind. Fehlererkennung: Logischer Fehler im Configuration-Infoblock Diese Fehler wird gemeldet (/SF10/ bzw. /SF20/), wenn bei der semantischen Analyse des CIB Fehler aufgetreten sind. Dazu wird geprüft, ob alle notwendigen Parameter angegeben wurden, und die Wertebereiche der einzelnen Parameter werden auf ihre Zulässigkeit untersucht. Unterdrückung POST Die Phasen POST 1 (a und b) und POST 2 können einzeln unterdrückt werden. Es wird nicht MON8xx.SWM.113 Seite 9 von 34

10 nur die Ausgabe der Fehlermeldung (Klartext / Reset-LED) unterdrückt, sondern die komplette Ausführung der Tests. Im nicht-interaktiven Modus kann dadurch eine Applikation trotz eines POST-Fehlers gestartet werden. Im interaktiven Modus wird in der Startmeldung auf den / die abgeschalteten POST(s) hingewiesen. Diese Flags sind im wesentlichen für die Entwicklungsphase gedacht. Die Verantwortung für die Unterdrückung der Fehlermeldungen und eventuelle Folgen liegt hier beim Anwender. 3.2 Initialisierung Clocks und System Interface Unit (SIU) /SF130/ W PLL-Konfiguration bei MPC859 / 866 und MPC885-Familie: Für die bisher unterstützten CPU-Derivate wurde nichts geändert, d. h. die PLL wird wie bisher mit den Default-Werten betrieben, die durch das Reset Configuration Word festgelegt sind. Bei den neuen Derivaten MPC859, MPC866 und MPC885-Familie mit neuer PLL ist dies nicht mehr möglich bzw. nicht sinnvoll. Hier wird die PLL durch den MON8xx auf die im Configuration-Infoblock (CIB) hinterlegte Frequenz konfiguriert. Die Ausgangsfrequenz der PLL berechnet sich nach folgender Formel [6]. MFN Zähler des gebrochenen Anteils des Multiplikationsfaktors MFD Zähler des gebrochenen Anteils des Multiplikationsfaktors minus 1 S MFI Selektor für den der Multiplikation nachgeschalteten Teiler Ganzzahliger Anteil des Multiplikationsfaktors PDF Faktor des der Multiplikation vorgeschalteten Teilers minus 1 Um die Vielfalt der Parameter, die die Ausgangsfrequenz beeinflussen zu reduzieren, wurden folgende Festlegungen getroffen: OSCLK = 10 MHz CLKOUT (= jdbk / 2) < 80 MHz: PDF = 0, s = 1, MFD = 14 MFI = 5-MHz-Schritte, MFN = 1/3-MHz-Schritte CLKOUT (= jdbk / 2) 80 MHz: PDF = 0, s = 1, MFD = 29 MFI = 10-MHz-Schritte, MFN = 1/3-MHz-Schritte Es werden keine diskreten Taktfrequenzen mehr vorgeschrieben, sondern nahezu beliebige Taktfrequenzen unterstützt. Hierdurch war der Einsatz von Tabellen für frequenzabhängige Konfigurationswerte nicht mehr möglich (siehe /SF370/). Stattdessen werden die Konfigurationswerte rechnerisch ermittelt. Wenn kein Configuration-Infoblock vorhanden ist, geschieht die Erkennung der genannten Derivate anhand des IMMR (siehe /SF150/). Für MON8xx.SWM.113 Seite 10 von 34

11 den MPC859/866 wird die PLL in diesem Fall für die Standardwerte 100 / 50 MHz konfiguriert. Bei der MPC885-Familie wird die Konfiguration aus den aktuellen PLL-Teilern berechnet. Aufgrund von Bugs der bisher lieferbaren MPC866- und MPC885-Derivate ("SIU4" und "SIU9) ist bei der Umstellung der Taktfrequenz ein Workaround notwendig, der kurzzeitig den Instruction Cache aktiviert. Der von Motorola im Errata Sheet beschriebene Workaround reicht nicht aus, um eine zuverlässige Umschaltung zu gewährleisten. Daher wurde dieser Workaround zu einer eigenen Umschaltfunktion erweitert, die durch Caches Locking eine fehlerfreie Umschaltung realisiert. Hinweis zu Modulen mit MPC885-Familie: Während bei Modulen mit der MPC859/866-Familie der Teiler SCCR[EBDF] zwischen CPUund Bus-Frequenz (1:1 oder 2:1 Modus) durch die Resetkonfiguration vorgegeben ist, muss der Teiler bei Modulen mit der MPC885-Familie mit Hilfe des Monitors eingestellt werden. Überschreitet die CPU-Frequenz beim MPC885 den Wert 66 MHz schaltet der Monitor automatisch in den 2:1 Modus um. Ist die CPU-Frequenz kleiner oder gleich 66 MHz schaltet der Monitor automatisch in den 2:1 Modus, wenn die gewählte Bus-Frequenz im CIB kleiner ist als der Wert für die CPU-Frequenz im CIB. Andernfalls wird der 1:1 Modus gewählt. Informationen zum CIB siehe Kapitel 4. /SF140/ /SF150/ /SF160/ Speicherung der CPU-Taktfrequenz: Um den Start des MON8xx zu beschleunigen, wird beim Start keine Messung der Taktfrequenz mehr durchgeführt, da hierzu das Anschwingen der RTC abgewartet werden müßte (Dauer wenige Sekunden). Stattdessen wird der im CIB gespeicherte Wert verwendet. Eine Messung wird nur durchgeführt, wenn kein gültiger Wert gespeichert ist. Der gemessene Wert kann nach Aufheben des Schreibschutzes für den Monitor-Code einmalig im CIB gespeichert werden (siehe /SF160/ und /SD20/) Maskenerkennung: Enthält der Hardware-Infoblock gültige Informationen zum CPU-Typ, werden diese ausschließlich verwendet. Ist keine gültige Information hinterlegt, wird eine gröbere Erkennung anhand des IMMR durchgeführt. Beide Arten der CPU-Erkennung wurden auf die neuen Derivate MPC859, MPC866 und MPC885-Familie erweitert. Messung der Taktfrequenz: Da alle System-Timings vom CPU-Takt abhängen, muß dieser für die Initialisierung bekannt sein. Im Bedarfsfall (siehe /SF140/) wird daher eine Messung der Taktfrequenz bezogen auf den RTC-Takt durchgeführt. Die Messung ist ausreichend genau, um danach den System- Timer und die Baudraten zu initialisieren. Um ein Problem mit der RTC der Module der TQM860-Serie zu kompensieren, liefert die Messung als kleinsten Wert zurück, falls der gemessene Wert kleiner ist Memory Controller (MEMC) /SF170/ Initialisierung des Memory Controllers für Flash: Der Memory Controller für das Flash wird in Abhängigkeit von der Taktfrequenz initialisiert. Dazu wird im Startup-Code zunächst die Boot-Einstellung beibehalten. Wenn der CIB eine gültige "-tf"-option enthält, wird das Timing im C-Code nachträglich angepaßt, andernfalls bleibt die Boot-Einstellung erhalten. Falls der Monitor eine zweite Flash-Bank findet, konfiguriert er neben dem Chip-select CS0 (BR0/OR0) für die erste Bank auch CS1 (BR1/OR1). Andernfalls wird das Bit BR1[V] auf Null gesetzt. Der Timingwert im CIB findet auf beide Flash-Bänke gleichermaßen Anwendung. MON8xx.SWM.113 Seite 11 von 34

12 /SF180/ Initialisierung des Memory Controllers für SDRAM Der Memory Controller wird für das SDRAM hinsichtlich der Zugriffsgeschwindigkeit unabhängig vom Bustakt konfiguriert. Durch unterschiedliche Konfigurationen ließen sich keine Geschwindigkeitsvorteile erzielen, d. h. das vorhandene Timing ist für alle unterstützten Taktfrequenzen bereits optimal. Die vorhandene Speichergröße wird automatisch detektiert. Hinweis: Gegenüber Monitorrevisionen <= 112 wurde das SDRAM-Timing geändert. Es wird nur noch CAS-Latency 2 unterstützt. /SF190/ /SF200/ /SF210/ /SF220/ /SF221/ /SF230/ Refresh: Die Refresh-Rate wird automatisch gewählt, und beträgt für 16-, 64- und 128 MBit-SDRAMs 15,6 µs, für 256- und 512-MBit-SDRAMs 7,8 µs. Da die benötigte Einstellung vom CPU-Takt abhängt, wird auf die gespeicherte bzw. gemessene Taktfrequenz zurückgegriffen (siehe /SF140/). Initialisierung des Memory Controllers für SRAM Der Memory Controller wird für das SRAM der Module der TQM860-(nicht L)-Serie konfiguriert. Da in dieser Serie ausschließlich 50 MHz Bustakt und ausschließlich SRAMs mit 80 ns Zugriffszeit verwendet werden, wird ein festes Timing eingestellt. Die vorhandene Speichergröße wird durch einen Speichertest automatisch detektiert. Um batteriegepufferte Daten nicht zu zerstören, läuft der Test zerstörungsfrei, d. h. er sichert relevante Daten und speichert sie nach Beendigung zurück. Rücksetzen BR4 Valid Bit Auf Modulen ohne SRAM wird das Valid Bit im Register BR4 zurückgesetzt. Vorinitialisierung Memory Controller und UPMB für CAN-Controller: Wenn im HWIB eine Soll-Ausstattung von mindestens einem CAN-Controller angegeben ist, wird der Memory Controller (Base / Option Register und UPMB) soweit vorinitialisiert, daß zur Aktivierung nur noch das Valid Bit im Base Register BR3[V] gesetzt werden muß. Konfiguration CAN-Controller Da der Takt des zweiten CAN-Controllers vom Taktausgang des ersten getrieben wird, muß für den Zugriff auf den zweiten CAN-Controller der erste entsprechend konfiguriert werden. Diese Konfiguration findet beim Test der CAN-Controller statt, und bleibt anschließend erhalten. Speicher-Mapping: Die einzelnen Speichertypen werden jeweils an eine feste Startadresse gemappt, die Endadresse ergibt sich dann aus der Größe. Startadresse Endadresse max. Speichertyp 0x x07FFFFFF SDRAM, max. 128 MB (TQM850L/823L und Derivate: max. 64 MB) 0x x01FFFFFF Flash für TQM8xxL max. 8 MB Flash für TQM8xxM max. 32 MB Flash für TQM8xxD max. 64 MB 0x x801FFFFF SRAM (nur TQM860), max. 2 MB 0xC xC0007FFF bzw. vorinitialisiert für CAN, Zugriff nur auf 0xC00001FF 0xC xC00001FF zulässig! 0xFFF xFFF03FFF MPC8xx Internal Memory MON8xx.SWM.113 Seite 12 von 34

13 /SF240/ Speicherbedarf: Der Monitor belegt folgende Speicherbereiche: Startadresse Endadresse Inhalte 0x x00001FFF Interrupt-Handler x - 0x x - 0x Monitor-Stack * (wächst in Richtung niedrigere Adressen) x - 0x x - 0x Monitor-Code im RAM 0x x4001FDFF Monitor-Code im Flash 0x4001FE00 0x4001FEFF Configuration-Infoblock 0x4001FF00 0x4001FFBF reserviert 0x4001FFC0 0x4001FFFF Hardware-Infoblock x = Ende des SDRAMs * Wert experimentell ermittelt % Reserve System (Software) /SF250/ Initialisierung des Systems: SDRAM-Test mit Detektierung der Speichergröße, Kopieren des Monitor-Codes ins SDRAM, Relozierung, Kopieren der Stubs für Interrupt-Handler, Stack initialisieren, Flash-Typ feststellen und Sektortabelle erstellen. Monitor-Code und Stack werden am oberen Ende des verfügbaren SDRAMs angelegt. Um neben dem normalen Start aus dem Flash auch den Start aus dem SDRAM zu ermöglichen, werden Teile der Initialisierung bedingt ausgeführt. Siehe hierzu /SF270/ und /SF300/. Damit der Monitor-Code unabhängig von der Adresse im SDRAM ausführbar ist, müssen folgende Schritte durchgeführt werden. Compilieren mit Option -PIC (Position Independent Code) Linken mit Option -Brogot (Read only Global Offset Table) Relozierung aller globalen, nicht mit "const" qualifizierten Variablen (im Startup-Code) Relozierung aller globalen mit "const" qualifizierten Variablen (im betreffenden Programm- Modul) /SF260/ Einsprungadressen: Es werden vier Einsprungadressen zum Start des Monitors zur Verfügung gestellt: 0x100 BOOT_FLASH Reset-Vektor, normaler Start Application Boot Type = -1 = 0xFFFFFFFF 0x110 BOOT_SOFT Wie BOOT_FLASH, jedoch immer in den interaktiven Modus (für Start aus Flash im Debugger) 0x120 BOOT_SDRAM Nur teilweise Initialisierung für Start über BDM, siehe /SF250/ und /SF300/ (für Start aus SDRAM im Debugger) 0x130 BOOT_APP_RE Vollständige Initialisierung wie BOOT_FLASH, jedoch zusätzlich Deaktivieren der Caches und immer Start der Applikation (für Reboot aus Applikation) Application Boot Type übernommen aus Register R3 MON8xx.SWM.113 Seite 13 von 34

14 + 0x0 <unused> Flash Boot Entry BOOT_FLASH Debugging Flash Boot Entry BOOT_SOFT SDRAM Boot Entry BOOT_SDRAM Application Reboot Entry BOOT_APP_RE + 0x x x x130 Abbildung 1: Einsprungadressen /SF270/ /SF280/ Bedingte Initialisierung: Abhängig von der Startart (Einsprungadresse) und dem vorhandenen lokalen SDRAM werden Initialisierungen und Speichertests wie folgt ausgeführt: 0x100 BOOT_FLASH Speichertest wird durchgeführt, Code und Stack am oberen Ende des SDRAMs 0x110 BOOT_SOFT wie BOOT_FLASH 0x120 BOOT_SDRAM Kein Speichertest auf SDRAM, Code und Stack an Default- Adresse (= minimaler SDRAM-Ausbau = 4 MB) 0x130 BOOT_APP_RE wie BOOT_FLASH Stubs für Interrupt-Handler: Für die Exceptions "External Interrupt" und "Software Emulation" werden Stubs zur Verfügung gestellt, die den Systemzustand soweit sichern, daß ein in C geschriebener Interrupt-Handler aufgerufen werden kann. Für alle übrigen Exceptions wird ein Primitiv- Handler bereitgestellt, der das System anhält (Endlosschleife), mit Hilfe eines Hardware- Debuggers aber noch eine Fehleranalyse zuläßt. /SF290/ RAM Hardware Parameter Block: Der Hardware Parameter Block im SDRAM wird nur aus Kompatibilitätsgründen beibehalten. Seine Verwendung in Neuentwicklungen wird nicht empfohlen. Stattdessen wird empfohlen, die entsprechenden Parameter wie folgt zu ermitteln: Parameter Bedeutung Empfohlene Alternative sdram_size Größe des SDRAMs in Bytes (ggf. Summe über alle Bänke) Auswerten des / der Option Register OR2, ggf. OR3 flash_base Startadresse des Flash Konstante 0x verwenden oder Auswerten des / der Base Register OR0, ggf. OR1 flash_size Größe des Flash in Bytes (ggf. Summe über alle Bänke) Auswerten des / der Option Register OR0, ggf. OR1 flash_offset Größe des für den MON8xx Konstante 0x verwenden sram_base (nur für TQM860 von Bedeutung) reservierten Bereichs in Bytes Startadresse des SRAMs Konstante 0x verwenden oder Auswerten des Registers BR4 MON8xx.SWM.113 Seite 14 von 34

15 sram_size (nur für TQM860 von Bedeutung) immr_base Größe des SRAMs in Bytes (ggf. Summe über alle Bänke) Auswerten des Option Register OR4 Basisadresse des DPRAM und IMMR direkt lesen der speicher-gemapten SFRs reboot durch MON8xx nicht initialisiert ip_addr durch MON8xx nicht initialisiert eth_addr Erste MAC-Adresse aus HWIB Auswerten des Hardware Info Block im Flash putchar Funktion nicht implementiert Hardware-Debugger /SF300/ CMM-File für Inbetriebnahme und manuelles Aufspielen des Monitors: Es wird ein Initialisierungsskript für den Lauterbach Trace32 erstellt, das es ermöglicht, auf einem Modul mit beliebigem Flash-Inhalt den Monitor zu laden und zu starten. Es umfaßt folgende Teilfunktionen: Initialisierung der SIU (Clocks etc.) Initialisierung des MEMC für SDRAM und der SDRAMs selbst. Die Initialisierung nutzt jeweils nur die kleinste Speicherausbaustufe. Skript und Monitor funktionieren auch mit anderen Ausbaustufen, nutzen dann aber nur einen Teil des Speichers. Es wird das langsamste Timing für Flash und SDRAM, aber der schnellste Refresh eingestellt. Auf die Generierung von Varianten kann aufgrund der Messung der Taktfrequenz (siehe /SF160/) verzichtet werden. Anweisungen, um den Monitor ins SDRAM zu laden Da der MON8xx auch ohne gültigen Hardware-Infoblock und Configuration-Infoblock (eingeschränkt) lauffähig ist, werden diese durch das CMM-File nicht erzeugt. 3.3 Start von Applikationen Hier werden alle Funktionen beschrieben, die bei einem automatischen Start einer Applikation durch den Monitor verwendet werden. /SF310/ Automatischer / interaktiver Modus: Abhängig vom Zustand des ENMON#-Signals wird in den interaktiven Modus verzweigt oder eine Applikation gestartet. Durch den POST ist im nicht-interaktiven Modus eine korrekte Funktion der Hardware bzw. eine Übereinstimmung der Hardware mit HWIB und CIB beim Start einer Applikation immer dann gegeben, wenn keines der POSTxEN-Flags explizit gelöscht wurde. /SF320/ Start einer Applikation: Auswerten eines Applikations-Headers, ggf. CRC-Check (CRC-32), ggf. Kopieren des Programmcodes ins SDRAM, Anspringen der Applikation. Bei fehlendem Header direkter Einsprung an eine feste Adresse. Details zu den Startarten siehe /SD30/. Beim Start einer Applikation wird dieser ein Parameter übergeben. Dieser ist wie folgt gesetzt: Kaltstart (Einsprung in Monitor bei BOOT_FLASH = 0x ): R3 = -1 = 0xFFFFFFFF Warmstart (Einsprung in Monitor bei BOOT_APP_RE= 0x ): R3 = Wert, den R3 beim Verzweigen nach BOOT_APP_RE hatte MON8xx.SWM.113 Seite 15 von 34

16 Anhand dieses Parameters kann die Applikation unterscheiden, ob das System nach einem Reset hochgefahren oder lediglich durch einen Rücksprung in den Monitor neu gebootet wurde. /SF330/ /SF340/ CRC-Check: Berechnen einer CRC-32 über einen Speicherbereich auf der Grundlage des Polynoms 0x04C11DB7 bzw. (1) (dieses weitverbreitete Polynom wird z. B. für Ethernet, PKZip, AUTODIN II und FDDI genutzt). Kopieren des Applikations-Codes: Der Programmcode der Applikation inklusive Header wird an eine feste Adresse im SDRAM kopiert. Länge des kopierten Bereichs und die Einsprungadresse müssen im Header definiert sein (siehe /SD30/). 3.4 Flash /SF360/ Flash-Verwaltung: Der Monitor bietet Funktionen zum Beschreiben und Löschen des Flash. Ein Überschreiben oder Löschen des Monitor-Codes wird durch die Schreibroutinen unterbunden. Diese Schutzfunktion ist mit einem Paßwort aufhebbar (siehe /SF530/). Hinweis: SPANSION betont, dass statt einer Einzelwort-Programmierung die Write-Buffer Programmiermethode für die Typen AM29LV-M, S29GL-A und S29GL-M angewandt werden muss (siehe auch [12]). Der Monitor benutzt diesen Schreibmodus automatisch sofern das FLASH über einen Write Buffer und ein CFI verfügt. Nicht-CFI-Typen programmiert der Monitor immer ungepuffert. 3.5 Communications Processor Module (CPM) Serielle Schnittstellen /SF370/ Schnittstellenbehandlung: Es wird eine RS232-Schnittstelle (SMC1 oder SMC2) unterstützt. Die Baudrate (2400 bis Baud) wird automatisch erkannt. Die Blockade der Schnittstelle durch einen dauerhaften "Mark"-(TTL: low)-pegel wird durch einen Timeout verhindert. Da weder die Konfiguration der Baudraten noch des Timers für die Baudratenerkennung durch Tabellen, sondern beides rechnerisch erfolgt, können durch Angabe der Taktfrequenz im CIB auch derzeit noch nicht bekannte Taktfrequenzen ohne Software-Änderung unterstützt werden. Die Initialisierung berücksichtigt, daß abhängig vom Prozessortyp (Prozessorfamilie 860/821/885-Familie oder 850/823) SMC2 auf verschiedenen Port-Pins realisiert ist Timer Die automatische Port- und Baudratendetektierung kann mit einem Flag im Applikationsvorspann deaktiviert werden (siehe Kapitel 4). /SF380/ Initialisierung des Timers: Es wird für den internen Gebrauch ein System-Timer eingerichtet, der unabhängig vom Systemtakt immer in 1-ms-Schritten zählt. Da die Konfiguration nicht durch Tabellen, sondern rechnerisch erfolgt, können durch Angabe der Taktfrequenz im CIB auch derzeit noch nicht bekannte Taktfrequenzen ohne Software-Änderung unterstützt werden. MON8xx.SWM.113 Seite 16 von 34

17 3.6 Anwenderkommandos Die folgenden Funktionen hängen mit der Benutzerschnittstelle zusammen, und entsprechen meist direkt einem durch den Anwender nutzbaren Kommando. Die betreffenden Kommandos werden in ihrer Syntax beschrieben, und es wird jeweils ein Beispiel gezeigt. Erklärung der GROSS param Großgeschriebene Wörter sind Schlüsselwörter und müssen wie dargestellt geschrieben werden. Groß- und Kleinschreibung ist ohne Bedeutung (vgl. /SB20/). Kleingeschriebene Wörter sind Platzhalter für nachfolgend hinsichtlich Format und Inhalt erklärte Parameter. [ ] Eckige Klammern bedeuten, daß der Inhalt optional ist. Der senkrechte Trennstrich steht zwischen Alternativen.... Die Auslassungspunkte stehen für mögliche Wiederholungen /SF390/ /SF400/ /SF410/ Startmeldung: Nach erfolgter Schnittstellenerkennung meldet sich der Monitor mit dem Namen des Programms (MON8xx), Revision und der Hardware-Plattform. Zusätzlich werden die Taktfrequenzen für die CPU und den externen Bus ausgegeben. Kommando-Interpreter: Der Monitor enthält einen Kommando-Interpreter, der Kommandos und Parameter des Anwenders über die aktive Schnittstelle empfängt, auswertet und ausführt. Bei syntaktischen, semantischen oder Ausführungsfehlern wird eine entsprechende Fehlermeldung geliefert (siehe /SB50/) LOAD Laden von S-Record-Files: Kommando zum Laden von Daten oder Programmen im Motorola-S-Record-Format. Es werden die Record-Typen S0 (Modul-Header), S1 bis S3 (Daten) und S7 bis S9 (Startadresse) unterstützt, S5 (Zähler) wird ignoriert. Beim Laden kann zu den im S-Record- File enthaltenen Adressen ein Offset addiert werden. Fehler in S-Records sowie beim Speicherzugriff führen zum Abbruch des Downloads mit einer entsprechenden Fehlermeldung; ein Abbruch durch den Benutzer ist durch Control-C möglich. Diese Funktion ist als Kommando verfügbar, und unterstützt zwei Teilfunktionen: Laden ins Flash Laden ins SDRAM oder SRAM LOAD offset FLASH F RAM R offset Hexadezimaler 32-Bit-Wert, der zu den im S- Record enthaltenen Adressen addiert wird FLASH F RAM R Schreiben ins Flash Schreiben ins RAM load r Kommando * Ready for s-record download to RAM... Bereitschaftsmeldung für Download MON8xx.SWM.113 Seite 17 von 34

18 S FC S-Records (gesendete Datei) S S F9 * Application loaded Erfolgsmeldung / Abschluß * Start address /SF420/ W SAVE Ausgeben von S-Record-Files: Kommando zum Ausgeben von Daten oder Programmen im Motorola-S-Record-Format. Es werden ausschließlich S3-Records (Daten mit 32-Bit-Adressfeld) generiert. Diese werden auf der aktiven Schnittstelle ausgegeben. Ein Abbruch der Ausgabe durch Control-C ist jederzeit möglich. SAVE start length start length Startadresse, hexadezimaler 32-Bit-Wert Länge des auszugebenden Bereichs, hexadezimaler 32-Bit-Wert save S C0... Ausgabe Ab Adresse h 100h Bytes als S-Record ausgeben /SF430/ POST Abfragen / Löschen der POSTxEN-Flags: Im Flag-Feld des Applikationsvorspanns werden zwei weitere vom Anwender änderbare Bits mit den Namen POST1EN (Power On Self Test 1 Enable) und POST2EN definiert. Zur Wirkung der POSTxEN-Flags siehe /SD30/). Im Default-Fall sind die POSTxEN-Flags auf 1 gesetzt. Damit stellt sich beim Löschen des Applikationsvorspanns der Default-Fall ein. Die POSTxEN-Flags können durch einen einfachen Flash-Schreibvorgang auf 0 gesetzt werden. Der Zustand 1 kann nur durch Löschen des gesamten Sektors hergestellt werden. POST [1 2][OFF] Allgemeine Form 1 2 POST 1 oder 2, ohne Angabe sind beide betroffen OFF Schaltet das / die POSTxEN-Flag(s) aus post POST1EN flag ON POST2EN flag OFF post 1 POST1EN flag ON post 2 off post off Einstellung abfragen Antwort Einstellung abfragen Antwort POST2EN-Flag auf 0 setzen POST1EN- und POST2EN-Flag auf 0 setzen MON8xx.SWM.113 Seite 18 von 34

19 /SF440/ REG Zugriff auf Special Function Register: Dieses Kommando ermöglicht es, alle im Speicher gemappte Special Function Register (siehe [1]) sowie alle benutzerdefinierten Register unter ihren symbolischen Namen anzusprechen. Es werden folgende Teilfunktionen unterstützt: Register schreiben Register lesen Alle Register ausgeben (Abbruch durch Control-C möglich) [REG] [name [[=] value]] [REG] name [REG] name [=] value REG name value Allgemeine Form Lesen Schreiben Alle Register seitenweise ausgeben Name eines vordefinierten SFR oder eines benutzerdefinierten Registers Zuzuweisender Wert, hexadezimal, max. 32 Bit (bei kleineren Registerbreiten werden ggf. MSBs abgeschnitten) Hinweis: Der eigentliche Befehl ist fakultativ, d. h. er kann weggelassen werden. reg tmr1 tmr2 = CAFE reg Register TMR1 ausgeben Register TMR2 auf 0xCAFE setzen Alle Register ausgeben (seitenweise) /SF450/ DEF Benutzerdefinierte Register: Dieses Kommando ermöglicht es, im Speicher gemappte Register selbst zu definieren. Es werden folgende Teilfunktionen unterstützt: Neues Register definieren Definition löschen Definition ausgeben Alle Definitionen ausgeben DEF [name [=] [addr [L S B]]] DEF name [=] addr [L S B] DEF name = DEF name DEF name addr Allgemeine Form Definieren / Umdefinieren eines Registers Löschen einer Definition Anzeigen einer Definition Alle Definitionen seitenweise anzeigen Registername, alphanumerisch, max. 12 Zeichen Registeradresse, hexadezimaler 32-Bit-Wert [L S B] Registerbreite, L = long (32 Bit), S = short (16 Bit), B = byte (8 Bit); Default ist 32 Bit MON8xx.SWM.113 Seite 19 von 34

20 def bla = c L def x def bla c b def bla def bla= def Register BLA an Adresse 0xC definieren, Breite 32 Bit Register X1 an Adresse 0x definieren, Default-Breite 32 Bit Register BLA auf Adresse 0xC und Breite 8 Bit umdefinieren Definition für Register BLA ausgeben Registerdefinition BLA löschen Definitionen aller benutzerdefinierten Register ausgeben (seitenweise) /SF460/ /SF470/ Vordefinierte Special Function Register: Alle speicher-gemappten Special Function Register des MPC8xx sind intern vordefiniert, und damit ohne vorherige Definition durch den Anwender sofort verfügbar (siehe /SF440/). READ Speicher auslesen: Kommando zur Ausgabe eines Speicherbereichs als Dump im Format <Adresse> <Hex- Bytes> <ASCII-Bytes>. Abbruch der Ausgabe ist durch Control-C möglich. READ start [end] start end Startadresse, hexadezimaler 32-Bit-Wert Endadresse (letzte auszugebende Adresse), hexadezimaler 32-Bit-Wert; Default-Endadresse ist Startadresse + 0xFF (Länge 256 Bytes) read Speicherinhalt von Adresse 0x bis 0x ausgeben /SF480/ WRITE Speicher beschreiben: Kommando zum direkten byteweisen Beschreiben des SDRAMs durch den Anwender. WRITE addr [value string...] addr value string Adresse, ab der geschrieben wird; hexadezimaler 32-Bit-Wert Zu schreibende(r) Wert(e), hexadezimal, 8 Bit Zu schreibende(r) Wert(e) im String-Format; folgende Escape-Sequenzen werden erkannt: \a 0x07 ASCII BEL Bell \b 0x08 ASCII BS Backspace \f 0x0C ASCII FF Form Feed \r 0x0D ASCI CR Carriage Return \t 0x09 ASCII HT Horizontal Tab \v 0x0B ASCII VT Vertical Tab \n 0x0A ASCII LF Line Feed \0 0x00 ASCII NUL Binary Null Alle anderen auf ein '\' folgenden Zeichen, einschließlich '"' (Anführungszeichen) und '\' selbst werden 1:1 geschrieben MON8xx.SWM.113 Seite 20 von 34