Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7)
|
|
|
- Andreas Graf
- vor 6 Jahren
- Abrufe
Transkript
1 Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) J. Zhang zhang@informatik.uni-hamburg.de Universität Hamburg AB Technische Aspekte Multimodaler Systeme
2 Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) Inhaltsverzeichnis 10. Ausnahmebehandlungen und Prozesse Kontrollfluss Exceptions Synchrone Exceptions Prozesse Parallelrechner
3 Ausnahmebehandlungen und Prozesse (Exceptional Control Flow) Themen: Seite 393
4 Ausnahmebehandlungen und Prozesse (Exceptional Control Flow) Themen: Ausnahmen Seite 393
5 Ausnahmebehandlungen und Prozesse (Exceptional Control Flow) Themen: Ausnahmen Process Context Switch Seite 393
6 Ausnahmebehandlungen und Prozesse (Exceptional Control Flow) Themen: Ausnahmen Process Context Switch Erzeugen und Löschen von Prozessen Seite 393
7 Abschnitt: Kontrollfluss Kontrollfluss Computer machen nur eines: Seite 394
8 Abschnitt: Kontrollfluss Kontrollfluss Computer machen nur eines: Vom Hoch- bis zum Runterfahren wird jeweils nur eine Anweisungssequenz von der CPU gelesen und ausgeführt - und zwar Anweisung für Anweisung ( Befehlszyklus ). Seite 394
9 Abschnitt: Kontrollfluss Kontrollfluss Computer machen nur eines: Vom Hoch- bis zum Runterfahren wird jeweils nur eine Anweisungssequenz von der CPU gelesen und ausgeführt - und zwar Anweisung für Anweisung ( Befehlszyklus ). Diese Sequenz stellt den physikalischen Kontrollfluss des Systems dar. Seite 394
10 Abschnitt: Kontrollfluss Kontrollfluss Computer machen nur eines: Vom Hoch- bis zum Runterfahren wird jeweils nur eine Anweisungssequenz von der CPU gelesen und ausgeführt - und zwar Anweisung für Anweisung ( Befehlszyklus ). Diese Sequenz stellt den physikalischen Kontrollfluss des Systems dar. Seite 394
11 Abschnitt: Kontrollfluss Änderung des Kontrollflusses Seite 395
12 Abschnitt: Kontrollfluss Änderung des Kontrollflusses Bisher lediglich zwei Mechanismen, um den Kontrollfluss zu ändern Seite 395
13 Abschnitt: Kontrollfluss Änderung des Kontrollflusses Bisher lediglich zwei Mechanismen, um den Kontrollfluss zu ändern Sprünge und Verzweigungen (Jumps and Branches) Aufrufe und Rücksprünge unter Verwendung des Stacks Seite 395
14 Abschnitt: Kontrollfluss Änderung des Kontrollflusses Bisher lediglich zwei Mechanismen, um den Kontrollfluss zu ändern Sprünge und Verzweigungen (Jumps and Branches) Aufrufe und Rücksprünge unter Verwendung des Stacks Beide reagieren auf Änderungen im Programmzustand Seite 395
15 Abschnitt: Kontrollfluss Änderung des Kontrollflusses Bisher lediglich zwei Mechanismen, um den Kontrollfluss zu ändern Sprünge und Verzweigungen (Jumps and Branches) Aufrufe und Rücksprünge unter Verwendung des Stacks Beide reagieren auf Änderungen im Programmzustand Unzureichend für ein sinnvolles System Seite 395
16 Abschnitt: Kontrollfluss Änderung des Kontrollflusses Bisher lediglich zwei Mechanismen, um den Kontrollfluss zu ändern Sprünge und Verzweigungen (Jumps and Branches) Aufrufe und Rücksprünge unter Verwendung des Stacks Beide reagieren auf Änderungen im Programmzustand Unzureichend für ein sinnvolles System Schwierig für die CPU, auf Änderungen im Systemzustand zu reagieren Seite 395
17 Abschnitt: Kontrollfluss Änderung des Kontrollflusses Bisher lediglich zwei Mechanismen, um den Kontrollfluss zu ändern Sprünge und Verzweigungen (Jumps and Branches) Aufrufe und Rücksprünge unter Verwendung des Stacks Beide reagieren auf Änderungen im Programmzustand Unzureichend für ein sinnvolles System Schwierig für die CPU, auf Änderungen im Systemzustand zu reagieren Daten kommen von einer Festplatte oder einer Netzwerkkarte an Division durch Null Benutzereingabe von ctrl-c über die Tastatur Systemuhr läuft ab Seite 395
18 Abschnitt: Kontrollfluss Änderung des Kontrollflusses Bisher lediglich zwei Mechanismen, um den Kontrollfluss zu ändern Sprünge und Verzweigungen (Jumps and Branches) Aufrufe und Rücksprünge unter Verwendung des Stacks Beide reagieren auf Änderungen im Programmzustand Unzureichend für ein sinnvolles System Schwierig für die CPU, auf Änderungen im Systemzustand zu reagieren Daten kommen von einer Festplatte oder einer Netzwerkkarte an Division durch Null Benutzereingabe von ctrl-c über die Tastatur Systemuhr läuft ab System braucht Mechanismen für Ausnahmebehandlungen (Exceptional Control Flow) Seite 395
19 Abschnitt: Kontrollfluss Ausnahmebehandlungen (Exceptional Control Flow) Auf allen Ebenen eines Computersystems existieren Mechanismen für Ausnahmebehandlungen. Seite 396
20 Abschnitt: Kontrollfluss Ausnahmebehandlungen (Exceptional Control Flow) Auf allen Ebenen eines Computersystems existieren Mechanismen für Ausnahmebehandlungen. Mechanismus auf niederen Ebenen Seite 396
21 Abschnitt: Kontrollfluss Ausnahmebehandlungen (Exceptional Control Flow) Auf allen Ebenen eines Computersystems existieren Mechanismen für Ausnahmebehandlungen. Mechanismus auf niederen Ebenen Exceptions Änderung des Kontrollflusses als Reaktion auf ein Systemereignis (also Änderung des Systemzustands) Seite 396
22 Abschnitt: Kontrollfluss Ausnahmebehandlungen (Exceptional Control Flow) Auf allen Ebenen eines Computersystems existieren Mechanismen für Ausnahmebehandlungen. Mechanismus auf niederen Ebenen Exceptions Änderung des Kontrollflusses als Reaktion auf ein Systemereignis (also Änderung des Systemzustands) Kombination von Hardware und OS-Software Seite 396
23 Abschnitt: Kontrollfluss Ausnahmebehandlungen (Forts.) (Exceptional Control Flow) Mechanismen auf höheren Ebenen Seite 397
24 Abschnitt: Kontrollfluss Ausnahmebehandlungen (Forts.) (Exceptional Control Flow) Mechanismen auf höheren Ebenen Prozessumschaltung Seite 397
25 Abschnitt: Kontrollfluss Ausnahmebehandlungen (Forts.) (Exceptional Control Flow) Mechanismen auf höheren Ebenen Prozessumschaltung Signale Seite 397
26 Abschnitt: Kontrollfluss Ausnahmebehandlungen (Forts.) (Exceptional Control Flow) Mechanismen auf höheren Ebenen Prozessumschaltung Signale Nichtlokale Sprünge (nonlocal Jumps) Seite 397
27 Abschnitt: Kontrollfluss Ausnahmebehandlungen (Forts.) (Exceptional Control Flow) Mechanismen auf höheren Ebenen Prozessumschaltung Signale Nichtlokale Sprünge (nonlocal Jumps) Implementiert durch OS-Software (Context Switch und Signals) oder C Runtime Library: nichtlokale Sprünge Seite 397
28 Abschnitt: Exceptions Systemkontext für Exceptions Seite 398
29 Abschnitt: Exceptions Exceptions Eine Exception ist die Übergabe der Kontrolle an das OS als Reaktion auf ein Ereignis (d.h. Änderung des Prozessorzustandes) Seite 399
30 Abschnitt: Exceptions Interrupt Vectors Seite 400
31 Abschnitt: Exceptions Asynchrone Exceptions (Interrupts) Verursacht durch Ereignisse außerhalb des Prozessors Seite 401
32 Abschnitt: Exceptions Asynchrone Exceptions (Interrupts) Verursacht durch Ereignisse außerhalb des Prozessors werden durch Setzen der Prozessor-Interruptleitung angezeigt Seite 401
33 Abschnitt: Exceptions Asynchrone Exceptions (Interrupts) Verursacht durch Ereignisse außerhalb des Prozessors werden durch Setzen der Prozessor-Interruptleitung angezeigt Interruptroutine lässt Prozessor bei der nächsten Anweisung der unterbrochenen Befehlsfolge weitermachen. Seite 401
34 Abschnitt: Exceptions Asynchrone Exceptions (Interrupts) Verursacht durch Ereignisse außerhalb des Prozessors werden durch Setzen der Prozessor-Interruptleitung angezeigt Interruptroutine lässt Prozessor bei der nächsten Anweisung der unterbrochenen Befehlsfolge weitermachen. Beispiele Seite 401
35 Abschnitt: Exceptions Asynchrone Exceptions (Interrupts) Verursacht durch Ereignisse außerhalb des Prozessors werden durch Setzen der Prozessor-Interruptleitung angezeigt Interruptroutine lässt Prozessor bei der nächsten Anweisung der unterbrochenen Befehlsfolge weitermachen. Beispiele I/O Interrupts Eingabe von ctrl-c über die Tastatur Eintreffen eines Pakets über das Netzwerk Eintreffen eines Datensektors von der Festplatte Seite 401
36 Abschnitt: Exceptions Asynchrone Exceptions (Interrupts) Verursacht durch Ereignisse außerhalb des Prozessors werden durch Setzen der Prozessor-Interruptleitung angezeigt Interruptroutine lässt Prozessor bei der nächsten Anweisung der unterbrochenen Befehlsfolge weitermachen. Beispiele I/O Interrupts Eingabe von ctrl-c über die Tastatur Eintreffen eines Pakets über das Netzwerk Eintreffen eines Datensektors von der Festplatte Hard Reset Interrupt Drücken des Resetknopfes Seite 401
37 Abschnitt: Exceptions Asynchrone Exceptions (Interrupts) Verursacht durch Ereignisse außerhalb des Prozessors werden durch Setzen der Prozessor-Interruptleitung angezeigt Interruptroutine lässt Prozessor bei der nächsten Anweisung der unterbrochenen Befehlsfolge weitermachen. Beispiele I/O Interrupts Eingabe von ctrl-c über die Tastatur Eintreffen eines Pakets über das Netzwerk Eintreffen eines Datensektors von der Festplatte Hard Reset Interrupt Drücken des Resetknopfes Soft Reset Interrupt Eingabe von ctrl-alt-del über die Tastatur Seite 401
38 Abschnitt: Synchrone Exceptions Synchrone Exceptions Verursacht durch Ereignisse, die als Ergebnis der Ausführung einer Anweisung auftreten Seite 402
39 Abschnitt: Synchrone Exceptions Synchrone Exceptions Verursacht durch Ereignisse, die als Ergebnis der Ausführung einer Anweisung auftreten Traps Beabsichtigt Beispiele: Systemaufrufe, Breakpoint Traps und spezielle Instruktionen Danach wird an der nächsten Anweisung der unterbrochenen Befehlsfolge weitergearbeitet Seite 402
40 Abschnitt: Synchrone Exceptions Synchrone Exceptions Verursacht durch Ereignisse, die als Ergebnis der Ausführung einer Anweisung auftreten Traps Beabsichtigt Beispiele: Systemaufrufe, Breakpoint Traps und spezielle Instruktionen Danach wird an der nächsten Anweisung der unterbrochenen Befehlsfolge weitergearbeitet Faults Unbeabsichtig, aber möglicherweise behebbar Beispiele: Seitenfehler (behebbar), Schutzverletzung (nicht behebbar) Entweder neue Ausführung der fehlerverursachenden (aktuellen) Anweisung oder Abbruch Seite 402
41 Abschnitt: Synchrone Exceptions Synchrone Exceptions Verursacht durch Ereignisse, die als Ergebnis der Ausführung einer Anweisung auftreten Traps Beabsichtigt Beispiele: Systemaufrufe, Breakpoint Traps und spezielle Instruktionen Danach wird an der nächsten Anweisung der unterbrochenen Befehlsfolge weitergearbeitet Faults Unbeabsichtig, aber möglicherweise behebbar Beispiele: Seitenfehler (behebbar), Schutzverletzung (nicht behebbar) Entweder neue Ausführung der fehlerverursachenden (aktuellen) Anweisung oder Abbruch Aborts Unbeabsichtigt und nicht behebbar Beispiele: Parity Fehler, Hardwarefehler Bricht aktuelles Programm ab Seite 402
42 Abschnitt: Synchrone Exceptions Trap Beispiel Öffnen einer Datei: Seite 403
43 Abschnitt: Synchrone Exceptions Trap Beispiel Öffnen einer Datei: Benutzer ruft open(filename, options) auf Funktion open führt den Assemblerbefehl int aus, der zu einem Systemaufruf führt Seite 403
44 Abschnitt: Synchrone Exceptions Trap Beispiel Öffnen einer Datei: Benutzer ruft open(filename, options) auf Funktion open führt den Assemblerbefehl int aus, der zu einem Systemaufruf führt OS muss Datei finden oder erzeugen und für Schreiben und Lesen vorbereiten Seite 403
45 Abschnitt: Synchrone Exceptions Trap Beispiel Öffnen einer Datei: Benutzer ruft open(filename, options) auf Funktion open führt den Assemblerbefehl int aus, der zu einem Systemaufruf führt OS muss Datei finden oder erzeugen und für Schreiben und Lesen vorbereiten Gibt Integer File Descriptor zurück Seite 403
46 Abschnitt: Synchrone Exceptions Trap Beispiel (Forts.) Seite 404
47 Abschnitt: Synchrone Exceptions Fault Beispiel 1 Speicherzugriff: Seite 405
48 Abschnitt: Synchrone Exceptions Fault Beispiel 1 Speicherzugriff: Benutzer schreibt in eine Speicheradresse Seite 405
49 Abschnitt: Synchrone Exceptions Fault Beispiel 1 Speicherzugriff: Benutzer schreibt in eine Speicheradresse Diese Seite des Benutzerspeichers ist auf die Festplatte ausgelagert Seite 405
50 Abschnitt: Synchrone Exceptions Fault Beispiel 1 Speicherzugriff: Benutzer schreibt in eine Speicheradresse Diese Seite des Benutzerspeichers ist auf die Festplatte ausgelagert Seiten-Handler muss die Seite in den physikalischen Speicher laden Seite 405
51 Abschnitt: Synchrone Exceptions Fault Beispiel 1 Speicherzugriff: Benutzer schreibt in eine Speicheradresse Diese Seite des Benutzerspeichers ist auf die Festplatte ausgelagert Seiten-Handler muss die Seite in den physikalischen Speicher laden Kehrt zur fehlerverursachenden Anweisung zurück Seite 405
52 Abschnitt: Synchrone Exceptions Fault Beispiel 1 Speicherzugriff: Benutzer schreibt in eine Speicheradresse Diese Seite des Benutzerspeichers ist auf die Festplatte ausgelagert Seiten-Handler muss die Seite in den physikalischen Speicher laden Kehrt zur fehlerverursachenden Anweisung zurück Erfolgreicher zweiter Versuch Seite 405
53 Abschnitt: Synchrone Exceptions Fault Beispiel 1 (Forts.) Seite 406
54 Abschnitt: Synchrone Exceptions Fault Beispiel 2 Speicherzugriff: Seite 407
55 Abschnitt: Synchrone Exceptions Fault Beispiel 2 Speicherzugriff: Benutzer schreibt in eine Speicheradresse Seite 407
56 Abschnitt: Synchrone Exceptions Fault Beispiel 2 Speicherzugriff: Benutzer schreibt in eine Speicheradresse Adresse ist ungültig Seite 407
57 Abschnitt: Synchrone Exceptions Fault Beispiel 2 Speicherzugriff: Benutzer schreibt in eine Speicheradresse Adresse ist ungültig Seiten-Handler entdeckt ungültige Adresse Seite 407
58 Abschnitt: Synchrone Exceptions Fault Beispiel 2 Speicherzugriff: Benutzer schreibt in eine Speicheradresse Adresse ist ungültig Seiten-Handler entdeckt ungültige Adresse Sendet SIGSEG-Signal zum Benutzerprozess Seite 407
59 Abschnitt: Synchrone Exceptions Fault Beispiel 2 Speicherzugriff: Benutzer schreibt in eine Speicheradresse Adresse ist ungültig Seiten-Handler entdeckt ungültige Adresse Sendet SIGSEG-Signal zum Benutzerprozess Benutzerprozess wird mit Segmentation Fault beendet Seite 407
60 Abschnitt: Synchrone Exceptions Fault Beispiel 2 (Forts.) Seite 408
61 Abschnitt: Prozesse Prozesse Def.: Ein Prozess ist die Instanz eines laufenden Programms Seite 409
62 Abschnitt: Prozesse Prozesse Def.: Ein Prozess ist die Instanz eines laufenden Programms eine der Grundideen der Informatik Seite 409
63 Abschnitt: Prozesse Prozesse Def.: Ein Prozess ist die Instanz eines laufenden Programms eine der Grundideen der Informatik nicht das Gleiche wie Programm oder Prozessor Seite 409
64 Abschnitt: Prozesse Prozesse Def.: Ein Prozess ist die Instanz eines laufenden Programms eine der Grundideen der Informatik nicht das Gleiche wie Programm oder Prozessor Prozessbegriff stellt zwei wesentliche Abstraktionen zur Verfügung Seite 409
65 Abschnitt: Prozesse Prozesse Def.: Ein Prozess ist die Instanz eines laufenden Programms eine der Grundideen der Informatik nicht das Gleiche wie Programm oder Prozessor Prozessbegriff stellt zwei wesentliche Abstraktionen zur Verfügung Logischer Kontrollfluss jedes Programm hat scheinbar exklusiven Zugriff auf die CPU Seite 409
66 Abschnitt: Prozesse Prozesse Def.: Ein Prozess ist die Instanz eines laufenden Programms eine der Grundideen der Informatik nicht das Gleiche wie Programm oder Prozessor Prozessbegriff stellt zwei wesentliche Abstraktionen zur Verfügung Logischer Kontrollfluss jedes Programm hat scheinbar exklusiven Zugriff auf die CPU privater Adressraum jedes Programm hat scheinbar exklusiven Zugriff auf den Hauptspeicher Seite 409
67 Abschnitt: Prozesse Prozesse Def.: Ein Prozess ist die Instanz eines laufenden Programms eine der Grundideen der Informatik nicht das Gleiche wie Programm oder Prozessor Prozessbegriff stellt zwei wesentliche Abstraktionen zur Verfügung Logischer Kontrollfluss jedes Programm hat scheinbar exklusiven Zugriff auf die CPU privater Adressraum jedes Programm hat scheinbar exklusiven Zugriff auf den Hauptspeicher Wie werden diese Illusionen aufrechterhalten? Prozessausführungen werden verschränkt (Multitasking) Adressraum wird durch das virtuelle Speichersystem verwaltet Seite 409
68 Abschnitt: Prozesse Multitasking Mehrere Prozesse laufen konkurrent auf dem System Seite 410
69 Abschnitt: Prozesse Multitasking Mehrere Prozesse laufen konkurrent auf dem System Prozess: Ausführen eines Programms Zustand besteht aus Speicherbelegung, Registerwerten und Programmzähler Seite 410
70 Abschnitt: Prozesse Multitasking Mehrere Prozesse laufen konkurrent auf dem System Prozess: Ausführen eines Programms Zustand besteht aus Speicherbelegung, Registerwerten und Programmzähler Wechselt ständig von einem Prozess zum anderen Prozess wird suspendiert, wenn er auf I/O wartet oder Timer Event auftritt Prozess wird entsprechend der Scheduling Strategie wiederaufgesetzt wenn I/O Operation abgeschlossen ist Seite 410
71 Abschnitt: Prozesse Multitasking Mehrere Prozesse laufen konkurrent auf dem System Prozess: Ausführen eines Programms Zustand besteht aus Speicherbelegung, Registerwerten und Programmzähler Wechselt ständig von einem Prozess zum anderen Prozess wird suspendiert, wenn er auf I/O wartet oder Timer Event auftritt Prozess wird entsprechend der Scheduling Strategie wiederaufgesetzt wenn I/O Operation abgeschlossen ist Stellt sich dem Benutzer dar, als würden alle Prozesse gleichzeitig ausgeführt obwohl die meisten Syteme nur einen Prozess zur Zeit ausführen können allerdings ist die Verarbeitungsleistung bedingt durch den Overhead geringer als würden sie wirklich alleine laufen Seite 410
72 Abschnitt: Prozesse Logische Kontrollflüsse Jeder Prozess hat seinen eigenen logischen Kontrollfluss. Seite 411
73 Abschnitt: Prozesse Konkurrente Prozesse Zwei Prozesse laufen konkurrent, wenn ihre Kontrollflüsse sich zeitlich überlappen. Seite 412
74 Abschnitt: Prozesse Konkurrente Prozesse Zwei Prozesse laufen konkurrent, wenn ihre Kontrollflüsse sich zeitlich überlappen. Ansonsten sind sie sequenziell. Seite 412
75 Abschnitt: Prozesse Konkurrente Prozesse Zwei Prozesse laufen konkurrent, wenn ihre Kontrollflüsse sich zeitlich überlappen. Ansonsten sind sie sequenziell. Beispiele: Konkurrent: A & B, A & C Sequenziell: B & C Seite 412
76 Abschnitt: Prozesse Benutzersicht auf konkurrente Prozesse Kontrollflüsse für konkurrente Prozesse sind physikalisch getrennt in der Zeit. Seite 413
77 Abschnitt: Prozesse Benutzersicht auf konkurrente Prozesse Kontrollflüsse für konkurrente Prozesse sind physikalisch getrennt in der Zeit. Trotzdem kann man konkurrente Prozesse als parallel laufend bezeichnen. Seite 413
78 Abschnitt: Prozesse Context Switching Seite 414
79 Abschnitt: Prozesse Context Switching Prozesse werden vom Kernel verwaltet, einem gemeinsam genutzten OS Code-Block. Seite 414
80 Abschnitt: Prozesse Context Switching Prozesse werden vom Kernel verwaltet, einem gemeinsam genutzten OS Code-Block. Wichtig: Der Kernel ist kein eigenständiger Prozess, sondern läuft als Teil eines Benutzerprozesses. Seite 414
81 Abschnitt: Prozesse Context Switching Prozesse werden vom Kernel verwaltet, einem gemeinsam genutzten OS Code-Block. Wichtig: Der Kernel ist kein eigenständiger Prozess, sondern läuft als Teil eines Benutzerprozesses. Der Kontrollfluss wechselt über einen Context Switch von einem Prozess zum anderen. Seite 414
82 Abschnitt: Prozesse Private Adressräume Jeder Prozess hat seinen eigenen privaten Adressraum: Seite 415
83 Abschnitt: Prozesse Zusammenfassung Exceptions Seite 416
84 Abschnitt: Prozesse Zusammenfassung Exceptions Ereignisse, die einen abweichenden Kontrollfluss erfordern Seite 416
85 Abschnitt: Prozesse Zusammenfassung Exceptions Ereignisse, die einen abweichenden Kontrollfluss erfordern Generierung extern (Interrupts) oder intern (Traps und Faults) Seite 416
86 Abschnitt: Prozesse Zusammenfassung Exceptions Ereignisse, die einen abweichenden Kontrollfluss erfordern Generierung extern (Interrupts) oder intern (Traps und Faults) Prozesse Seite 416
87 Abschnitt: Prozesse Zusammenfassung Exceptions Ereignisse, die einen abweichenden Kontrollfluss erfordern Generierung extern (Interrupts) oder intern (Traps und Faults) Prozesse Zu jeder gegebenen Zeit sind mehrere Prozesse im System aktiv Seite 416
88 Abschnitt: Prozesse Zusammenfassung Exceptions Ereignisse, die einen abweichenden Kontrollfluss erfordern Generierung extern (Interrupts) oder intern (Traps und Faults) Prozesse Zu jeder gegebenen Zeit sind mehrere Prozesse im System aktiv Nur jeweils einer kann zur Zeit ausgeführt werden Seite 416
89 Abschnitt: Prozesse Zusammenfassung Exceptions Ereignisse, die einen abweichenden Kontrollfluss erfordern Generierung extern (Interrupts) oder intern (Traps und Faults) Prozesse Zu jeder gegebenen Zeit sind mehrere Prozesse im System aktiv Nur jeweils einer kann zur Zeit ausgeführt werden Jeder Prozess hat scheinbar volle Kontrolle über Prozessor und privaten Adressraum Seite 416
90 Kapitel: Parallelrechner Parallelrechner Ständig steigende Anforderungen an die Rechenleistung, u.a. für: Seite 417
91 Kapitel: Parallelrechner Parallelrechner Ständig steigende Anforderungen an die Rechenleistung, u.a. für: Wettervorhersage, Geologie Astronomie, Kernphysik, Gentechnologie Datenbanken, Transaktionssysteme Seite 417
92 Kapitel: Parallelrechner Parallelrechner Ständig steigende Anforderungen an die Rechenleistung, u.a. für: Wettervorhersage, Geologie Astronomie, Kernphysik, Gentechnologie Datenbanken, Transaktionssysteme Performance eines einzelnen Rechners ist begrenzt Verteilen eines Programms auf mehrere Prozessoren Seite 417
93 Kapitel: Parallelrechner Parallelrechner Ständig steigende Anforderungen an die Rechenleistung, u.a. für: Wettervorhersage, Geologie Astronomie, Kernphysik, Gentechnologie Datenbanken, Transaktionssysteme Performance eines einzelnen Rechners ist begrenzt Verteilen eines Programms auf mehrere Prozessoren Vielfältige Möglichkeiten: Seite 417
94 Kapitel: Parallelrechner Parallelrechner Ständig steigende Anforderungen an die Rechenleistung, u.a. für: Wettervorhersage, Geologie Astronomie, Kernphysik, Gentechnologie Datenbanken, Transaktionssysteme Performance eines einzelnen Rechners ist begrenzt Verteilen eines Programms auf mehrere Prozessoren Vielfältige Möglichkeiten: Wie viele und welche Prozessoren? Kommunikation zwischen den Prozessoren? Programmierung und Hilfssoftware? Seite 417
95 Kapitel: Parallelrechner Performance Antwortzeit ( wall clock time, response time, execution time ): Gesamtzeit zwischen Programmstart und -ende, inkl. I/O Seite 418
96 Kapitel: Parallelrechner Performance Antwortzeit ( wall clock time, response time, execution time ): Gesamtzeit zwischen Programmstart und -ende, inkl. I/O Ausführungszeit (reine CPU-Zeit) user-time CPU-Zeit für Benutzerprogramm system-time CPU-Zeit für OS-Aktivitäten Unix: time make 7.950u 2.390s 0: % Seite 418
97 Kapitel: Parallelrechner Performance Antwortzeit ( wall clock time, response time, execution time ): Gesamtzeit zwischen Programmstart und -ende, inkl. I/O Ausführungszeit (reine CPU-Zeit) user-time CPU-Zeit für Benutzerprogramm system-time CPU-Zeit für OS-Aktivitäten Unix: time make 7.950u 2.390s 0: % Durchsatz: Anzahl bearbeiteter Programme / Zeit Seite 418
98 Kapitel: Parallelrechner Performance Antwortzeit ( wall clock time, response time, execution time ): Gesamtzeit zwischen Programmstart und -ende, inkl. I/O Ausführungszeit (reine CPU-Zeit) user-time CPU-Zeit für Benutzerprogramm system-time CPU-Zeit für OS-Aktivitäten Unix: time make 7.950u 2.390s 0: % Durchsatz: Anzahl bearbeiteter Programme / Zeit performance = 1 execution time Seite 418
99 Kapitel: Parallelrechner Performance Antwortzeit ( wall clock time, response time, execution time ): Gesamtzeit zwischen Programmstart und -ende, inkl. I/O Ausführungszeit (reine CPU-Zeit) user-time CPU-Zeit für Benutzerprogramm system-time CPU-Zeit für OS-Aktivitäten Unix: time make 7.950u 2.390s 0: % Durchsatz: Anzahl bearbeiteter Programme / Zeit performance = 1 execution time speedup = performance x performance y = execution time y execution time x Seite 418
100 Kapitel: Parallelrechner Performancegewinn Ausführungszeit: Anzahl der Befehle * Zeit pro Befehl Seite 419
101 Kapitel: Parallelrechner Performancegewinn Ausführungszeit: Anzahl der Befehle * Zeit pro Befehl weniger Befehle: besserer Compiler mächtigere Befehle (CISC) weniger Zeit pro Befehl einfachere Befehle (RISC) bessere Technologie Pipelining Caches parallele Ausführung superskalar, SIMD, MIMD Seite 419
102 Kapitel: Parallelrechner Amdahls Gesetz: Speedup durch Parallelisierung Seite 420
103 Kapitel: Parallelrechner Amdahls Gesetz: Speedup durch Parallelisierung System 1: berechnet Funktion X, zeitlicher Anteil 0 < F < 1 System 2: Funktion X ist schneller als X mit speedup SX: SX = Zeitbedarf(X) / Zeitbedarf(X ) Amdahls Gesetz: S gesamt = 1 (1 F)+ F SX Seite 420
104 Kapitel: Parallelrechner Amdahls Gesetz: Speedup durch Parallelisierung System 1: berechnet Funktion X, zeitlicher Anteil 0 < F < 1 System 2: Funktion X ist schneller als X mit speedup SX: SX = Zeitbedarf(X) / Zeitbedarf(X ) Amdahls Gesetz: S gesamt = 1 (1 F)+ F SX Optimierung lohnt nur für häufige Operationen!! Seite 420
105 Kapitel: Parallelrechner Amdahls Gesetz: Speedup durch Parallelisierung System 1: berechnet Funktion X, zeitlicher Anteil 0 < F < 1 System 2: Funktion X ist schneller als X mit speedup SX: SX = Zeitbedarf(X) / Zeitbedarf(X ) Amdahls Gesetz: S gesamt = 1 (1 F)+ F SX Optimierung lohnt nur für häufige Operationen!! Beispiele: SX = 1.1, F = 0.98, Sgesamt = 1/( ) = 1.10 SX = 2, F = 0.9, Sgesamt = 1/( ) = 1.82 SX = 2, F = 0.5, Sgesamt = 1/( ) = 1.33 SX = 10, F = 0.1, Sgesamt = 1/( ) = 1.09 Seite 420
106 Kapitel: Parallelrechner Parallele Ausführung: Superskalarer Prozessor Seite 421
107 Kapitel: Parallelrechner Parallelrechner: Motivation Leistungssteigerung durch schnellere Einzelprozessoren Grenze: Takte oberhalb von 10 GHz derzeit unrealistisch mehrere Prozessoren diverse Architekturkonzepte shared-memory vs. message-passing Overhead durch Kommunikation Programmierung ist ungelöstes Problem derzeit beliebtester Kompromiss: bus-basierte SMPs mit Prozessoren Seite 422
108 Kapitel: Parallelrechner SIMD: Flynn-Klassifikation SIMD SIMD MIMD single instruction, single data jeder klassische PC single instruction, multiple data Feldrechner/Parallelrechner z.b. Connection-Machine 2: 64K Prozessoren eingeschränkt: MMX/SSE: 2-8 fach parallel multiple instruction, multiple data Multiprozessormaschinen z.b. vierfach PentiumPro-Server MISD... Seite 423
109 Kapitel: Parallelrechner Parallelrechner: Klassifikation (Tanenbaum) parallele Rechnerarchitektur SISD SIMD MISD MIMD Vektor prozessor Array prozessor Multi prozessoren Multi Computer UMA COMA NUMA COW MPP Bus Switch CC NUMA NC NUMA Gitter Hyper würfel gemeinsamer Speicher Nachrichtenaustausch Seite 424
110 Kapitel: Parallelrechner Literatur [1] Randal E. Bryant and David O Hallaron. Computer Systems. Pearson Education, Inc., New Jersey, [2] David A. Patterson and John L. Hennessy. Computer Organization and Design. The Hardware / Software Interface. Morgan Kaufmann Publishers, Inc., San Francisco, [3] Andrew S. Tanenbaum and James Goodman. Computerarchitektur. Pearson Studium München, Seite 425
Proseminar Rechnerarchitekturen. Parallelcomputer: Multiprozessorsysteme
wwwnet-texde Proseminar Rechnerarchitekturen Parallelcomputer: Multiprozessorsysteme Stefan Schumacher, , PGP Key http://wwwnet-texde/uni Id: mps-folientex,v
Was machen wir heute? Betriebssysteme Tutorium 2. Organisatorisches. Frage 2.1.a. Theorieblätter Abgabe. Antwort. Probleme mit OS/161?
Was machen wir heute? Betriebssysteme Tutorium 2 Philipp Kirchhofer philipp.kirchhofer@student.kit.edu http://www.stud.uni-karlsruhe.de/~uxbtt/ Lehrstuhl Systemarchitektur Universität Karlsruhe (TH) 1
Parallelrechner (1) Anwendungen: Simulation von komplexen physikalischen oder biochemischen Vorgängen Entwurfsunterstützung virtuelle Realität
Parallelrechner (1) Motivation: Bedarf für immer leistungsfähigere Rechner Leistungssteigerung eines einzelnen Rechners hat physikalische Grenzen: Geschwindigkeit von Materie Wärmeableitung Transistorgröße
Johann Wolfgang Goethe-Universität
Flynn sche Klassifikation SISD (single instruction, single data stream): IS IS CU PU DS MM Mono (Mikro-)prozessoren CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory
Virtueller Speicher. SS 2012 Grundlagen der Rechnerarchitektur Speicher 44
Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 44 Die Idee Virtuelle Adressen Prozess 1 Speicherblock 0 Speicherblock 1 Speicherblock 2 Speicherblock 3 Speicherblock 4 Speicherblock
Intel 80x86 symmetrische Multiprozessorsysteme. Eine Präsentation im Rahmen des Seminars Parallele Rechnerarchitekturen von Bernhard Witte
Intel 80x86 symmetrische Multiprozessorsysteme Eine Präsentation im Rahmen des Seminars Parallele Rechnerarchitekturen von Bernhard Witte Gliederung I. Parallel Computing Einführung II.SMP Grundlagen III.Speicherzugriff
Die Mikroprogrammebene eines Rechners
Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.
Systeme I: Betriebssysteme Kapitel 4 Prozesse. Maren Bennewitz
Systeme I: Betriebssysteme Kapitel 4 Prozesse Maren Bennewitz Version 20.11.2013 1 Begrüßung Heute ist Tag der offenen Tür Willkommen allen Schülerinnen und Schülern! 2 Wdhlg.: Attributinformationen in
Grundlagen der Parallelisierung
Grundlagen der Parallelisierung Philipp Kegel, Sergei Gorlatch AG Parallele und Verteilte Systeme Institut für Informatik Westfälische Wilhelms-Universität Münster 3. Juli 2009 Inhaltsverzeichnis 1 Einführung
Computational Biology: Bioelektromagnetismus und Biomechanik
Computational Biology: Bioelektromagnetismus und Biomechanik Implementierung Gliederung Wiederholung: Biomechanik III Statische Elastomechanik Finite Elemente Diskretisierung Finite Differenzen Diskretisierung
Inhaltsverzeichnis. 1.1 Der Begriff des Betriebssystems 1.2 Zur Geschichte der Betriebssysteme 1.3 Aufbau eines Rechners
Inhaltsverzeichnis Systemprogrammierung - Kapitel 1 Einführung 1/19 1.1 Der Begriff des Betriebssystems 1.2 Zur Geschichte der Betriebssysteme 1.3 Aufbau eines Rechners E/A-Operationen, Speicherstrukturen
Grundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Grundbegriffe Hard Disks und Flash RAM Zugriff auf IO Geräte RAID Systeme SS 2012 Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Grundbegriffe
Rechnerarchitektur und Betriebssysteme (CS201): Multiprogramming und -Tasking Flynn-Klassifikation, ILP, VLIW
Rechnerarchitektur und Betriebssysteme (CS201): Multiprogramming und -Tasking Flynn-Klassifikation, ILP, VLIW 26. Oktober 2012 Prof. Dr. Christian Tschudin Departement Informatik, Universität Basel Uebersicht
Sicheres C Programmieren in Embedded Systemen ARM II (ARM7TMDI [1] ) Wintersemester 2010-2011
![Sicheres C Programmieren in Embedded Systemen ARM II (ARM7TMDI [1] ) Wintersemester 2010-2011](/thumbs/33/16650814.jpg "Sicheres C Programmieren in Embedded Systemen ARM II (ARM7TMDI [1] ) Wintersemester 2010-2011")
Sicheres C in Embedded Systemen ARM II (ARM7TMDI [1] ) Wintersemester 2010-2011 Dipl. Ing. (FH) Ebrecht Roland, Infineon Technologies AG M.Eng (Electronic Systems) Güller Markus, Infineon Technologies
Grundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur ARM, x86 und ISA Prinzipien Übersicht Rudimente des ARM Assemblers Rudimente des Intel Assemblers ISA Prinzipien Grundlagen der Rechnerarchitektur Assembler 2 Rudimente
Betriebssysteme Kap A: Grundlagen
Betriebssysteme Kap A: Grundlagen 1 Betriebssystem Definition DIN 44300 Die Programme eines digitalen Rechensystems, die zusammen mit den Eigenschaften dieser Rechenanlage die Basis der möglichen Betriebsarten
B.4. B.4 Betriebssysteme. 2002 Prof. Dr. Rainer Manthey Informatik II 1
Betriebssysteme Betriebssysteme 2002 Prof. Dr. Rainer Manthey Informatik II 1 Bekannte Betriebssysteme Windows 2000 CMS UNIX MS-DOS OS/2 VM/SP BS 2000 MVS Windows NT Solaris Linux 2002 Prof. Dr. Rainer
Hardware-Architekturen
Kapitel 3 Hardware-Architekturen Hardware-Architekturen Architekturkategorien Mehrprozessorsysteme Begriffsbildungen g Verbindungsnetze Cluster, Constellation, Grid Abgrenzungen Beispiele 1 Fragestellungen
Inhaltsverzeichnis. 2.4 Thread-Systeme. 2.1 Was ist ein Prozess? 2.2 Scheduling. 2.3 Interprozesskommunikation
Inhaltsverzeichnis Systemprogrammierung - Kapitel 2 Prozessverwaltung 1/21 2.1 Was ist ein Prozess? Definition Prozesszustände Prozesskontrollblöcke 2.4 Thread-Systeme Sinn und Zweck Thread-Arten Thread-Management
Rechnernutzung in der Physik. Betriebssysteme
Rechnernutzung in der Physik Betriebssysteme 1 Betriebssysteme Anwendungsprogramme Betriebssystem Treiber BIOS Direkter Zugriff von Anwenderprogrammen auf Hardware nur in Ausnahmefällen sinnvoll / möglich:
Betriebssysteme (BTS)
5.Vorlesung Betriebssysteme (BTS) Christian Baun cray@unix-ag.uni-kl.de Hochschule Mannheim Fakultät für Informatik Institut für Betriebssysteme 30.3.2007 Wiederholung vom letzten Mal Redundant Array of
Systemsoftware (SYS)
5.Vorlesung Systemsoftware (SYS) Christian Baun cray@unix-ag.uni-kl.de Hochschule Mannheim Fakultät für Informatik Institut für Robotik 2.11.2007 Wiederholung vom letzten Mal Redundant Array of independent
Parallelverarbeitung. Parallelverarbeitung. 2. Grundlagen. 2. Grundlagen. 2.1 Parallelität
2. Grundlagen Parallelverarbeitung SS 2005 Inhalt Parallelität Ebenen der Parallelität Parallelrechnerarchitekturen Parallele Programmiermodelle 18.04.05 Roland Wismüller, Univ. Siegen roland.wismueller@uni-siegen.de
Grundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur Einführung Unsere erste Amtshandlung: Wir schrauben einen Rechner auf Grundlagen der Rechnerarchitektur Einführung 2 Vorlesungsinhalte Binäre Arithmetik MIPS Assembler
Instruktionssatz-Architektur
Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Übersicht 1 Einleitung 2 Bestandteile der ISA 3 CISC / RISC Übersicht 1 Einleitung 2 Bestandteile
Computer-Architektur Ein Überblick
Computer-Architektur Ein Überblick Johann Blieberger Institut für Rechnergestützte Automation Computer-Architektur Ein Überblick p.1/27 Computer-Aufbau: Motherboard Computer-Architektur Ein Überblick p.2/27
Prüfung VO Betriebssysteme SS2008 / 7. Juli 2008
Name: Matrikel-Nr: Prüfung VO Betriebssysteme SS2008 / 7. Juli 2008 Bitte schreiben Sie leserlich und antworten Sie kurz und präzise. 1. Zeichnen Sie das Schichten-Modell eines Computersystems und markieren
Teil VIII Von Neumann Rechner 1
Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only
Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note:
Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 95 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel
Mehrprozessorarchitekturen (SMP, Cluster, UMA/NUMA)
Proseminar KVBK Mehrprozessorarchitekturen (SMP, Cluster, UMA/NUMA) Arian Bär 12.07.2004 1. Einleitung 2. Symmetrische Multiprozessoren (SMP) 2.1. Allgemeines 2.2. Architektur 3. Speicherarchitekturen
Moderne Betriebssysteme. Kapitel 8. Kapitel 8. Folie: 1. Multiprozessorsysteme. Autor: Andrew S. Tanenbaum
Moderne Betriebssysteme Kapitel 8 Multiprozessorsysteme Kapitel 8 Folie: 1 Multiprozessorsysteme Autor: Andrew S. Tanenbaum Pearson Studium 2009 2 3 4 5 6 7 Betriebssystemarten für Multiprozessoren Jede
Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13
UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 3 Betriebssystem Überwacher
Systemprogramme bezeichnen alle Programme, die bestimmte Aufgaben unterstützen, die unabhängig von einer konkreten Anwendung sind
Betriebssysteme Systemprogramme bezeichnen alle Programme, die bestimmte Aufgaben unterstützen, die unabhängig von einer konkreten Anwendung sind Umfaßt z.b. auch Compiler, Interpreter und Dienstprogramme
ARM Cortex-M Prozessoren. Referat von Peter Voser Embedded Development GmbH
ARM Cortex-M Prozessoren Referat von Peter Voser Embedded Development GmbH SoC (System-on-Chip) www.embedded-development.ch 2 Instruction Sets ARM, Thumb, Thumb-2 32-bit ARM - verbesserte Rechenleistung
Die L4-Mikrokern. Mikrokern-Familie. Hauptseminar Ansätze für Betriebssysteme der Zukunft. Michael Steil. Michael Steil 18.04.2002
Die L4-Mikrokern Mikrokern-Familie Hauptseminar Ansätze für Betriebssysteme der Zukunft 18.04.2002 Folie 1 Aufbau des Vortrags 1. Mikrokerne: Idee und Geschichte 2. L4: ein schneller Mikrokern 3. L4Linux:
bereit (oder Zombie genannt). Normales Ende (exit) und synchrone und asynchrone Signal-Ereignisse, z.b.
Prof. Dr. Michael Jäger FB MNI Lösungsvorschlag zur Klausur Betriebssysteme vom 1.10.2014 Blau gekennzeichnete Textstellen sind beispielhafte Lösungen bzw. Antworten zu den Aufgaben. Rot gekennzeichnete
Rapid I/O Toolkit. http://projects.spamt.net/riot. Alexander Bernauer alex@copton.net 08.12.08
Rapid I/O Toolkit http://projects.spamt.net/riot Alexander Bernauer alex@copton.net 08.12.08 Inhalt Motivation Architektur Beispiel I/O Features Ausblick Motivation Problemstellung Vorgaben Datenverarbeitung
Operating System Kernels
Operating System Kernels von Patrick Bitterling 1 Themenübersicht -Eine Einleitung über Kernel -Begriffserklärung, Architekturen -Kernel Subsysteme -Prozess-Scheduling, Speichermanagement,... -Der Networking
Protected User-Level DMA in SCI Shared Memory Umgebungen
Protected User-Level DMA in SCI Shared Memory Umgebungen Mario Trams University of Technology Chemnitz, Chair of Computer Architecture 6. Halle Chemnitz Seminar zu Parallelverarbeitung und Programmiersprachen
1. Übung - Einführung/Rechnerarchitektur
1. Übung - Einführung/Rechnerarchitektur Informatik I für Verkehrsingenieure Aufgaben inkl. Beispiellösungen 1. Aufgabe: Was ist Hard- bzw. Software? a Computermaus b Betriebssystem c Drucker d Internetbrowser
Prozesse und Threads. Peter Puschner Institut für Technische Informatik peter@vmars.tuwien.ac.at
Prozesse und Threads Peter Puschner Institut für Technische Informatik peter@vmars.tuwien.ac.at 1 Ziel: Gleichzeitiges, kontrolliertes Ausführen von Programmen auf einem Rechner Welche Mechanismen sind
Computerarchitektur. Andrew S.Tanenbaum James Goodman BIBLIOTHEK. Strukturen Konzepte Grundlagen. Pearson Studium
Andrew S.Tanenbaum James Goodman Technische Universität Darmatadt FACHBEREICH INFORMATIK BIBLIOTHEK Inventar-Nr.: Sachgebiete:. Standort: Computerarchitektur Strukturen Konzepte Grundlagen Pearson Studium
Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13
UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 2 Virtual Storage el0100 copyright
2.2 Rechnerorganisation: Aufbau und Funktionsweise
2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise
Ein Laufzeitsystem für hochgradig parallele Simulationen
Ein Laufzeitsystem für hochgradig parallele Simulationen Luc Bläser ETH Zürich / LBC Informatik Seminar für Verkehrssimulation TU Berlin, 6. Juni 2008 Motivation Parallele Simulation Selbstaktive Agenten
Realisierung: virtueller Prozessor: der reale Prozessor wird periodisch dem Programm zugewiesen Im Prozessor: durch Task-Status Segment (TSS)
1.2 Multitasking Damit ein Computer mehrere Aufgaben gleichzeitig erledigen kann, die jede für sich oder die auch gemeinsam arbeiten, z.b. Daten lesen Berechnungen ausführen Netzwerkkontakt abarbeiten
Kap 4. 4 Die Mikroprogrammebene eines Rechners
4 Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten (Befehl holen, Befehl dekodieren, Operanden holen etc.).
Projekt für Systemprogrammierung WS 06/07
Dienstag 30.01.2007 Projekt für Systemprogrammierung WS 06/07 Von: Hassan Bellamin E-Mail: h_bellamin@web.de Gliederung: 1. Geschichte und Definition 2. Was ist Virtualisierung? 3. Welche Virtualisierungssoftware
Was machen wir heute? Betriebssysteme Tutorium 12. Organisatorisches. Frage 12.1.a. Programmieraufgaben Vorstellung. Antwort
Was machen wir heute? Betriebssysteme Tutorium 12 1 Organisatorisches Philipp Kirchhofer philipp.kirchhofer@student.kit.edu http://www.stud.uni-karlsruhe.de/~uxbtt/ Lehrstuhl Systemarchitektur Universität
Aufbau und Funktionsweise eines Computers
Aufbau und Funktionsweise eines Computers Thomas Röfer Hardware und Software von Neumann Architektur Schichtenmodell der Software Zahlsysteme Repräsentation von Daten im Computer Hardware Prozessor (CPU)
Systeme 1. Kapitel 9.2. Interaktion von Hardware und Betriebssystem Linux-Kernel und x86 Systeme
Systeme 1 Kapitel 9.2 Interaktion von Hardware und Betriebssystem Linux-Kernel und x86 Systeme Speicherzugriffe auf x86 Systemen Auf x86 Systemen existieren drei Arten von Speicheradressen Logische Adresse
Konzepte von Betriebssystem Komponenten. Aufbau eines Modernen Betriebssystems (Windows NT 5.0)
Konzepte von Betriebssystem Komponenten Aufbau eines rnen Betriebssystems (Windows NT 5.0) Moritz Mühlenthaler 14.6.2004 1.Das Designproblem a) Überblick b) Design Goals c) Möglichkeiten der Strukturierung
Rechnerarchitekturen und Betriebssysteme (CS201): Intro Betriebssysteme, SW Interrupts, Supervisory Call
Rechnerarchitekturen und Betriebssysteme (CS201): Intro Betriebssysteme, SW Interrupts, Supervisory Call 4. November 2014 Prof. Dr. Christian Tschudin Departement Mathematik und Informatik, Universität
Klausurvorbereitung VS1 (Prof. Brecht) (B0rg Edition)
Ein Prozess kann unmittelbar vom Zustand 1. Running in den Zustand Ready 2. Running in den Zustand Blocked 3. Ready in den Zustand Running Klausurvorbereitung VS1 (Prof. Brecht) (B0rg Edition) Der Adressraum
Projektseminar Parallele Programmierung
HTW Dresden WS 2014/2015 Organisatorisches Praktikum, 4 SWS Do. 15:00-18:20 Uhr, Z136c, 2 Doppelstunden o.g. Termin ist als Treffpunkt zu verstehen Labore Z 136c / Z 355 sind Montag und Donnerstag 15:00-18:20
Betriebssysteme Kap B: Hardwaremechanismen
1 Betriebssysteme Kap B: Hardwaremechanismen 2 Beispielprozessor Ein- / Ausgabe p[ ] ir Leitwerk pc Register a f sp Rechenwerk Speicher m[ ] Spezielle Register Flagregister f f.i: Interrupt-Enable-Flag
Übung zu Grundlagen der Betriebssysteme. 7. Übung 27.11.2012
Übung zu Grundlagen der Betriebssysteme 7. Übung 27.11.2012 Threads Thread (Faden des (Kontrollflusses)): ist ein sequentieller Abarbeitungsablauf (Kontrollfluss) innerhalb eines Prozesses. Umfasst ein
Smartphone Entwicklung mit Android und Java
Smartphone Entwicklung mit Android und Java predic8 GmbH Moltkestr. 40 53173 Bonn Tel: (0228)5552576-0 www.predic8.de info@predic8.de Was ist Android Offene Plattform für mobile Geräte Software Kompletter
Von der Platte zur Anwendung (Platte, Treiber, Dateisystem)
(Platte, Treiber, Dateisystem) 1. Einleitung 2. Dateisysteme 2.1. Logisches Dateisystem 2.2. Dateiorganisationsmodul 2.3. Basis Dateisystem 3. Festplattentreiber 3.1. Funktionsweise 3.2. Scheduling Verfahren
Verteilte Datenbanken. Folien zum Datenbankpraktikum Wintersemester 2009/10 LMU München
Kapitel 8 Verteilte Datenbanken Folien zum Datenbankpraktikum Wintersemester 2009/10 LMU München 2008 Thomas Bernecker, Tobias Emrich unter Verwendung der Folien des Datenbankpraktikums aus dem Wintersemester
Das Prinzip an einem alltäglichen Beispiel
3.2 Pipelining Ziel: Performanzsteigerung é Prinzip der Fließbandverarbeitung é Probleme bei Fließbandverarbeitung BB TI I 3.2/1 Das Prinzip an einem alltäglichen Beispiel é Sie kommen aus dem Urlaub und
Kapitel III. Prozessverwaltung. VO Betriebssysteme
Kapitel III Prozessverwaltung V 1 Was ist ein Prozess? Prozesse ein exekutierendes Programm (aktive Einheit) ein Prozess benötigt Ressourcen: CPU-Zeiten, Speicher, Files, I/O Systeme Betriebssystem ist
COMPUTERKLASSEN MULTICOMPUTER und SPEZIALANWENDUNGSSYSTEME
D - CA - XIX - CC,M&SPC - 1 HUMBOLDT-UNIVERSITÄT ZU BERLIN INSTITUT FÜR INFORMATIK Vorlesung 19 COMPUTERKLASSEN MULTICOMPUTER und SPEZIALANWENDUNGSSYSTEME Sommersemester 2003 Leitung: Prof. Dr. Miroslaw
3 Programmiermodelle für parallele und verteilte Systeme
3 Programmiermodelle für parallele und verteilte Systeme Das vorherrschende Programmiermodell für parallele und verteilte Systeme ist das Client Server Modell. Das Client Server Modell ist unabhängig von
White Paper. Embedded Treiberframework. Einführung
Embedded Treiberframework Einführung White Paper Dieses White Paper beschreibt die Architektur einer Laufzeitumgebung für Gerätetreiber im embedded Umfeld. Dieses Treiberframework ist dabei auf jede embedded
Vortrag zum Seminar Konzepte und Techniken virtueller Maschinen und Emulatoren. Bruno Kleinert fuddl@gmx.de. 20. Juni 2007
User Mode Linux (UML) Vortrag zum Seminar Konzepte und Techniken virtueller Maschinen und Emulatoren Friedrich-Alexander-Universität Erlangen-Nürnberg Bruno Kleinert fuddl@gmx.de 20. Juni 2007 Überblick
11.0 Rechnerarchitekturen
11.0 Rechnerarchitekturen Die Ziele dieses Kapitels sind: Kennen lernen der Rechnerklassifikation nach Flynn Betrachtung von Prozessorarchitekturen auf verschiedenen Abstraktionsebenen - Befehlsarchitektur
Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München
Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (1) Was ist ein Rechner? Maschine, die Probleme für
13. Übung mit Musterlösung
13. Übung mit Musterlösung 1 Lösung 1 Teil 1.Multiple Choice) Bewertung: Ein Punkt für richtige Antwort, für jede falsche Antwort ein Punktabzug. a) Für die Exponentialverteilung ist die Zeit bis zum nächsten
OSEK-OS. Oliver Botschkowski. oliver.botschkowski@udo.edu. PG AutoLab Seminarwochenende 21.-23. Oktober 2007. AutoLab
OSEK-OS Oliver Botschkowski oliver.botschkowski@udo.edu PG Seminarwochenende 21.-23. Oktober 2007 1 Überblick Einleitung Motivation Ziele Vorteile Einführung in OSEK-OS Architektur Task Management Interrupt
1 Proseminar: Konzepte von Betriebssystem-Komponenten. Thema: Server OS AS/400 Referend: Sand Rainer. Server OS - AS/400
1 Proseminar: Konzepte von Betriebssystem-Komponenten Server OS - AS/400 Gliederung Was ist eine AS/400? Wie ist OS/400 aufgebaut? Was kann eine AS/400? Bsp.: Logische Partitionierung 2 Proseminar: Konzepte
WISSENSWERTES ÜBER WINDOWS SCALE-OUT FILE SERVER
WISSENSWERTES ÜBER WINDOWS SCALE-OUT FILE SERVER AGENDA 01 File Server Lösungen mit Windows Server 2012 R2 02 Scale-out File Server 03 SMB 3.0 04 Neue File Server Features mit Windows Server 2016 05 Storage
L3. Datenmanipulation
L Datenmanipulation Aufbau eines Computers Prozessor, Arbeitsspeicher und system Maschinensprachen und Maschinenbefehle Beispiel einer vereinfachten Maschinensprache Ausführung des Programms und Befehlszyklus
1 Einleitung zum RISC Prozessor
1 Einleitung zum RISC Prozessor Wesentliche Entwicklungsschritte der Computer-Architekturen [2, 3]: Familienkonzept von IBM mit System/360 (1964) und DEC mit PDP-8 (1965) eingeführt: Gleiche Hardware-Architekturen
Rechnerarchitektur SS 2014
Rechnerarchitektur SS 2014 Parallele Rechnersysteme Michael Engel TU Dortmund, Fakultät für Informatik Teilweise basierend auf Material von Gernot A. Fink und R. Yahyapour 3. Juni 2014 1/30 Mehrprozessorsysteme
Datenbanksystem. System Global Area. Hintergrundprozesse. Dr. Frank Haney 1
Datenbanksystem System Global Area Hintergrundprozesse Dr. Frank Haney 1 Komponenten des Datenbanksystems System Global Area Program Global Area Hintergrundprozesse Dr. Frank Haney 2 System Global Area
Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7
1 Vortrag Atmega 32 Von Urs Müller und Marion Knoth Urs Müller Seite 1 von 7 Inhaltsverzeichnis 1 Vortrag Atmega 32 1 1.1 Einleitung 3 1.1.1 Hersteller ATMEL 3 1.1.2 AVR - Mikrocontroller Familie 3 2 Übersicht
Redundanz und Replikation
Redundanz und Replikation Fehlertoleranz auf Systemebene Kurt Kanzenbach Friedrich Alexander Universität Erlangen-Nürnberg 25. November 2014 1 / 29 Redundanz und Replikation Replikation Replikation: Koordinierter
Rechner Architektur. Martin Gülck
Rechner Architektur Martin Gülck Grundlage Jeder Rechner wird aus einzelnen Komponenten zusammengesetzt Sie werden auf dem Mainboard zusammengefügt (dt.: Hauptplatine) Mainboard wird auch als Motherboard
A Kompilieren des Kernels... 247. B Lineare Listen in Linux... 251. C Glossar... 257. Interessante WWW-Adressen... 277. Literaturverzeichnis...
1 Einführung................................................ 1 1.1 Was ist ein Betriebssystem?............................... 1 1.1.1 Betriebssystemkern................................ 2 1.1.2 Systemmodule....................................
Military Air Systems
Trennung von Applikationen unterschiedlicher Kritikalität in der Luftfahrt durch Software en am Beispiel des Real-time Operating Systems PikeOS Dr. Bert Feldmann DGLR Workshop Garching, 09.10.2007 Seite
Systeme 1. Kapitel 6. Nebenläufigkeit und wechselseitiger Ausschluss
Systeme 1 Kapitel 6 Nebenläufigkeit und wechselseitiger Ausschluss Threads Die Adressräume verschiedener Prozesse sind getrennt und geschützt gegen den Zugriff anderer Prozesse. Threads sind leichtgewichtige
9. Fehlerbehandlung Advanced Programming Techniques. Wintersemester 2009 / 2010 Prof. Dr. Bernhard Humm Hochschule Darmstadt, FB Informatik
9. Fehlerbehandlung Advanced Programming Techniques Wintersemester 2009 / 2010 Prof. Dr. Bernhard Humm Hochschule Darmstadt, FB Informatik 1 Prof. Dr. Bernhard Humm, Hochschule Darmstadt, FB Informatik:
PROGRAMMIEREN MIT UNIX/LINUX-SYSTEMAUFRUFEN
PROGRAMMIEREN MIT UNIX/LINUX-SYSTEMAUFRUFEN UNIX/Linux-Interprozesskommunikation 8. UNIX/Linux-Signale Wintersemester 2015/16 UNIX/Linux-IPC-Mechanismen Nachrichtenbasierter Informationsaustausch: 5. 1.
Business Process Model and Notation
BPMN 2.0 Crashkurs Business Process Model and Notation entwickelt von der Object Management Group, einem Konsortium von vielen Firmen (u.a. HP, IBM, Microsoft, Oracle, SAP) >60 verschiedene Produkte implementieren
Erfolg mit Embedded Vision Systemen. Dipl.-Ing. Carsten Strampe Embedded Vision Systeme 1
Erfolg mit Embedded Vision Systemen Dipl.-Ing. Carsten Strampe Embedded Vision Systeme 1 Erfolg mit Embedded Vision Systemen Embedded Prozessoren vs. X86er Derivate DSP vs. FPGA vs. GPP wer ist geeigneter
Enterprise Computing
Enterprise Computing Prof. Dr.-Ing. Wilhelm G. Spruth Teil 6 Partitionierung NUMA Sharing Disk Storage HP Superdome Cell Board 4 Itanium 2 CPU Chips 32 128 Gbyte I/O Bus mit Kühlern Hauptspeicher Anschlüsse
System Monitoring mit strace. Systemcall tracing
System Monitoring mit strace Systemcall tracing 1 Gliederung Einleitung: Was ist strace Grundlagen zu strace Kernel Kernelspace vs. Userspace Systemcalls ptrace Simple strace (Demo) strace die wichtigsten
x86 Open Source Virtualisierungstechniken Thomas Glanzmann <thomas@glanzmann.de>
x86 Open Source Virtualisierungstechniken März 2006 Zu meiner Person Informatik Student an der Universität Erlangen im 9. Semester 4 jährige Mitarbeit an dem Projekt FAUmachine der
Design and Implementation of a Soft-error Resilient OSEK Real-time Operating System
Design and Implementation of a Soft-error Resilient OSEK Real-time Operating System Florian Lukas Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich Alexander Universität Erlangen
Redundant Array of Inexpensive Disks
22.01.2010 1 2 3 4 5 Es war einmal im Jahre 1988... Prozessoren, Speicher besser und günstiger Festplatten: - Speicherplatz bleibt teuer - Zugriff bleibt langsam Moore s Law Amdahl s Law S = 1 (1 f )+(f
Rechnerarchitektur und Betriebssysteme (CS201): Semaphor, Monitor, Deadlocks, Re-Entrance
Rechnerarchitektur und Betriebssysteme (CS201): Semaphor, Monitor, Deadlocks, Re-Entrance 5. November 2013 Prof. Dr. Christian Tschudin Departement Mathematik und Informatik, Universität Basel Repetition
IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1
IT für Führungskräfte Zentraleinheiten 11.04.2002 Gruppe 2 - CPU 1 CPU DAS TEAM CPU heißt Central Processing Unit! Björn Heppner (Folien 1-4, 15-20, Rollenspielpräsentation 1-4) Harald Grabner (Folien
Untersuchungen zur Zulassung von Software unterschiedlicher Sicherheitsklassen auf einem Prozessormodule unter dem neuartigen Betriebssystem PikeOS
Untersuchungen zur Zulassung von Software unterschiedlicher Sicherheitsklassen auf einem Prozessormodule unter dem neuartigen Betriebssystem PikeOS Automotive Safety & Security 2008 Stuttgart, 19. 20.11.2008
OSEK / OSEKtime Ausgewählte Kapitel eingebetteter Systeme
OSEK / OSEKtime Ausgewählte Kapitel eingebetteter Systeme Wilhelm Haas Wilhelm.Haas@informatik.stud.uni-erlangen.de Friedrich-Alexander-Universität Erlangen-Nürnberg Institut für Informatik Lehrstuhl 4
Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7)
Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) J. Zhang zhang@informatik.uni-hamburg.de Universität Hamburg AB Technische Aspekte Multimodaler Systeme
Kurz: Stimme meinen Vorrednern zu: Angenehme Atmosphäre. Eher ein Fachgespräch als eine Prüfung. Eindeutig zu empfehlen
Kursversion WS: 10/11 02.2012 Kurs 1727 Kurz: Stimme meinen Vorrednern zu: Angenehme Atmosphäre. Eher ein Fachgespräch als eine Prüfung. Eindeutig zu empfehlen Grundlagen Parallele Programmierung? Was
4D Server v12 64-bit Version BETA VERSION
4D Server v12 64-bit Version BETA VERSION 4D Server v12 unterstützt jetzt das Windows 64-bit Betriebssystem. Hauptvorteil der 64-bit Technologie ist die rundum verbesserte Performance der Anwendungen und
2.1 Verteilte Hardware-Architekturen 2.2 Grundbegriffe verteilter Betriebssysteme 2.3 Verteilte Betriebssystemkerne
Kap. 2: Systemarchitektur 2.1 Verteilte Hardware-Architekturen 2.2 Grundbegriffe verteilter Betriebssysteme 2.3 Verteilte Betriebssystemkerne Verteilte Systeme 2-1 2.1 Verteilte Hardware-Architekturen
Windows CE. Process Control and Robotics. Fabian Garagnon
Windows CE Process Control and Robotics Fabian Garagnon 14.01.2009 Agenda 3 Geschichte & Timeline Echtzeit & Multithreading Architektur Memory Management & Context Switch Entwicklung unter CE Interrupts