Praktikum Frequenz Synthese PLL 1. Ziele In diesem Praktikum geht es darum, die Phase-Locked Loop Technik zur Frequenzsynthese näher kennen zu lernen. Die Schwierigkeit im Verständnis besteht oftmals darin, dass nicht Spannungen oder Ströme geregelt werden sondern Phasen. Welche Baublöcke beinhaltet sie, wie misst man die Teilblöcke aus, wie beherrscht man die geschlossene Schleife. Um in einem Nachmittag Erfolg zu haben, wird eine Anwendung im Bereich < 1 MHz ausgewählt und nur ein PLL 2. Ordnung betrachtet. Im ersten Teil dem Warm-up werden die Blöcke aus dem Datenblatt mathematisch beschrieben und daraus die Schleifenverstärkung abgeleitet. Mit der Daumenregel aus dem Skript wir das Loop Filter theoretisch dimensioniert und die Schleifenverstärkung graphisch dargestellt inklusive der Phasenmarge. Im zweiten Teil wird die PLL Schaltung um den CD4046/MC14046 aufgebaut und die Blöcke soweit zugänglich ausgemessen. Am geschlossenen Loop sollen die Loop Filter Werte auf Erfolg überprüft werden, sowie auch ein erfolgloses Design getestet werden. 2. Warm-up Applikation: In einer Signalverarbeitungskarte werden impulsförmige Signale digitalisiert. Die Repetitionsfrequenz dieser Pulse driftet mit der Zeit und ist variabel im Bereich 200-400 Hz. Der Impuls selber soll aber immer exakt mit 512 Samples pro Periode erfasst werden, um diese Samples einer 512 Punkt FFT zu zuführen. Die präzise Erfassung erlaubt es in der Auswertung spezifische Merkmale besser herauszulesen. Ihr Job ist es, dafür besorgt zu sein, dass unabhängig der momentanen Repetitionsfrequenz genau N = 512 Samples pro Puls genommen werden. Der Block Pulse Source liefert ein Triggersignal zu jedem Puls. Fig. P-1 Sampling Takt Erzeugung für Pulse Die für diese Aufgabe benutzte Schaltung ist in Fig. P3 abgebildet. Die Betriebsspannung der CMOS Bausteine betrage V DD = 10 V, V SS = 0 V. Nehmen sie an, dass CMOS von V SS bis V DD aussteuerbar ist. Der Phasendetektor ist ein Phasen- /Frequenzdetektor (PFD) vom Typ Flanke mit einem Arbeitsbereichbereich von ± 2π. Das Loop Filter sei ein passives Lead-Lag Glied. Bestimmen sie die aus dem Datenblatt (Auszug im Anhang MC14046 benutzen) die VCO Grösse VCO. Für den VCO sei C = 680 pf, R VCO1 =10 kω und R VCO2 = 100 kω vorgegeben. 1(10)
T VCO (s) = s VCO 2π(f = s(v high high f V low low ) ) TDIV (s) = DIV = 1 N T PD (s) = PD = V DD V 4π SS V (s) = S PD DIV VCO s F (s) = PD DIV VCO 1 (1+ sτ2 ) s (1+ s( τ + τ 1 2 )) PD = VCO = DIV = Fig. P2: PLL Design Gleichungen Skizzieren sie die Schleifenverstärkung für einen Loop ohne Filter in die Vorlage im Anhang. Würde man den Loop so realisieren, so wäre er stabil, wenn ihn auch jede noch so kleine Störung zum Regeln animiert und die Vergleichsfrequenz den VCO ungedämpft frequenzmoduliert. Ein Filter ist unabdingbar zwecks Unterdrückung. Es birgt aber auch die Gefahr, dass der Loop instabil wird. Da die Variation der Pulse Wiederholrate langsam ist, wird eine notwendige Bandbreite für den Loop von 4 Hz angenommen. Das heisst die Frequenz f 3 bei der der Betrag der Schleifenverstärkung 1 sein soll liegt bei 4 Hz. C ist wählbar und wird mit 3.3 µf (Typ Folie) festgelegt Für die Anwendung der Daumenregel wähle man den Faktor 4. 2(10)
Bestimmen sie damit f 2 = und R 2 = Bestimmen sie aus dem Betrag der Schleifenverstärkung, welcher bei f 3 den Wert 1 haben soll die Zeitkonstante (τ 1 + τ 2 ) und daraus R 1. R 1 = Tragen sie den Betrag der Schleifenverstärkung asymptotisch in dasselbe Blatt ein. Optional: Bestimmen sie den Phasenverlauf der Schleifenverstärkung und darin die Phasenmarge (Phasengang + 180 0 ). Für die graphische Darstellung können sie auch ein einfaches Mathe Programm benutzen (z.b. MathCad, Matlab), beachten sie aber u.u. die Mehrdeutigkeit der atan- Funktion. 3. Praktischer Teil Achten sie darauf, welchen Herstellertyp des PLL Bausteins sie vorliegen haben (Siehe Anhang A MC14046 oder CD4046). Entsprechend ist der VCO Bereich etwas verschieden. Bauen sie die Schaltung fertig auf. Für die Messung wird als Pulse Trigger Quelle ein Rechteckgenerator (200 Hz 400 Hz) benutzt. Wichtig: Einspeisung mit 4 V pp, via BNC Buchse. AC gekoppelt mit 100 nf 1 µf. Pegel mit O kontrollieren! Alle Signale ausser dem Generator werden mit 10:1 O- Sonden gemessen, da CMOS Logik weder lange Leitungen noch 50 Ohm Lasten treiben kann. Der VCO ist mit C = 680 pf und R VCO1 = 10 kω und R VCO2 = 100 kω bestückt. Das Loop Filter C ist 3.3 µf, R 1 und R 2 sind der Berechnung Abschnitt 2 zu entnehmen. Als Teiler durch 512 dient ein CD4040 mit dem Ausgang Q9 (siehe Anhang D). Fig. P3: Schema PLL Synthesizer Baustein 4046 Unbenutzte CMOS Eingänge: CD4040: Reset Pin 11 auf Masse MC14046/CD4046: Inhibit Pin 5 auf Masse Übrige Pins bleiben offen. Datenblatt Download: http://www.datasheet4u.com/html/c/d/4/cd4046bc_nationalsemiconductor.pdf.html http://www.datasheetspdf.com/pdf/mc14046/397618/1 3(10)
3.1. Messungen Nehmen sie Fig. P3 zur Hand. Trennen sie vorerst die Rückführung vom Teiler CD4040 zum Phasendetektor und vom Loopfilter zum VCO auf. Speisen sie eine DC Spannung (0 V bis V DD ) am VCO Steuereingang (Pin 9) ein, messen sie die Frequenz am VCO Ausgang (Pin 4) und bestimmen sie VCO. VCO = Optional: Nehmen sie Fig. P3 zur Hand. Die Verbindungen bleiben getrennt. Man verbinde den VCO- Ausgang (Pin 4) direkt mit dem Phasendetektor Eingang (Pin 3). Nun stellen sie den VCO mit der DC Spannung auf 100 khz ein. Mit dem Generator sucht man dieselbe Frequenz und beobachtet dabei den Ausgang des Phasendetektors in Funktion der momentanen Phasenverschiebung (Pin 1 Lock Detektor, Pin 13 PFD Ausgang). Vergleiche mit Anhang B und C. Beobachten sie das Signal auch nach dem Loop Filter. Nun wird der VCO Ausgang (Pin 4) an den Teiler Takteingang (Pin 10) angeschlossen und der Teiler Ausgang (Pin 12) an den PD Eingang (Pin 3). Das Loop Filter wird mit dem VCO Steuereingang verbunden (Pin 9). Der Generator soll auf 200 Hz gestellt werden. Er wird auch als Trigger -Signal für das Oszilloskop benutzt und auf CH1 dargestellt. Das VCO Ausgangssignal liegt an CH2 des Oszilloskops. Ist es synchronisiert (eingerastet und das 512-fache)? Beobachten sie ob das VCO Signal im ganzen Bereich der Referenzfrequenz von 200 Hz bis 400 Hz einrastet (kann einige Sekunden dauern wegen dem Ziehvorgang). Beobachten sie das Jittern des Signals auf der Ausgangsfrequenz wie auch nach dem Teiler. Der Jitter ist relativ gross, da der Phasendetektor etwas primitiv ist und eine Totzeit hat. Zudem moduliert der Rest der Summenfrequenz vom PDF Ausgang den VCO ebenfalls. Bestimmen sie den Bereich in dem der VCO einrasten kann. Bestimmen sie grob mittels Uhr die Einrastzeit T p + T L für einen Frequenzsprung von 80 Hz am Pulse Signal und vergleichen mit der Formel in Anhang C (Startfrequenz aus ca. Mitte 300 Hz) T P +T L (Messung) = T P +T L (Abschätzung) = Bestimmen sie den peak-peak Jitter des VCO-Signals in Mikrosekunden. Trigger auf Eingangssignal Generator. Messen am PLL VCO Output. O Betrieb mit Nachleuchten. J = P.S. Der rms Wert beträgt grob J/6. Schliessen sie den Widerstand R 2 in Serie zu C im Loop Filter kurz. Welchen Term des Loop Filters haben sie damit eliminiert und welche Auswirkung hat dies wahrscheinlich? Beobachten sie das Jittern des Signals auf der Ausgangsfrequenz wie auch nach dem Teiler. Was sagt ihnen die Messung? 4(10)
Optional: Berechnen sie ein schnelleres Filter mit Bandbreite f 3 = 20 Hz und Marge 2 für die Daumenregel. Bestücken sie es und wiederholen die Messung. Bestimmen sie Amplitudengang und Phasenmarge graphisch für diese Variante. Welche Eigenfrequenz und welches Dämpfungsmass erhalten sie nun rechnerisch? 4. Weiterführende Aufgabe: Umbau zum FM Demodulator. Entfernen des Teilers. VCO Ausgang direkt mit Phasendetektor verbinden. Vorteilhaft EXOR Phasendetektor benutzen (frei von Nadelimpulsen) Loop Filter für f 3 = 2 khz berechnen Eingangsignal vom Generator: f 0 = 100 khz mit FM moduliert (f m = 0 2 khz, Hub variabel) Beobachten sie den VCO Steuereingang vorteilhaft nach dem Spannungsfolger Pin 10 (RL > 10 kω anschliessen). Variieren sie die Modulationsfrequenz und den Hub. Welche Beobachtungen stellen sie an? Fig. P4: Demodulator für FM-Signale (UW) 5(10)
5 Anhang A: Diagramm für Schleifenverstärkung 6(10)
Anhang B: Datenblatt Für MC14040 gelten folgende Formeln für R VCO1 und R VCO2 : *Nutzbereich V SS + 1V V DD 1V 7(10)
Für CD4046 von National Semiconductors gilt beim VCO für R VCO1 und R VCO2 : Anhang C Arbeitsweise des Phasen- Frequenz- Detektors (PFD) Phasen-/Frequenzdetektor 2 MC14046/ CD4024 8(10)
Die mittlere Einrastzeit T P +T L für einen Frequenzsprung f VCO und Phasendetektor Typ PFD gilt als grober Richtwert: 1 f VCO DIV T P 2 π falls fvco DIV >> 2π f3 sonst T P = 0 20 f2 f3 T L 1 f 3 Quelle: Dan H. Wolaver, Phase-Locked Loop Circuit Design 1991, p.173 9(10)
Anhang D: Datenblatt Division Ratio 2 8 = 256 2 9 = 512 2 10 = 1024 2 11 = 2048 2 12 = 4096 10(10)