4. Digitale Netzwerke

4 Digitale Netzwerke Folie 1 4. Digitale Netzwerke 4.1 Allgemeine Einführung Es werden zwei Arten logischer Schaltungen (digitaler Netzwerke) unterschieden (vgl. Abbildung 4.1): kombinatorische Schaltungen (Schaltnetze) reine Komposition aus Logik-Gattern ohne Rückkopplung. Weitere Unterteilung durch die Anzahl der vorhandenen Gatterebenen (Stufigkeit) (s.u.) 1. sequentielle Schaltungen (Schaltwerke) mit Rückkopplung Ausgangssignal nicht mehr ausschließlich von Eingangssignalen der Schaltung abhängig, sondern zusätzlich von den inneren Zuständen der Schaltung, die an die Gattereingänge zurückgekoppelt werden Fähigkeit der Schaltung zur Speicherung der inneren Zustände (Vorgeschichte der Schaltung). Weitere Spezifikation durch den Zusatz synchron bzw. asynchron. synchrone Schaltwerke Steuerung des Zustandswechsels über einen zentralen Takt. asynchrone Schaltwerke ein solcher Takt existiert nicht. Speicherelemente (Flipflops) werden durch Signale innerhalb des Schaltwerkes gesteuert, oder die Gatterlaufzeiten werden als eine quasi Speicherung der inneren Zustände genutzt. 1 Die in der Abbildung angegebenen Beispiele für Schaltnetze werden in einem der folgenden Kapitel erläutert. Die Bedeutung ist für das weitere Verständnis dieses Grundlagenkapitels nicht notwendig.

4 Digitale Netzwerke Folie 2 Digitales Netzwerk Schaltnetz Schaltwerk zweistufig (z.b. PLA-Struktur, zur Realisierung der dis- oder konjunktiven Normalform) mehrstufig (z.b. ortsequentieller Addierer) synchron asynchron Abbildung 4.1: Unterteilung Digitaler Netzwerke

4 Digitale Netzwerke Folie 3 4.2 Kombinatorische Schaltungen 4.2.1 Definition Definition 4-1: Kombinatorische Schaltungen Schaltnetze sind logische Schaltungen, deren Ausgangssignale A 1, A 2,..., A m nur von den Eingangssignalen E 1, E 2,..., E n (Eingangsbelegung) abhängen. D.h. die Ausgänge der Schaltung hängen zu jedem beliebigen Zeitpunkt nur von der Eingangsbelegung ab. E1 E2... Schaltnetz A1 A2 E n A m Diese Schaltungen werden auch als Schaltnetze bezeichnet. Das logische Verhalten des Schaltnetzes ist durch eine Schar Boolescher Funktionen beschreibbar: A 1 = f 1 (E 1, E 2,..., E n ) A 2 = f 2 (E 1, E 2,..., E n ) : A m = f m (E 1, E 2,..., E n ).

4 Digitale Netzwerke Folie 4 Beispiel: 5-stufiges Schaltnetz mit X = A ( B C + C) + A B Ebene 1 Ebene 2 Ebene 3 Ebene 4 Ebene 5 Definition 4-2: Stufigkeit Der Signalverlauf eines Schaltnetzausganges kann durch seine zugehörige Boolesche Funktion beschrieben werden. Bei der Berechnung des Ausgangswertes für eine gegebene Eingangsbelegung muss die durch die Verknüpfung und die Klammerung gegebene Reihenfolge des Booleschen Funktionsterms beachtet werden. Auch das Schaltnetz muss diese Berechnungsreihenfolge einhalten, deshalb muss die Erzeugung des Ausgangssignals auch in mehreren Schritten (Stufen) erfolgen. Die Schaltung kann dementsprechend in mehrere Gatter-Ebenen unterteilt werden. Die erste Ebene repräsentiert die innersten Operationen (i.d.r. die Negation der Eingangssignale). In der nachfolgenden Ebene werden jeweils die Teilausdrücke realisiert, zu deren Auswertung die Ergebnisse der vorherigen Ebene notwendig sind. Aus einem gegebenen Schaltnetz lässt sich umgekehrt die zugehörige Boolesche Funktion des Ausgangssignals durch sukzessive Verknüpfung der Ausdrücke ablesen, die beim Verfolgen aller möglichen Signalpfade von den Eingängen bis zum Ausgang entstehen.

4 Digitale Netzwerke Folie 5 Ebene 1 Ebene 2 Ebene 3 Ebene 4 Ebene 5 4.2.2 Schaltungen mit nur einem Gattertyp Es ist möglich, alle Booleschen Funktionen mit Ausdrücken darzustellen, die nur eine Art von Verknüpfung enthalten (vgl. Kap. 1.4 Systeme vollständiger Verknüpfung). Somit kann jede beliebige Gatterschaltung unter Verwendung eines einzigen Gattertyps (NAND- bzw. NOR-Gatter) aufgebaut werden. So aufgebaute Schaltungen werden als NAND- bzw. NOR-Technik bezeichnet. Eine einfache Methode: direkte Umwandlung der UND-, ODERbzw. NICHT-Ausdrücke in ihre entsprechenden NAND- bzw. NOR-Äquivalente. NAND UND ( B) ( A B) ODER ( A) ( B B) NICHT NOR A ( A A) ( B B) A ( A B) ( A B) A A A A -> möglicherweise entstehen sehr lange Ausdrücke und dadurch aufwendige Schaltungen mit unnötig vielen Gattern. Oftmals bessere Methode: erst algebraische Umformungen, um günstigere Ergebnisse zu bekommen. Bei der algebraischen Umformung werden vorwiegend die De Morgansche Regel und die Grundfunktion Identität verwendet.

4 Digitale Netzwerke Folie 6 Beispiel: X = D ( C + A B) G2 G1 G3 G4 X Durch Einsetzen der NOR-Äquivalente kann die Schaltung zu einem Schaltnetz aus NOR-Gattern umgewandelt werden. X G1 G2 G3 G4 Durch geschicktes Umformen kann eine vereinfachte Schaltung gefunden werden:

4 Digitale Netzwerke Folie 7 4.2.3 Realisierung von Schaltnetzen Oft müssen auf Grund technologischer und/oder anderer Anforderung an die zu entwickelnde Schaltung bestimmte Randbedingungen eingehalten werden: zweistufiges Netzwerk, um die Signallaufzeit klein zu halten. Einschränkungen bezüglich der zu verwendeten Gatter, d.h. es dürfen nur Gatter eines Typs und/oder nur Gatter mit 2 Eingängen verwendet werden. komplexere (effektivere) Schaltnetze, so genannte Komplexgatter, als Elementargatter Beispiel: X = (A + B + C) D 1.) "Eins-zu-eins-Übertragung" der gegebenen Schaltfunktion in ein Schaltnetz 2.) Realisierung bei vorgeschriebenem Gattertyp 2.1) Unter Verwendung der NOR-Technik X = (A + B + C) D = (A + B + C) + D

4 Digitale Netzwerke Folie 8 2.2) Unter Verwendung ausschließlich von NAND- Gatter mit 2 Eingängen 1. Möglichkeit: D C B A D C B A D C B A D C) B (A X = + = + = + + = 2. Möglichkeit: D C D B D A D C D B D A D C D B D A D C) B (A X = = + + = + + =

4 Digitale Netzwerke Folie 9 4.3 Sequentielle Schaltungen 4.3.1 Definition Definition 4-3: Sequentielle Schaltungen Schaltwerke sind logische Schaltungen, deren Ausgangssignale A 1, A 2,..., A m nicht nur von den Eingangssignalen E 1, E 2,..., E n (Eingangsbelegung) abhängen sondern auch von den inneren Zuständen der Schaltung Y 1, Y 2,..., Y n, die an die Gattereingänge zurückgekoppelt werden (Feedback- Schleife). Dies bedingt die Fähigkeit des Schaltnetzes zur Speicherung der inneren Zustände. Hierfür werden Speicherelemente, so genannte Flipflops, eingesetzt. E n Schaltwerk A m Diese Art Schaltungen werden auch als Schaltwerke bezeichnet. Des Weiteren wird zwischen synchronen und asynchronen Schaltungen unterschieden. Bei einem synchronen Schaltwerk verursacht ein periodisches Referenzsignal, der Takt, bei den Speicherelementen ein Zustandswechsel und damit ändern sich die inneren Zustände der Schaltung. Bei asynchronen Netzwerken gibt es keinen solchen gemeinsamen Takt, hier ändern sich die Zustände der Speicherelemente nicht gleichzeitig (asynchron).

4 Digitale Netzwerke Folie 10 4.3.2 Flipflops 4.3.2.1 Einführung Definition 4-4: Flipflop Ein Flipflop ist ein elementarer 1-bit Speicher. Im Unterschied zu den bisher kennen gelernten Verknüpfungsgliedern (z.b. UND-Gatter) besitzt ein Flipflop zwei stabile Zustände (bistabiles Kippglied), nämlich Ausgang auf logisch 1 und Ausgang auf logisch 0. Durch kurzzeitige Ansteuerung des Flipflops (Impuls an einem Eingang) kann es von einem Zustand in den anderen umgeschaltet werden, in dem es dann bis zum nächsten Impuls verharrt. Mit einem Flipflop lassen sich also, solange die Stromversorgung anliegt, binäre Informationen beliebig lang speichern.

4 Digitale Netzwerke Folie 11 4.3.2.2 RS-Flipflop Das RS-Flipflop (grundlegendes Flipflop) kann durch Verwendung zweier NOR-Gatter konstruiert werden. Dabei wird der Ausgang eines NOR-Gatters auf einen Eingang des anderen NOR-Gatters zurückgeführt. Durch diese statische Rückkopplung wird erreicht, dass die Schaltung zwei stabile Zustände einnehmen kann. ohne Rückkopplung: Z a b X E1 X E2 X A X C Z 0 0 0 0 0 1 1 Z 1 0 0 0 1 0 1 Z 2 0 0 1 0 1 0 Z 3 0 0 1 1 0 0 Z 4 0 1 0 0 0 1 Z 5 0 1 0 1 0 1 Z 6 0 1 1 0 0 0 Z 7 0 1 1 1 0 0 Z 8 1 0 0 0 1 0 Z 19 1 0 0 1 0 0 Z 10 1 0 1 0 1 0 Z 11 1 0 1 1 0 0 Z 12 1 1 0 0 0 0 Z 13 1 1 0 1 0 0 Z 14 1 1 1 0 0 0 Z 15 1 1 1 1 0 0

4 Digitale Netzwerke Folie 12 mit Rückkopplung (d.h. X E1 = X A und X E2 = X C ): für a = 0 & b = 0 & X E1 = 0 & X E2 = 0 => X A = 0 / 1 & X C = 0 / 1 X E1 = 0 & X E2 = 1 => X A = 0 & X C = 1 X E1 = 1 & X E2 = 0 => X A = 1 & X C = 0 X E1 = 1 & X E2 = 1 => X A = 0 / 1 & X C = 0 / 1 für a = 0 & b = 1 & X E1 = 0 & X E2 = 0 => X A = 0 & X C = 1 X E1 = 0 & X E2 = 1 => X A = 0 & X C = 1 X E1 = 1 & X E2 = 0 => X A = 0 & X C = 1 X E1 = 1 & X E2 = 1 => X A = 0 & X C = 1 für a = 1 & b = 0 & X E1 = 0 & X E2 = 0 => X A = 1 & X C = 0 X E1 = 0 & X E2 = 1 => X A = 1 & X C = 0 X E1 = 1 & X E2 = 0 => X A = 1 & X C = 0 X E1 = 1 & X E2 = 1 => X A = 1 & X C = 0 für a = 1 & b = 1 & X E1 = 0 & X E2 = 0 => X A = 0 & X C = 0 X E1 = 0 & X E2 = 1 => X A = 0 & X C = 0 X E1 = 1 & X E2 = 0 => X A = 0 & X C = 0 X E1 = 1 & X E2 = 1 => X A = 0 & X C = 0 instabiler Zustand stabiler Zustand stabiler Zustand instabiler Zustand stabiler Zustand stabiler Zustand stabiler Zustand stabiler Zustand stabiler Zustand stabiler Zustand stabiler Zustand stabiler Zustand nicht zulässiger Zustand nicht zulässiger Zustand nicht zulässiger Zustand nicht zulässiger Zustand

4 Digitale Netzwerke Folie 13 Das RS-Flipflop besitzt zur Steuerung seines Speicherzustands zwei Eingänge: S, um das Flipflop zu setzen (set) R, um das Flipflop zu löschen oder zurückzusetzen (reset)

4 Digitale Netzwerke Folie 14 Die nachfolgende Tabelle zeigt für die jeweilige Eingangsbelegung abhängig vom vorherigen Zustand den resultierenden Folgezustand (Ausgangswert): S R n Q 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 n 1 Q + n 1 Q n + 1 Q + Funktion DNF: n+ 1 n Q = SRQ + SRQ + SRQ n n Das Schaltverhalten eines Flipflops kann auch mittels einer logischen Funktionsgleichung beschrieben werden. Diese so genannte charakteristische Gleichung des RS-Flipflops kann der Wahrheitstabelle entnommen und beispielsweise mittels eines KV-Diagramms vereinfacht werden: Q n+ 1 = S + R Q n Das Zustandübergangsdiagramm eines RS-Flipflops sieht dementsprechend folgendermaßen aus:

4 Digitale Netzwerke Folie 15 Ein RS-Flipflop lässt sich auch aus zwei NAND-Gattern aufbauen. Die Eingänge des Flipflops sind in diesem Fall negiert, d.h. genau genommen stellt die folgende Schaltung ein RS -Flipflop dar. Um das Verhalten eines RS-Flipflops - wie es obige Funktionstabelle beschreibt - unter Verwendung von NAND-Gattern zu erhalten, muss den Eingängen jeweils ein NOT-Gatter vorgeschaltet werden. Bei komplexeren Schaltungen wird in der Praxis das entsprechende Symbol verwendet. In der DIN 40700 ist für das RS-Flipflop das folgende Symbol festgelegt: S R Q Q Das RS-Flipflop ist das Basiselement der sequentiellen Schaltungstechnik.

4 Digitale Netzwerke Folie 16 4.3.2.3 Taktsteuerung Bei den vorgestellten Flipflops handelt es sich um asynchrone Schaltungen, da ein Zustandswechsel zu jeder Zeit erfolgen kann. Um einen Zustandswechsel zu kontrollierten Zeiten zu erwirken wird ein zusätzlicher Kontroll- bzw. Takteingang eingeführt. Dieser ermöglicht die Steuerung des Zeitpunktes, an dem ein Zustandswechsel erfolgen kann. Dies wird notwendig, wenn z.b. mehrere Flipflops parallel angesteuert werden sollen oder die Information nur zu bestimmten Zeitpunkten aufgenommen werden soll. Es gibt zwei Arten von Taktsteuerung zwischen denen bezüglich der Wirkung des Taktsignals unterschieden wird: Taktzustandssteuerung Taktflankensteuerung Nur der Takt löst einen Zustandswechsel aus (synchrones Schaltverhalten).

4 Digitale Netzwerke Folie 17 Taktzustandsgesteuerte Flipflops: Aufnehmen der Information an den Eingängen nur während der Dauer des Taktimpulses (1-Phase oder 0-Phase) auf. Taktflankengesteuerte Flipflops: Übernehmen der Eingangsinformationen, die unmittelbar vor der aktiven Taktflanke an den Eingängen anliegt. Ansonsten ist das Flipflop unempfindlich sowohl gegenüber Signaländerungen als auch gegenüber Störsignalen. Findet ein Wechsel von logisch 0 auf logisch 1 statt, so wird von einer positiven Taktflanke gesprochen, bei einem Wechsel von logisch 1 auf logisch 0 von einer negativen Taktflanke. T= positiv flankengesteuert negativ flankengesteuert Eine Möglichkeit der Taktflankensteuerung zeigt die folgende Schaltung:

4 Digitale Netzwerke Folie 18 Die Verzögerung realer Gatterschaltungen vom Eingang zum Ausgang wird hier ausgenutzt, um bei der aktiven Taktflanke einen kurzen Impuls zu erzeugen, währenddessen die Eingangsinformation in das Flipflop übernommen wird. Ein negativ taktflankengesteuertes Flipflop wird durch schlichtes Invertieren des Takteingangs gewonnen. Zur Kennzeichnung taktzustands- bzw. taktflankengesteuerter Flipflops wird entweder ein Rechteck oder ein Pfeil am Takteingang des Flipflops gezeichnet. T positiver Taktzustand T steigende Taktflanke T negativer Taktzustand T fallenden Taktflanke

4 Digitale Netzwerke Folie 19 4.3.2.4 JK-Flipflop Bei RS-Flipflops ist der Zustand R = S = 1 verboten! Das JK-Flipflop beseitigt dieses Defizit. Hierbei werden die Ausgänge des Flipflops zurückgeführt und mit den Eingängen UND-verknüpft. Da mindestens ein Ausgang immer logisch 0 ist, bewirkt selbst die Eingabe einer logischen 1 auf beide Eingänge das nur eine logische 1 weitergereicht wird und sich dadurch kein unerwarteter Zustand einstellen kann. Die Eingänge werden mit J und K bezeichnet. Die Funktionsweise eines JK-Flipflops lässt sich mittels der folgenden Tabelle erläutern. J K n Q 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 n 1 Q + n 1 Q n + 1 Q + Funktion

4 Digitale Netzwerke Folie 20 Aus der Wahrheitstabelle lässt sich die charakteristische Gleichung des JK-Flipflops ableiten: Q n+ 1 = J Q n + K Q n Das JK-Flipflop hat nach DIN ein dem RS-Flipflop ähnliches Symbol. J K Q Q In der nachfolgenden Abbildung wird die Funktionsweise des JK-Flipflops mit Hilfe des Zustandübergangsdiagramms erläutert.

4 Digitale Netzwerke Folie 21 In der Praxis: JK-Flipflops mit zusätzlichen statischen negierten R- und S-Eingängen. Bei einer Belegung mit einer logischen 1 sind diese wirkungslos. Bei einer Belegung von S mit einer logischen 0 Takteingang wird gesperrt und der Flipflop- Speicher gesetzt. Sobald S wieder eine logische 1 führt, ist der Takteingang freigegeben und das Flipflop arbeitet wieder normal allerdings ausgehend vom Zustand Q = 1. (Analog für die Belegung von R mit einer logischen 0.) Symbol eines JK-Flipflops mit statischen Eingängen: S J T K Q Q S: Preseteingang R: Reseteingang R

4 Digitale Netzwerke Folie 22 4.3.2.5 D-Flipflop Vermeidung des verbotenen Zustands des RS-Flipflops durch Verhindern der Eingangskombination R = S = 1, z.b. durch Vorschalten eines Inverters vor den zweiten Eingang. Beim D-Flipflop folgt der Ausgang immer direkt dem Eingang. Die Bezeichnung D-Flipflop kommt vom englischen Wort to delay (verzögern), da der Ausgang Q dem Eingang D verzögert folgt. Wahrheitstabelle: n 1 D Q + 0 0 I I Charakteristische Gleichung: Q n + 1 = D In einer Schaltung wird das D-Flipflop wie in der folgenden Abbildung gezeigt symbolisiert: D Q Das D-Flipflop findet z.b. beim Aufbau von Registern zur Zwischenspeicherung von Signalen Verwendung. Q

4 Digitale Netzwerke Folie 23 4.3.2.6 T-Flipflop Aus dem JK-Flipflop kann durch einfache Beschaltung ein T- Flipflop oder Taktuntersetzer gewonnen werden: E T J K Q Q Der Ausgangszustand des T-Flipflops hängt nicht von der Eingangsvariablen ab, sondern ändert sich jeweils mit dem Taktsignal Toggle-Flipflop (T-Flipflop). Bei dieser Schaltung handelt es sich somit um einen Binärteiler oder Frequenzhalbierer. Funktionstabelle: n 1 E Q + n 0 Q n I Q E: Enable; ermöglicht oder sperrt die interne Rückkopplung von Q und Q nach J und K. Wird der Eingang E mit einer logischen 1 belegt und der Eingang T mit einem periodischen Taktsignal, so nimmt das Flipflop nach jedem zweiten Takt den alten Zustand wieder an. Die Frequenz des Ausgangssignals Q ist also halb so groß wie die Taktfrequenz. Die charakteristische Gleichung des T-Flipflops ergibt sich mit J = K = E zu: Q n+ 1 = E Q n + E Q n

4 Digitale Netzwerke Folie 24 4.3.2.7 Das Master-Slave-Prinzip Werden mehrere RS-Flipflops so hintereinander geschaltet, dass der Ausgang des einen Flipflops mit dem Eingang des nachfolgenden Flipflops verbunden ist und alle Kontrolleingänge parallel verbunden sind, so würden alle Flipflops gleichzeitig (synchron) angesteuert werden. Beim Anlegen eines Variablenwerts am Eingang des ersten Flipflops, würden während der Dauer des Taktzustandes T=1 alle Flipflops den gleichen Ausgangszustand annehmen, da das Signal direkt durchgereicht würde. Vermeidung durch eine Zweizustandssteuerung, Master-Slave- Prinzip : Hier werden zwei Flipflops mit Kontrolleingang hintereinander geschaltet, wobei das hintere Flipflop mit einem, dem vorderen Flipflop gegenüber invertiertem Taktsignal, angesteuert wird. Begriffe: erstes Flipflop Master-Flipflop zweites Flipflop Slave-Flipflop Kombinierte Flipflops Zweispeicher-Flipflop, Zwischenspeicher-Flipflop oder Master-Slave-Flipflop. Durch die Verwendung zweier Flipflops pro Speicherelement wird eine Zweiflankensteuerung erreicht.

4 Digitale Netzwerke Folie 25 Wichtig beim Master-Slave-Prinzip ist, dass beim Wechsel des Taktes von T = 0 nach T = 1 zuerst die Eingänge des Slave- Flipflops gesperrt werden, bevor die Eingänge des Master- Flipflops freigegeben werden. Umgekehrt müssen bei einem Taktwechsel von T = 1 nach T = 0 zuerst die Eingänge des Master-Flipflops gesperrt werden, bevor die Eingänge des Slave-Flipflop freigegeben werden. 1 2 3 0 1 4 Punkt Funktion 1 Sperren der Eingänge des Slave-Flipflops 2 Übernahme der Information in das Master-Flipflop 3 Sperren der Eingänge des Master-Flipflops 4 Slave-Flipflop übernimmt den Zustand des Master- Flipflops

4 Digitale Netzwerke Folie 26 4.4 Register 4.4.1 Einführung Information liegt selten in Form eines einzelnen Bits vor. Außerdem werden für die Verknüpfung nicht zeitgleich eintreffender Informationen Zwischenspeicher mit kurzer Zugriffszeit benötigt. Zusammenfassung mehrerer Flipflops (entsprechend der Breite eines Datenwortes) zu einer Einheit (Register). Taktsignale aller Flipflops werden gleichzeitig angesteuert synchron. Register gibt es in verschiedenen Ausführungen.

4 Digitale Netzwerke Folie 27 4.4.2 Schieberegister Aufgabe: Information schrittweise z.b. innerhalb einer Speicherkette (Schieberegister) weiterführen. Die Daten werden durch Taktimpulse um eine oder mehrere Stellen verschoben, wobei bei jedem Taktimpuls die Daten nur um eine Stelle verschoben werden. Einsatzgebiet: Z.B. bei der Realisierung der digitalen Grundrechenarten Multiplizieren und Dividieren (realisierbar durch Addition bzw. Subtraktion und einer Stellenverschiebung). Das Schieben einer Dualzahl entspricht einer mathematischen Operation. Werden den Ausgängen des Schieberegisters Stellenwertigkeiten zugeordnet, so bedeutet eine Stellenverschiebung der Dualzahl nach rechts eine Multiplikation mit 2 pro Stelle und nach links eine Division durch 2 pro Stelle. Die einfachste Form eines Schieberegisters zeigt die Abbildung: D-Flipflops, deren Eingänge mit den Ausgängen des vorherigen Flipflops verbunden sind. Diese Ausführung des Schieberegisters lädt die Daten seriell ein und gibt sie parallel wieder aus. Mit jedem Taktsignal werden die Daten um eine Stelle nach rechts geschoben.

4 Digitale Netzwerke Folie 28 Bei einer anderen Ausführung des Schieberegisters werden die Daten seriell ein- und ausgelesen. Hierbei handelt es sich um einen so genannten FIFO-Speicher (First In - First Out). Q 4.4.3 Ringschieber Ringschieber werden durch Schieberegister hergestellt, bei denen die Ausgänge des letzten Flipflops mit den Eingängen des ersten Flipflops verbunden werden. Ein Signal das durch das Schieberegister geführt wird, gelangt somit nach einmaligem Durchlauf wieder an den Anfang zurück. Solch ein Register kann auch als ein Ringzähler verwendet werden.

4 Digitale Netzwerke Folie 29 4.4.4 Seriell/Parallel-Umsetzer Serien/Parallel-Umsetzer werden benötigt, wenn die einzelnen Stellen einer Information nacheinander ankommen, zur Weiterverarbeitung diese aber parallel vorliegen müssen. Das Gegenstück hierzu ist der Parallel/Seriell-Umsetzer, der die parallel eingelesene Information seriell über ein Taktsignal ausgibt. Bei dem nachfolgend skizzierten Schieberegister ist ein paralleles Einlesen und ein serielles Schieben der Daten möglich. Das Laden und Speichern des Registers wird über den Eingang T P gesteuert und das serielle Schieben über das Taktsignal T S. Dieses Schieberegister wird häufig auch als PISO (Parallel In - Seriell Out) bezeichnet.

4 Digitale Netzwerke Folie 30 Im Gegensatz dazu werden in einem SIPO (Seriell In - Parallel Out) die Daten seriell eingelesen und parallel ausgegeben. Der Eingang T P zum parallelen Laden des Registers wird hierbei nicht mehr benötigt. Das zugehörige Schaltsymbol zu den beschriebenen Schieberegistern sieht folgendermaßen aus:

4 Digitale Netzwerke Folie 31 4.4.5 Zwischenspeicher Ein Schieberegister kann auch als PIPO (Parallel In - Parallel Out) genutzt werden. Die hauptsächliche Anwendung dieses Registers liegt in der Synchronisierung und Zwischenspeicherung. Der Eingang T S zum seriellen Schieben der Daten wird in dieser Ausführung nicht benötigt.

4 Digitale Netzwerke Folie 32 4.5 Zähler 4.5.1 Einführung Zähler werden in vielen Bereichen der Informationsverarbeitung benötigt, wenn eine große Anzahl von Ereignissen über einen großen Zeitraum oder eine sehr schnelle Folge von Ereignissen gemessen werden soll. Elektronische Zähler sind in der Lage eine Folge von Impulsen am Eingang des Zählers abzuzählen. Zähler sind Schaltungen, bei denen eine eindeutige Zuordnung zwischen der Anzahl der Impulse am Eingang und den Zuständen an den Ausgängen besteht. Bei einer Anzahl n Ausgänge sind 2 n Kombinationen denkbar, welche einen bestimmten Zählerzustand repräsentieren. Diese Ausgänge können zur Anzeige oder zur Weiterverarbeitung verwendet werden. Vorwärts Zähler: Rückwärts Zähler: Synchrone Zählern: Addition der einkommenden Impulse. Subtraktion der einkommenden Impulse. Parallele Ansteuerung aller Bausteine über eine Taktleitung. Asynchrone Zähler: Weitergeben des Taktsignal vom Ausgang eines Bausteins auf den Eingang des nachfolgenden Bausteins. Ferner unterscheidet der Zählcode Zähler in Binär- oder BCD- Zähler. BCD-Zähler ermöglichen bei entsprechender Innenschaltung das Zählen im Aiken- oder 3-Exzess-Code.

4 Digitale Netzwerke Folie 33 4.5.2 Asynchrone Zähler Asynchrone Zähler: Hintereinanderschaltung von JK-Flipflops. Die beiden Eingänge des Flipflops werden auf logisch 1 gesetzt und der Takteingang wird vom Ausgang des vorherigen Flipflops gespeist. Dadurch arbeiten die Flipflops als Taktuntersetzer. Wird an den Eingang T des ersten Flipflops ein Taktsignal angelegt, so ergibt sich das folgende Impulsdiagramm. Wird jedem Ausgang eine Wertigkeit zugeordnet (z.b. E0 = 1, E1 = 2, E2 = 4, E3 = 8), so ergibt sich der Dualcode und der Zähler durchläuft alle dualen Zahlen:

4 Digitale Netzwerke Folie 34 Takt E3 E2 E1 E0 Ziffer 0 0 0 0 0 0 1 0 0 0 1 1 2 0 0 1 0 2 3 0 0 1 1 3 4 0 1 0 0 4 5 0 1 0 1 5 6 0 1 1 0 6 7 0 1 1 1 7 8 1 0 0 0 8 9 1 0 0 1 9 10 1 0 1 0 10 11 1 0 1 1 11 12 1 1 0 0 12 13 1 1 0 1 13 14 1 1 1 0 14 15 1 1 1 1 15 16 0 0 0 0 0 17 0 0 0 1 1 Für einen entsprechenden Rückwärtszähler brauchen nur geringfügige Änderungen an der Schaltung vorgenommen werden. Werden nämlich statt der regulären Ausgänge der Flipflops die invertierten Ausgänge verwendet und ihnen die entsprechenden Wertigkeiten zugeordnet, so ergibt sich ein asynchroner Rückwärtszähler im Dualcode.

4 Digitale Netzwerke Folie 35 4.5.3 Synchrone Zähler Bei einem synchronen Zähler werden alle Flipflops über ein Taktsignal gleichzeitig angesteuert. Gegenüber dem asynchronen Zähler arbeiten die Flipflops nicht mehr als Taktuntersetzer, sondern die jeweilige Beschaltung der Eingänge J und K der Flipflops führt zu der Funktion eines Zählers. Hierzu gilt es, für alle Flipflops die entsprechende Funktion der beiden Eingänge J und K zu finden. Bei einem 4 Bit Synchronzähler sind dies schon 16 Funktionen. Das Aufstellen der Funktionen kann vereinfacht werden, wenn beide Eingänge des ersten Flipflops mit logisch 1 versehen werden. Schließlich ändert das niederwertigste Bit ständig den Zustand. Für die Beschaltung der restlichen Flipflops werden die Zusammenhänge durch Betrachten der Wahrheitstabelle gesucht. D C B A 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

4 Digitale Netzwerke Folie 36 Das zweite Flipflop wechselt jeweils dann seinen Zustand, wenn das erste Flipflop eine logische 1 am Ausgang führt -> Legen des Ausgangs auf den Eingang des zweiten Flipflops. Das dritte Flipflop ändert seinen Zustand, wenn die ersten beiden Flipflops gleichzeitig eine logische 1 am Ausgang führen. -> Eingänge des dritten Flipflops bestehen aus einer UND-Verknüpfung der Ausgänge der ersten beiden Flipflops. Das vierte Flipflop ändert seinen Zustand nur, wenn alle drei vorherigen Flipflops eine logische 1 an ihren Ausgängen führen -> UND-Verknüpfung der Ausgänge der ersten drei Flipflops. Die Schaltung lässt sich beliebig nach der oben beschriebenen Methode erweitern. Um einen entsprechenden Rückwärtszähler zu erhalten brauchen wiederum nur die invertierten Ausgänge verwendet werden.

4 Digitale Netzwerke Folie 37 4.5.4 Zähler in verschiedenen Codes Neben dem Dualcode gibt es noch weitere Codes, wie z.b. den BCD-, den Aiken- oder den 3-Exzess-Code, für die ein Zähler realisiert werden kann. Hierbei handelt es sich um asynchrone Zähler. Zähler im BCD-Code: Zähler im Aiken-Code: Zähler im 3-Exzess-Code:

4 Digitale Netzwerke Folie 38 4.5.5 Ladbare Zähler Durch eine schaltungstechnische Erweiterung kann der Zähler mit einem LOAD-Eingang versehen werden. Dadurch ist es möglich, eine bestimmte Startzahl vorzugeben. Dies kann z.b. für eine Rückwärtszähler verwendet werden, der von einer gegebenen Zahl bis auf Null herunterzählt, ein sog. Countdown.