Technische Informatik (Master) Themen am 12.10.2017: Mögliche Themen des Semesters, Termine Zielvorstellungen vereinbaren. Achtung: Die vorgeführten Beispiele sind NICHT auf den Folien -> mitschreiben! Ulrich Schaarschmidt HS Düsseldorf, WS 2017/18 Ihr Dozent Ulrich G. Schaarschmidt Gebäude 5, 4. Etage Raum 032 Telefon: 4351-3144 email: Ulrich.Schaarschmidt@hsduesseldorf.de Labor: Gebäude 5, 4. Etage Raum 032 Laboringenieur: Oliver v. Fragstein, Bsc. CIT Email: Oliver.Fragstein@fh-duesseldorf.de 12.10.2017 U.G. Schaarschmidt - HS-D 2 HS Düsseldorf (c) U.Schaarschmidt 1
12.10.2017 U.G. Schaarschmidt - HS-D 3 Übersicht Vorlesungen: 3-stündig, donnerstags von 08:00 11:00 m. Pause, Vorlesungen mit Seminarcharakter; Jeder Teilnehmer erarbeitet auch eigene Themen und berichtet dem Auditorium. Übungen: 1-stündig, donnerstags von 11:00-11:45, Besprechung und Vorführung der Hausaufgaben, Abgabe nach 2 Woche (nach der Übung mit Ihrer aktiven Beteiligung). 12.10.2017 U.G. Schaarschmidt - HS-D 4 HS Düsseldorf (c) U.Schaarschmidt 2
Voraussetzungen Grundlagen der Digitaltechnik, Mikroprozessortechnik, Softwaretechnik (mit allgemeiner Programmiererfahrung). 12.10.2017 U.G. Schaarschmidt - HS-D 5 Ziele Besprechung: Technik der Schaltwerke / Automaten, Kennenlernen der technischen Besonderheiten anwenderprogrammierbarer, -konfigurierbarer bzw. rekonfigurierbarer Schaltungen (PLD, FPGA, ASIC) an Beispielen XilinX FPGA, Cypress PSoC, Kennenlernen der Hardwarebeschreibungssprache VHDL mit überschaubaren Beispielapplikationen für FPGA und SoC, Eigene Fachprüfung (Klausur; PV = Übungen erfolgreich und aktiv absolviert und Zusammenfassung eines ausgewählten Themas samt Vortrag ausgearbeitet). Fachprüfung (Termin n.v.); durch die Themenausarbeitung nur 1 Stunde, damit die Themen der anderen bzw. aus der Vorlesung / Übung auch noch ein paar Fragen beantwortet werden können. 12.10.2017 U.G. Schaarschmidt - HS-D 6 HS Düsseldorf (c) U.Schaarschmidt 3
Quelle: Agilent educators corner weiteres Ziel: eine gute Note 12.10.2017 U.G. Schaarschmidt - HS-D 7 Literaturhinweise (die Reihenfolge stellt KEINE Wertung dar!) Molitor, Paul; Ritter, Jörg: VHDL (Eine Einführung) 2004, Pearson Studium (www.pearson-studium.de) Sandige, Richard S.: Digital Design Essentials 2002, Prentice Hall Inc. Schneider, Uwe; Werner, Dieter (Hrsg.): Taschenbuch der Informatik 4. Auflage, 2001, Fachbuchverlag Leipzig im Carl Hanser Verlag 12.10.2017 U.G. Schaarschmidt - HS-D 8 HS Düsseldorf (c) U.Schaarschmidt 4
Literaturhinweise (die Reihenfolge stellt KEINE Wertung dar!) Sikora, Axel: Programmierbare Logikbausteine 2001, Carl Hanser Verlag Siemers, Christian; Sikora, Axel: Taschenbuch Digitaltechnik 2003, Fachbuchverlag Leipzig im Carl Hanser Verlag Becker, Bernd; Drechsler, Rolf; Molitor, Paul: Technische Informatik (Eine Einführung) 2005, Pearson Studium (www.pearson-studium.de) FH Bibliothek: 15 TWG 123+n 12.10.2017 U.G. Schaarschmidt - HS-D 9 Literaturhinweise (die Reihenfolge stellt KEINE Wertung dar!) Märtin, Christian: Einführung in die Rechnerarchitektur Fachbuchverlag Leipzig, 2003, Serie: Informatik interaktiv Kelch, Rainer: Rechnergrundlagen - Vom Rechenwerk zum Universalrechner Fachbuchverlag Leipzig, 2003, Serie: Informatik interaktiv Jorke, Günter: Rechnergestützter Entwurf digitaler Schaltungen (Schaltungssynthese mit VHDL) Fachverlag Leipzig, 2004, im Carl Hanser Verlag 12.10.2017 U.G. Schaarschmidt - HS-D 10 HS Düsseldorf (c) U.Schaarschmidt 5
Literaturhinweise (die Reihenfolge stellt KEINE Wertung dar!) Kelch, Rainer: Rechnergrundlagen - Von der Binärlogik zum Schaltwerk Fachbuchverlag Leipzig, 2003, Serie: Informatik interaktiv Beierlein, Th., Hagenbruch, O.: Taschenbuch Mikroprozessortechnik Fachbuchverlag Leipzig, 2. Aufl. 2001 Patterson, David A.; Hennessy John L.: Computer Organization and Design (The Hardware / Software Interface) 2rd Ed. 2005 Elsevier / Morgan Kaufmann Publishers 12.10.2017 U.G. Schaarschmidt - HS-D 11 Literaturhinweise (die Reihenfolge stellt KEINE Wertung dar!) Wuttke, Heinz-Dietrich; Henke, Karsten: Schaltsysteme (Eine automatenorientierte Einführung) 2003, Pearson Studium, http://www-ihs.theoinf.tuilmenau.de/buch/schaltsysteme/ Hertwig, Andre; Brück, Rainer: Entwurf digitaler Systeme 2002, Prentice Hall, Inc. Upper Saddle River, NJ 07458 Krüger, Fredi: PSoC Mikrocontroller 2006, Franzis Verlag GmbH 12.10.2017 U.G. Schaarschmidt - HS-D 12 HS Düsseldorf (c) U.Schaarschmidt 6
Literaturhinweise (die Reihenfolge stellt KEINE Wertung dar!) Keller, Jörg; Paul, Wolfgang J.: Hardware Design (Formaler Entwurf digitaler Schaltungen) 3. Auflage 2005, B.G. Teubner Verlag / GWV Fachverlage GmbH Gessler, Ralf: Entwicklung eingebetteter Systeme (Vergleich von Entwicklungsprozessen für FPGA- und mikroprozessorsysteme, Entwurg auf Systemebene) 2014, Springer Vieweg (Springer Fachmedien Wiesbaden) Reichardt, Jürgen: Lehrbuch Digitaltechnik (Eine Einführung mit VHDL) 3. überarb. und erweit. Auflage 2013, Oldenbourg Wissenschaftsverlag GmbH 12.10.2017 U.G. Schaarschmidt - HS-D 13 Literaturhinweise (die Reihenfolge stellt KEINE Wertung dar!) Hoffmann, Dirk W.: Grundlagen der Technischen Informatik 2. Aufl. 2010, Carl Hanser Verlag München 12.10.2017 U.G. Schaarschmidt - HS-D 14 HS Düsseldorf (c) U.Schaarschmidt 7
Einige Links zu Grundlagen http://www.mikrocontroller.net/articles/fpga http://de.wikipedia.org/wiki/field_programmable_gate_array https://www-itiv.etec.unikarlsruhe.de/opencms/opencms/de/study/vhdl/book/download.h tml http://www.nt-nv.fh-koeln.de/labor/vhdleasy/index.html http://so-logic.net/de/knowledgebase/fpga_universe Für analoge Schaltungsentwürfe gibt es Ähnliches: http://www.anadigm.com/fpaa.asp http://de.wikipedia.org/wiki/field_programmable_analog_array 12.10.2017 U.G. Schaarschmidt - HS-D 15 Was sind C(PLD) und FPGA? Es geht von simpel bis komplex: Von programmierbaren Logikbausteinen (z.b. PROM, EPROM, EEPROM, Flash_EPROM) bis zum Complex Programmable Logic Device (CPLD) und dem Field Programmable Gate Array (FPGA). 12.10.2017 U.G. Schaarschmidt - HS-D 16 HS Düsseldorf (c) U.Schaarschmidt 8
Einige Hersteller von: FPGAs / CPLDs (PLD) / EPLD ATMEL (auch mit zusätzlichem RAM und mit/ohne AVR MCU), XilinX (Marktführer, Entwicklungssystem kostenlos für Studies), Altera (bietet Migrationstools vom FPGA zum ASIC), Lattice (bietet GAL-Logik und freien Open Source 32-Bit- SoftCore-Prozessor), Actel (FPGAs mit Flashtechnologie), QuickLogic (stromsparende FPGAs), Aeroflex (strahlungsresistente FPGAs), Achronix Semiconductor (sehr schnelle FPGA bis 1,5 GHz), Silicon Blue (stromsparende FPGA), Abound Logic (stromsparend mit hoher Logikdichte), es gibt weitere Anbieter 12.10.2017 U.G. Schaarschmidt - HS-D 17 Themen zum Bearbeiten SOC System On a Chip was ist damit gemeint und wozu ist das gut (mit Beispielen)? Welche analogen Schaltfunktionen lassen sich z.zt. programmierbar integrieren in (P)SoC/FPAA (mit einfachen, anschaulichen Beispielen)? Anwendungen von XilinX (mit anschaulichem Beispiel) Anwendungen von Altera (mit anschaulichem Beispiel) Anwendungen von Atmel (mit anschaulichem Beispiel) Anwendungen von Lattice (mit anschaulichem Beispiel) Anwendungen von Actel (mit anschaulichem Beispiel) Höhere Programmiersprachen (HDL) für den Entwurf von digitaler Hardware welche gibt es und wodurch unterscheiden sie sich (mit Beispielen). 12.10.2017 U.G. Schaarschmidt - HS-D 18 HS Düsseldorf (c) U.Schaarschmidt 9
Weitere Themen zum Bearbeiten PLD Programmable Logic Devices was ist das und was kann man damit machen? FPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen. FPAA Fiel Programmable Analog Array was ist damit gemeint? ASIC, was ist das wie funktioniert das? Hasards (Hazards) was sind das und wie vermeidet man sie? Anwendungen von QuickLogic (mit anschaulichem Beispiel) Anwendungen von Aeroflex (mit anschaulichem Beispiel) Anwendungen von SiliconBlue (mit anschaulichem Beispiel) Anwendungen von Achronix Semi (mit anschaulichem Beispiel) 12.10.2017 U.G. Schaarschmidt - HS-D 19 Was heißt bearbeiten? Das Thema in Literatur und Internet recherchieren und auf ca. 20 Seiten zusammenfassen (für normale Studies lesbar) und bei mir abgeben; Im letzten Viertel des Semesters (spätestens nach Weihnachten / Neujahr) Kurzvorträge (20 30 Min.) vor den Teilnehmern dieses Seminars halten. 12.10.2017 U.G. Schaarschmidt - HS-D 20 HS Düsseldorf (c) U.Schaarschmidt 10
und weitere Themen mit praktischer Anwendung Entwicklungssystem von Altium mit XilinX- FPGA Entwicklungssystem von XilinX Bei diesen Entwicklungssystemen ist mit Hilfe einfacher, überschaubarer Beispiele das jeweilige Entwicklungssystem zu evaluieren und eine deutsche Gebrauchsanweisung zu erstellen. 12.10.2017 U.G. Schaarschmidt - HS-D 21 Heute und nächstes Mal in Bearbeitung Einführung und Entwurf einfacher Schaltwerke ohne maschinelle, höhersprachliche Unterstützung (auf Folie bzw. Tafel). Schaltwerk für eine einfache Ampelanlage (Hauptrichtung / Nebenrichtung) Logic State Diagram, Übergangstabelle, Schaltungsentwurf. 12.10.2017 U.G. Schaarschmidt - HS-D 22 HS Düsseldorf (c) U.Schaarschmidt 11
1.Übungsaufgabe: Schaltwerk für eine Waschmaschine Entwerfen Sie das Schaltwerk für eine einfache Waschmaschine (die für Junggesellen geeignet ist [so einfach!])! Sie soll (nur) zwei Programmauswahlmöglichkeiten (P bzw. /P) haben (Taktzeit sei 10 Minuten): P = 1, für stark verschmutzte Wäsche: Waschen 2x, Spülen 2x, Pumpen 2x, Schleudern mit Pumpen 1x, P = 0, für leicht verschmutzte Wäsche: Waschen 1x, Spülen 1x, Pumpen 1x, Schleudern mit Pumpen 1x. S = 1 Start des Waschvorganges 12.10.2017 U.G. Schaarschmidt - HS-D 23 Grundsätzliche Überlegungen hierzu Welche Zeitverhältnisse haben wir zu berücksichtigen? Soll es ein Mealy-Automat oder ein Moore-Automat werden (was ist überhaupt der Unterschied?)? 12.10.2017 U.G. Schaarschmidt - HS-D 24 HS Düsseldorf (c) U.Schaarschmidt 12
Moore - Automat 12.10.2017 U.G. Schaarschmidt - HS-D 25 Mealy - Automat 12.10.2017 U.G. Schaarschmidt - HS-D 26 HS Düsseldorf (c) U.Schaarschmidt 13
Zustandsbeschreibung 12.10.2017 U.G. Schaarschmidt - HS-D 27 Übergangsdiagramm 12.10.2017 U.G. Schaarschmidt - HS-D 28 HS Düsseldorf (c) U.Schaarschmidt 14
Übergangstabelle 12.10.2017 U.G. Schaarschmidt - HS-D 29 Aufbau KV Diagramme (1) 12.10.2017 U.G. Schaarschmidt - HS-D 30 HS Düsseldorf (c) U.Schaarschmidt 15
Aufbau KV Diagramme (2) 12.10.2017 U.G. Schaarschmidt - HS-D 31 Aufbau KV Diagramme (3) 12.10.2017 U.G. Schaarschmidt - HS-D 32 HS Düsseldorf (c) U.Schaarschmidt 16
Die Ansteuergleichungen minimieren 12.10.2017 U.G. Schaarschmidt - HS-D 33 12.10.2017 U.G. Schaarschmidt - HS-D 34 HS Düsseldorf (c) U.Schaarschmidt 17