Technische Informatik 2 Befehlsausführung, Pipelining und Steuereinheit

Transkript

1 Technische Informatik 2 Befehlsausführung, Pipelining und Steuereinheit Prof. Dr. Miroslaw Malek Sommersemester

2 Thema heute Programmierkonzepte Sequenzierung von Steuersignalen Mikroprogrammierung: Mikroprogrammierte Konzepte Mikrobefehlsformate Mikroprogrammierte Steuereinheit Mikroprogrammierung vs. Festverdrahtung Aufbau Ausführung von Befehlen Implementierung von Wilkes Verschiedene Implementierungen Mikrobefehlsformate Vorteile und Anwendung TI2 MPSI - 2

3 Aufgaben der Steuereinheit 1. Steuerung der Sequenzierung von informationsverarbeitenden Aufgaben des Computers. 2. Leiten und Überwachen jeder Einheit, um sicherzustellen, daß jede Einheit jede zugewiesene Operation zur richtigen Zeit ausführt. TI2 MP - 3

4 Computer Organisation Z IN R(i) IN R(i) R(i) OUT Y IN Y A B ALU X Z X X X Y OUT X X Alle Signale R(i) in R(i) out Y in Y out Z in Z out werden durch eine Steuereinheit gesetzt. F (ALU-Funktionen) TI2 MP - 4 Z OUT F

5 Signalfluss in Prozessor Steuersignale Steuersignalgenerator zum oder vom Speicher MDR zu oder von den arithmetischen Registern (ACC) zur Speicherauswahlschaltung Dekodierer MAR Op-code Adresse Sprungbefehle IR PC TI2 MP - 5

6 Sequenzierung von Operationen Der Sequenzierer generiert eine spezifische Ausgabensequenz von Steuersignalen entsprechend beliebig gegebener Befehls- OP-Codes als Ausgabe. Variationen im Design von Sequenzern Synchron (getaktet) kontra Asynchron (ungetaktet) Benutzung von Verzöge- rungselementen mit variablen Verzögerungen Nutzung von Ringzählern für jeden Befehl oder binäre Zähler TI2 MP - 6

7 Sequenzierung von Operationen (2) Fest kontra Variabel 1) Benutzung eines festen 1) getrennter Ringzähler binären Zählers und für Befehlsgruppen mit Dekodierers identischer Sequenz (Zyklenlänge entspricht der Maximallängenkontrollsequenz langsamer, aber billiger) 2) fester Zähler mit fester 2) Auswahlmodulzähler Zyklenlänge abhängig von der bei dem die Länge des Holphase; für längere Zählerzyklus abhängig von Kontrollsequenzen werden dem auszuführenden Befehl mehrfache Zyklen des Zählers ist (Reset jeweils nach der benutzt Befehlsausführung) TI2 MP - 7

8 CPU Verhalten dargestellt als geschlossener Kreislauf Hole Befehlszähler in Speicheradressregister Hole Befehl aus Hauptspeicher Erhöhe Befehlszähler und dekodiere Befehl Kopiere Operandenadresse in Speicheradressregister Hole Operand(en) aus Hauptspeicher Führe entsprechende Operation aus Schritt 1 Schritt 2 Schritt 3 Schritt 4 Schritt 5 Schritt 6 TI2 MP - 8

9 Befehl holen und ausführen Holphase (instruction fetch): T 0 PC MAR, 1 R T 1 M (MAR) MDR T 2 MDR IR; dekodieren T 3 (PC + 1) PC Inhalt von Register R: 0 = schreiben 1 = lesen MDR IR Vom Speicher Holen MAR PC Zum Speicher A um 1 erhöhen TI2 MP - 9

10 Befehl holen und ausführen (2) Ausführungsphase (execute): T 0 1 R; Ad(IR) MAR T 1 M (MAR) MDR T 2 MDR X T 3 X + A Z Inhalt von Register R: 0 = schreiben 1 = lesen X MDR Z ALU MAR Ausführen A Add(IR) TI2 MP - 10

11 Befehl holen und ausführen (3) Holen und Ausführen kombiniert z.b. 1) BAN - verzweigt wenn ACC negativ T0 PC -> MAR; 1 -> R T1 M (MAR) -> MDR T2 MDR -> IR; dekodieren T3 A0 (PC + 1) + A0 (Ad(IR)) -> PC 2) Registerreferenzbefehle (erhöhe ACC um 1) T0 PC -> MAR; 1 -> R T1 M (MAR) -> MDR T2 MDR -> IR; (PC + 1) -> PC; dekodieren T3 (A + 1) -> A; Holen Ausführen Holen Ausführen TI2 MP - 11

12 Befehl holen und ausführen (4) Indirekte Adressierung und Zurückstellphase T0 1 -> R T1 Ad(IR) -> MAR T2 M(MAR) -> MDR T3 MDR -> Ad(IR) Ausführungsphase wird verzögert TI2 MP - 12

13 Pipelining Eine Technik der überlagerten Verarbeitung, um die Frequenz der Aufgabenerfüllung zu erhöhen: Eine Pipeline arbeitet wie ein Fließband. Es gibt Befehls-, Arithmetik- und Prozessor-Pipelines. Beispiel: Eine Pipeline von Addierern. X i = A i + B i + C i + D i i = 1,2,...,n - Zeitzyklus für jede Addition (z.b. 20ns) T c a) Allgemeine Arithmetic-Logic Unit (ALU): T p - Verarbeitungszeit ALU X i Jede Addition benötigt 5 Prüfzyklen: T p = 3n x 5 T c = 15n T c Auch wenn jede Addition nur 1 Zyklus benötigt: T p = 3n Tc TI2 MP - 13

14 Pipelining (2) b) Eine Pipeline von Addierern B i C i D i E i A i X i T pipe : Verarbeitungszeit der Pipeline k : die Anzahl der Stufen in der Pipeline Wenn jede Addition einen Prüfzyklus erfordert, dann ist die Bearbeitungszeit mit der Pipeline: T pipe = k*t c + (n-1)*t c = (k+n-1)*t c TI2 MP - 14

15 Beispiel einer fünfstufigen Befehlspipeline Befehl holen Dekodieren Speicherzugriff Ausführung Ergebnis schreiben Add eax, mem32 Decode ADD Hole mem32 eax+mem32 Zyklus n+1 n+2 n+3 n+4 n TI2 MP - 15

16 Beispiel einer achtstufigen Pipeline Befehl holen D1 D2 EXE WB: X1 WB: X2 WF ER Instr. k+1 k+2 k+3 k+4 k+5 k+6 k+7 k Instr. k+1 k+2 k+3 k+4 k+5 k+6 k-1 k Instr. k+1 k+2 k+3 k+4 k+5 k-2 k-1 k Instr. k+1 k+2 k+3 k+4 k-3 k-2 k-1 k Instr. k+1 k+2 k+3 k-4 k-3 k-2 k-1 k Instr. k+1 k+2 k-5 k-4 k-3 k-2 k-1 k Instr. k+1 k-6 k-5 k-4 k-3 k-2 k-1 k Instr. k-7 k-6 k-5 k-4 k-3 k-2 k-1 k TI2 MP - 16 Im Idealfall ist in jedem Takt eine Instruktion beendet! In der Realität erfordern Programmverzweigungen ein Neuladen der Pipeline.

17 Ausführungsdiagramme für Pipeline-Generationen Generation 0 Generation 1 F E F E F E F D E F D E F D E Befehl 2 Befehl 2 Befehl 1 Befehl 3 Befehl 1 Befehl 3 Zeit Zeit Generation 2 Generation 3 F D E F D E F D E F D E Instruction 1 Instruction 2 Instruction 3 Instruction 4 F D A R E W F D A R E W F D A R E W F D A R E W F D A R E Fetch instruction Decode Address calculation Read operands Execute Zeit Zeit W Write result TI2 MP - 17

18 Ausführungsdiagramme für Pipeline-Generationen Generation 4 Generation 5 TI2 MP - 18 F D A R E W F D A R E W F D A R E W F D A R E W F D A R E W F D A R E W F D A R E W F D A R E W Zeit F D A R F D E W E E E F D A R E W W F D A R E E E F D A R E W F D A R E E E W F D A R E W F D E W E E F D A R E E E W Zeit Befehle, die nicht alle Stufen benötigen, durchlaufen diese auch nicht. W

19 Einfacher hardwired Sequenzer Addier-Sequenz Hol-Sequenz Multiplizier-Sequenz + Dividier-Sequenz TI2 MP - 19

20 Grundtypen der Steuereinheit 1. Hardware-realisierte Steuereinheiten 2. Mikroprogrammierte Steuereinheiten Die typische Steuereinheit besteht hauptsächlich aus Registern und einer kombinierten Ausführungslogik (in hardwarerealisierten Systemen) und zusätzlichem schnellem Speicher zu Steuerungszwecken (in mikroprogrammierten Systemen). TI2 MP - 20

21 Sequenzer mit festem Zähler Status Dekodierer Steuersequenzen Steuerlogik Zählerwert Multiplizieren Addieren Takt TI2 MP - 21

22 Opcode Dekodierer IR Adr. Schematischer Aufbau MAR Speicher Steuerlogik Steuersignale MDR Zähler T Takt impulse X ACC Addierer TI2 MP - 22

23 CPU aktiv? Start Ja MAR<-PC Nein Stop AC = Akkumulator MAR = Speicheradressregister MDR = Speicherdatenregister DR(OP) = Opcode-Feld in DR DR(ADR) = Adress-Feld in DR IR = Befehlsregister M = Speicher PC = Befehlszähler TI2 MP - 23 Holzyklus Beispiel: Arbeitsweise der 8-Befehls-CPU Lese M PC<-PC+1 IR<-MDR(OP) Ausführzyklus Ja LOAD? Nein Ja STORE? Nein Ja ADD? Nein Ja AND? Nein Ja JUMP? Nein Ja JUMPZ? Nein Ja COMP? Nein MAR<- MDR(ADR) MAR<- MDR(ADR) MAR<- MDR(ADR) MAR<- MDR(ADR) AC=0? RSHIFT Nein Lese M MDR<-AC MDR<-AC MDR<-AC Ja AC<-MDR Schreibe M AC<- AC+MDR AC<- AC^MDR PC<- MDR(ADR) PC<- MDR(ADR) AC<-AC Shifte AC

24 Beispiel einer einfachen CPU: Struktur A C =0 c c 0 c 2 7 Arithmetischlogische Schaltung c 3 (Read) AC c 12 Hauptspeicher M MDR c 4 (Write) c 5 c 6 c 1 c 8 c 11 PC c 9 IR MAR c 10 Steuereinheit c 0 c 0 c 7 TI2 MP - 24

25 Beispiel einer einfachen CPU: Steuereinheit und Sequenzzähler LOAD STORE ADD AND JUMP JUMPZ COMP RSHIFT Modulo-8 Sequenzzähler F F F F F F F F Befehlsdekodierer Kombinationsschaltkreis N TI2 MP - 25 IR AC = 0 c 0 c 1 c 12

26 Mikroprogrammierte Steuereinheit Mikroprogrammierung ist ein methodisches Verfahren für den Entwurf einer Steuereinheit eines konventionellen Computers. (Wilkes 1951) Jeder Maschinenbefehl wird als eine Folge von Mikrobefehlen realisiert. Die Gesamtheit der Schritte, die notwendig sind, um einen maschinenorientierten Befehl auszuführen, wird als Mikroprogramm bezeichnet. TI2 MPSI - 26

27 Grundlegender Aufbau einer mikroprogrammierten Steuereinheit Der Steuerspeicher (Mikroprogrammspeicher) enthält ein Mikroprogramm entsprechend jedem Befehlscode eines konventionellen Befehls. Op IR Adresse Steuer-speicher OR Mikrobefehlsregister TI2 MPSI - 27 Mikroop Adresse Steuersignale zu verschiedenen Unterfunktionseinheiten Bedingungen FFs Steueradressregister Dekoder

28 Beispielarchitektur Diese Architektur bildet die Grundlage für die folgenden Mikroprogramme. Sie enthält die Register R1 und R2, den Programmzähler, eine ALU mit 3 Funktionen und Speicherzugriff mittels MAR und MDR. TI2 MPSI - 28

29 Beispiel einer Steuersequenz: Addition Steuersequenz für die Ausführung des Befehls "Addiere den Inhalt einer absolut adressierten Speicherstelle zum Register R1. Schritt Aktion 1 PC out, MAR in, Lesen, Setzen des carry-in der ALU, Addieren, Z in 2 Z out, PC in, Warten auf MFC 3 MDR out, IR in; Dekodieren 4 Adressfeld von IR out, MAR in, Lesen 5 R1 out, Y in, Warten auf MFC fetch execute 6 MDR out, Addieren, Z in 7 Z out, R1 in TI2 MPSI - 29

30 Beispiel einer Steuersequenz: unbedingter Sprung Schritt Aktion 1 PC out, MAR in, Lesen, Löschen von Y, Setzen des carry-in der ALU, Addieren, Z in 2 Z out, PC in, Warten auf MFC 3 MDR out, IR in, Dekodieren 4 PC out, Y in 5 Adressfeld von IR out, Add, Z in fetch execute 6 Z out, PC in MFC Memory Function Complete TI2 MPSI - 30

31 Mikrocodeausführung 1. Mikroprogramm für Fetch wird ausgeführt Befehlscode steht im IR. 2. In Abhängigkeit vom Befehlscode Verzweigung in das entsprechende Mikroprogramm 3. Mikroprogramm für Befehl wird ausgeführt 4. Sprung zum Mikroprogramm für Fetch oder Ende der Ausführung TI2 MPSI - 31

32 Auswahl der Adresse des nächsten Mikrobefehls 1. Die Adresse des nächsten Mikrobefehls ist im aktuellen Mikrobefehl enthalten und kann unter Umständen (Verzweigungen) modifiziert werden. 2. Zusätzliches Register, das die Adresse des nächsten Mikrobefehls enthält (µpc). 3. Der Mikroprogrammspeicher kann in Speichermatrizen organisiert werden, von denen jede ihren eigenen Dekodierbaum hat. TI2 MPSI - 32

33 Wilkes Implementierung der Mikroprogrammsteuerung Matrix A Matrix B Zeitgeber Dekodierbaum Steueradressregister Verzögerung vom Operationsfeld des Mikrobefehlsregisters Steuerleitungen zu Gattern in der Arithmetischen Einheit, Steuerregistern, usw. Adresse des nächsten Mikrobefehls vom Bedingungs- Flip-Flop TI2 MPSI - 33

34 AC = 0 AC < 0 MQ(n-1) COUNT=n-2 V MUX Steuereinheit mit Mikroprogrammzähler (µpc) Sprungadresse Lade Sprungadresse Opcode IR K µpc 8 Steuerspeicher (256 x 36 Bits) Bedingungsauswahl Befehlsregister Dekodierschaltung Erhöhen Reset CMDR 25 Steuersignale TI2 MPSI - 34

35 Steuereinheit mit zwei Speichermatrizen Opcode IR Steuersignale Steueradressregister Steuerspeicher (Adress) Matrix Steuerspeicher (Befehls Matrix) Steuerspeicher Leseregister TI2 MPSI - 35

36 Kodierungsvarianten: Horizontale (keine) Kodierung Jedes Bit repräsentiert ein Kontrollfeld, das direkt die ALU und die Register ansteuert Kontrollfelder Steuersignale TI2 MPSI - 36

37 Kodierungsvarianten: teilweise Kodierung Gruppen von Bits werden zu Kontrollfeldern vereinigt, die vom Mikroprogramm-Dekoder zuerst analysiert und dann ausgeführt werden. Kontrollfelder Dekoder 0 Dekoder 1 Dekoder 2 Steuersignale TI2 MPSI - 37

38 Kodierungsvarianten: Vertikale (vollständige) Kodierung Gesamtes Bitfeld entspricht einem Kontrollfeld, das dekodiert werden muss. einzelnes Kontrollfeld Dekoder Steuersignale TI2 MPSI - 38

39 Beispiel: Nanodatas Computer Bus 2 Bus 3 Bus 9 Hauptspeicher (256 x 18 Bits) Haupt-ALU Shifter Bus 1 Bus Bit allgemeine Register (lokaler Speicher) Bus 10 Sekundäre (Index-) ALU Bit externe Register (externer Speicher) Bus 6 Steuersignale Bus 7 Bus 11 Bus 12 E/A- Geräte 32 6-Bit NSDR Register 360 (F store) Steuerspeicher 2 (Nanoprogramm) npc Sprungadresse Nano- Befehlszähler Steuerspeicher 1 (Mikroprogramm) TI2 MPSI - 39 Seitenadresse

40 IBM S/370: Mikrobefehlsformate CM Adressierungsinformation Parität Bits 0 bis 30 unbenutzt Parität Bits 32 bis 55 Parität Bits 57 bis = Steuerfelder CM Adressierungsinformation horizontal vs. vertikal unbenutzt Steuerfeld (Opcode) TI2 MPSI - 40 Operand 1 Operand 2 CM Adressierungsinformation

41 TI2 MPSI - 41 Vergleich: Größe von Steuerspeicher zu Breite der Mikrobefehle DEC VAX (Modelle 730, 750, 780) IBM 370 (Modelle 135, 145, 155, 165) IBM 360 (Modelle 30, 40, 50, 65) Steuerspeichergröße (Kbits) (16Kx24) (24Kx16) (12Kx32) 40 (4Kx52) 30 (4Kx50) Mikrobefehlsbreite (Bits) 155 (6Kx69) 750 (6Kx80) 65 (2.75Kx87) 50 (2.75Kx85) 165 (4Kx105) 780 (4Kx105)

42 Zusammenfassung Die nächste Adresse kann angegeben werden durch: 1. das Addressfeld des aktuellen Mikrobefehls 2. µpc (Mikroprogrammzähler) 3. eine Adresse aus einem speziellen Adressspeicher Mikrobefehlsformate: 1. Horizontale (keine) Kodierung 2. teilweise Kodierung 3. Vertikale (vollständige) Kodierung TI2 MPSI - 42

43 Mikroprogramm-Entwicklung Praktische Anwendung von wissenschaftlichen Erkenntnissen bei Entwurf und Konstruktion von Mikroprogrammen. Mikroprogramm-Entwicklung umfaßt Spezifikation und Entwurf von Mikroprogrammen, Konstruktionstechniken, Debuggen, Testen, Verifikation und Wartung. Entwurf Entwicklung Zyklen TI2 MPSI - 43

44 Engineering-Praxis für den Mikrocode-Entwurf 1. Spezifikation (was muß erreicht werden mit welchen Kosten) 2. Konstruktion (Mikroassembler, HLLs werden für Firmware benötigt, Schwierigkeit in der Zählung des HLL-Mikrocodes) 3. Verifikation 4. Testen 5. Debuggen 6. Wartung Hardware Firmware (Mikrocode) Software TI2 MPSI - 44

45 Entwurf eines Mikroprogramms 1. Spezifikation - Was muß erreicht werden und mit welchen Kosten? 2. Konstruktion - Es gibt keine allgemeinen HLLs für die Mikroprogrammierung. - Mikroassembler wird benutzt. - Bedarf an einer HLL-nach-Mikrocode Übersetzung besteht - Mikrocode-Optimierung ist NP-vollständig. - Mikroassembler erlaubt es, verständlichen und leichter zu wartenden Code zu schreiben. - Die Mnemonik ist für jede Mikrooperation definiert. - HLL Optimierung: Minimiere die Ausführungszeit, die Größe des Steuerspeichers und die Länge des Steuerwortes Das Mikroprogrammunterstützungssystem ist eine Sammlung von Utilities, die die Konstruktion, das Debuggen, das Testen und das Warten von Mikroprogrammen unterstützen. Es umfaßt Mikroassembler und Simulator. TI2 MPSI - 45

46 Entwurf eines Mikroprogramms (2) 3. Verifikation versucht Fehlerfreiheit zu beweisen 4. Testen versucht Fehler zu finden. Leichter zu testen als Software, da die Anzahl der Mikrobefehle normalerweise nicht größer als 1000 ist 5. Debuggen um Fehler zu korrigieren, nachdem man sie gefunden hat 6. Warten reparieren und aktualisieren von Mikroprogrammen TI2 MPSI - 46

47 Vorteile und Anwendungen der Mikroprogrammierung 1. Systematisierung der Steuerung 2. Kompatibilität von Computerserien - Einfach zu erreichende Kompatibilität von Befehlssätzen zwischen kleineren und größeren Maschinen einer Serie. Z.B.: Intel x86, IBM Systems/309x, Motorola Serie TI2 MPSI - 47

48 3. Emulation Vorteile und Anwendungen der Mikroprogrammierung (2) - Emulation ist die kombinierte Software/Hardware Interpretation eines Maschinenbefehls einer Maschine durch eine andere. Die Architektur der Zielmaschine wird auf der Hostmaschine nachgebildet. EMULATOR - ein Satz von Mikroprogrammen, die eine bestimmte Sprache L1 oder einen bestimmten Befehlssatz interpretieren. Computer C1 emuliert Computer C2, wenn er die Maschinensprache L2 interpretieren kann. TI2 MPSI - 48

49 4. Mikrodiagnostik Vorteile und Anwendungen der Mikroprogrammierung (3) - Mikroprogrammierung-diagnostizierende Routinen erlauben Verfeinerungen und beschleunigen das Erkennen und Lokalisieren von Fehlern, einschließlich der Fehlererkennung und -behebung des Mikrospeichers selbst. a) Software Diagnose b) Hardware Diagnose (Testgenerierungsmethoden) c) Mikrodiagnose 5. Softwareunterstützung - erleichtert die Programmierung TI2 MPSI - 49

50 6. Spezielle Geräte Vorteile und Anwendungen der Mikroprogrammierung (4) - z.b. Spezialprozessoren für die Datenkommunikation, Datenerhebung, Gerätesteuerung 7. Dynamische Mikroprogrammierung - erlaubt leichtere Mikroprogrammierung. Computer können restrukturiert werden, um ein beliebiges Befehlsvokabular zu repräsentieren, indem man beschreibbaren Steuerspeicher (writable control memory - WCM) benutzt. Der Befehlssatz einer Maschine kann verändert und auf eine bestimmte Anwendung spezialisiert werden. Ebenso sind Updates zur Behebung von Fehlern oder Nachrüsten von Funktionen nötig. TI2 MPSI - 50

51 Taxonomie der Steuereinheiten Steuereinheit Dekodierer One-level-Dekodierer Asynchrone Steuereinheit Festverdrahtet simpler Baumdekodierer Sequenzer Synchrone Steuereinheit Dual-Baum-Dekodierer Mikroprogrammiert fester fester flexibler Ring- Vertikal Horizontal Zähler Zähler Zähler zähler mit variablen gepackt ungepackt sonstige Modulo Steuerungen Nano-control Dekodierer Technologie Steuerspeicher TI2 MPSI - 51 ROM PLA R/W PROM EPROM EAROM