Dipl. Ing. Erich H. Franke, DK6II 50. UKW Tagung Weinheim Frequenzsynthese mit PLL Wozu eigentlich? Frequenzsynthesizer werden angewandt

Transkript

1 Fractional n PLL Frequenzsynthese Dipl. Ing. Erich H. Franke, DK6II 50. UKW Tagung Weinheim Frequenzsynthese mit PLL Wozu eigentlich? Frequenzsynthesizer werden angewandt wo Frequenzen in Schritten (Kanälen) eingestellt werden: Funkanwendungen Taktfrequenzen bei Mikroprozessoren wo diese Kanäle automatisch verändert werden sollen: Frequenzsprungverfahren (FH) in hochintegrierbaren, kostengünstigen Systemen PLL FH : Phasenregelschleife (phase locked loop) : Frequency Hopping Dipl Ing. Erich H. Franke Frequenzsynthese mit frac n PLL 2 1

2 Frequenzsynthese mit PLL Einsatzbeispiele in Funkanwendungen Anwendungsbeispiele Rundfunk (MW / UKW) Funkgeräte (TETRA25) Mobiltelefon (GSM) Bluetooth WLAN (802.11) Frequenzbereich 500 khz / 90 MHz 400 MHz 900 MHz / 1,8GHz 2,4 GHz 2,4 GHz / 5 GHz Schrittweite 9 khz / 50 khz 25 khz 200 khz 1 MHz (FH) 5 MHz MW / UKW : Mittelwelle / Ultrakurzwelle TETRA : Trans European Trunk Radio Access FH : Frequency hopping GSM : groupe spéciale mobile WLAN : wireless local area network Dipl Ing. Erich H. Franke Frequenzsynthese mit frac n PLL 3 Das Grundprinzip der PLL Am Beispiel einer PLL mit ganzzahligem Teilerverhältnis (Integer N) Referenzfrequenz PFD LF Regelspannung U R Ausgangsfrequenz / N f f // N PLL PFD LF : Phasenregelschleife (phase locked loop) : Phasen /Frequenz Detektor : Schleifenfilter (loop filter) : Spannungsgesteuerter Oszillator (voltage controlled oscillator) Dipl Ing. Erich H. Franke Frequenzsynthese mit frac n PLL 4 2

3 Komponenten und Begriffe Der spannungsgesteuerte Oszillator () erzeugt die Frequenz = f(u R ) Der Teiler teilt die Frequenz in einem ganzzahligen Verhältnis Der Phasen Frequenzvergleicher (PFD) erzeugt die Steuerspannung U R = f( ( / N) ) Im eingeschwungenen Zustand der Schleife ergibt sich demnach: = * N Beispiel: = 50 khz N = 1998 = khz U R / N Dipl Ing. Erich H. Franke Frequenzsynthese mit frac n PLL 5 Risiken und Nebenwirkungen Ein ganzzahliges Teilerverhältnis ist manchmal ungünstig: kann nur in Schritten von verstellt werden: > Kleinere Schritte erfordern jedoch eine niedrigere Referenzfrequenz! Je niederer, um so schmaler ist das Schleifenfilter LF zu wählen! Negative Konsequenzen: Längere Einschwingzeit (Problem Kanalwechsel, Frequency Hopping) Mehr Phasenrauschen des bleibt übrig Bei großem N verbleiben Reste von nahe beim Trägersignal Wünschenswert wäre z.b.: = 500 khz = khz N = 199,8 > Bruchzahl wäre nötig Dipl Ing. Erich H. Franke Frequenzsynthese mit frac n PLL 6 3

4 Eine mögliche m LösungL Gewünscht wird eine PLL mit nicht ganzzahligem Teilerverhältnis (fractional N) PFD LF f f // [???] N Ganzzahliger Wert Aber: Mit einem ganzzahligen Teiler kann ohne Weiteres kein gebrochenes Teilverhältnis erzeugt werden Dipl Ing. Erich H. Franke Frequenzsynthese mit frac n PLL 7 Eine mögliche m LösungL Nicht ganzzahliges Teilerverhältnis durch zeitvariante Ansteuerung PFD LF f f // [N [ ] n Q (t) Modulator stationärer Anteil zeitvarianter Anteil Dipl Ing. Erich H. Franke Frequenzsynthese mit frac n PLL 8 4

5 Ein stark vereinfachter Ansatz 1 N Das Teilerverhältnis wird zeitvariant manipuliert = * N ges t N ges (t) = 20% 80% 20% 80% N ges = N ges = 199 während 20% der Zeit N ges = 200 während 80% der Zeit N ges =? f / [ ] Dipl Ing. Erich H. Franke Frequenzsynthese mit frac n PLL 9 Ein stark vereinfachter Ansatz 1 N Das mittlere Teilerverhältnis ist nun gebrochen 0,8 = * N ges t N ges = n Q 20% 80% 20% 80% Beispiel: = 500 khz = 199 N ges = 199,8 (im Mittel) n Q = 0,8 = khz f / [ ] Dipl Ing. Erich H. Franke Frequenzsynthese mit frac n PLL 10 5

6 Die Ansteuerung des Teilers A T1 Im allereinfachsten Fall erfolgt die Modulation über einen Akkumulator (A) der Länge M = A T k wenn (A T1 >= M) dann n Q (t1) = 1 sonst n Q (t1) = 0 A T1 = A T1 modulo M Aus vorherigem Beispiel: k = 8 (Konstante) M = 10 (Modulus) A(t) = = A(t1) = f / [ ] Dipl Ing. Erich H. Franke Frequenzsynthese mit frac n PLL 11 Die Ansteuerung des Teilers A T1 Im allereinfachsten Fall erfolgt die Modulation über einen Akkumulator (A) der Länge M = A T k wenn (A T1 >= M) dann n Q (t1) = 1 sonst n Q (t1) = 0 A T1 = A T1 modulo M Mit: Erhalten wir: nq ( t) k M k M NB * f ref f / [ ] Dipl Ing. Erich H. Franke Frequenzsynthese mit frac n PLL 12 6

7 Die Ansteuerung des Teilers A T1 Im allereinfachsten Fall erfolgt die Modulation über einen Akkumulator (A) der Länge M = A T k wenn (A T1 >= M) dann n Q (t1) = 1 sonst n Q (t1) = 0 A T1 = A T1 modulo M Wie sieht es in der Praxis aus? f / [ ] Dipl Ing. Erich H. Franke Frequenzsynthese mit frac n PLL 13 Das Problem der Praxis: Das einfache Akkumulator Verfahren erzeugt viel zu regelmäßige Strukturen! > wir erhalten eine niederfrequente Störmodulation (fractional spurious, tones ) U R (t) t Wir brauchen Verfahren zur Reduktion periodischer Anteile f / [ ] Verminderung von Sprüngen auf U R Dipl Ing. Erich H. Franke Frequenzsynthese mit frac n PLL 14 7

8 Reduktion der Störmodulation Verschiedene Ansätze sind möglich Verfahren Jitter mit Zufallssignal (Dithering) Rauschformung mit - Modulator Voreinstellung der Phase mit DAC Phasen Interpolation Wirkt durch Verringerung der Periodizität Verringerung der Periodizität Steuerung der Phase in der Regelschleife Mehrphasen Problematik Frequenzunruhe Quantisierungsgeräusch Ungenauigkeiten in den analogen Komponenten Phasenunruhe durch Interpolation DAC : Digital/Analog Converter : Voltage Controlled Oscillator Dipl Ing. Erich H. Franke Frequenzsynthese mit frac n PLL 15 Der Trick mit dem Modulator Der Modulator besitzt günstige Eigenschaften Einstellbarkeit wie bei der einfachen Akkumulator Lösung verrauscht jedoch das Tastverhältnis > reduziert periodische Störmodulation Phasenrauschen wird zu höheren Frequenzen hin verschoben. > bessere Wirksamkeit des Schleifenfilters Arbeitet auf digitaler Ebene. > hinreichend toleranzfrei Direkte digitale Modulation möglich f / [ ] Modulator Dipl Ing. Erich H. Franke Frequenzsynthese mit frac n PLL 16 8

9 Voreinstellung der Phase Der DAC gibt eine zusätzliche Voreinstellung der Phase, abhängig vom Divisionsrest des Akkumulators: > Wirkt dem Phasenfehler (Phasensprünge) entgegen PFD LF DAC A T (t) Akkumulator f f // [N [ ] Dipl Ing. Erich H. Franke Frequenzsynthese mit frac n PLL 17 DAC : Digital/Analog Converter Ausblick Gewünschte Eigenschaften von Synthesizern: Digitale Arbeitsweise Hochintegration / Kosten Geschwindigkeit / Agilität / Einstellbarkeit Vor allem bei frequenzagilen Systemen (z.b. bei Bluetooth) Frac N Synthesizer besitzen diese günstige Eigenschaften Lösung des Problems fractional spurious emissions notwendig Technik ist heute hierfür state of the art Beispiel: [1] Aufbau eines kompletten 2,4GHz Frac N Synthesizer auf 2x2mm in 0,35µm CMOS Dipl Ing. Erich H. Franke Frequenzsynthese mit frac n PLL 18 9

10 Literatur [1] Shu,K; Sánchez Sinencio,E; CMOS PLL Synthesizers ; Springer; 2005 [2] MB15F88UL, Frac N PLLs achieve faster hopping times ; FUJITSU MICROELECTRONICS EUROPE; [3] Wells, J.; Frequency Synthesizers ; EP ; Mai 1984 [4] King, N.; Phase locked loop variable frequency generator ; U.S. Pat , Mai Dipl Ing. Erich H. Franke Frequenzsynthese mit frac n PLL 19 10