INFORMATIONEN ZUR AUSBILDUNGSPRAXIS AUS MODELLVERSUCHEN

Transkript

1 Bundesinstitut für Berufsbildung INFORMATIONEN ZUR AUSBILDUNGSPRAXIS AUS MODELLVERSUCHEN Institut für Mikroelektronik Stuttgart Elektro- Technologiezentrum Stuttgart Berufliche Bildungsstätte Tuttlingen Elektro-Ausbildungszentrum Aalen e.v. Modellversuchsinformation Nr. 2 Einsatz Anwenderspezifischer integrierter Schaltungen In den Elektroberufen ASICs- Was ist das? Azubis machen ASICs ASICs - von der Idee zum Schaltplan Angst vor ASICs? ASICs ASIC on board ASICs- Lösung nach Maß ASICs na klar! ASICs - ihr Know How Schutz

2 Der Modellversuch im Überblick Laufzeit: Januar 1995 bis Dezember 1998 Modellversuchsträger: Elektro-Technologiezentrum Stuttgart(etz) Krefelder Straße Stuttgart Tel: (0711) Fax: (0711) Ansprechpartner: Claus Dworski IMS CHIPS Institut für Mikroelektronik Stuttgart Allmandring 30a Stuttgart Tel: (0711) Fax: (0711) Projektleitung: Ehrenfried Futterer, IMS Tel: (0711) Wissenschaftliche Begleitung: Werner Meier Tel/Fax: (0711) Kooperationspartner: Elektro-Ausbildungszentrum Aalen e.v. Mohlstraße Aalen Tel: (07361) Ansprechpartner: Klaus Meißner Berufliche Bildungsstätte Tuttlingen GmbH Max-Planck-Straße Tuttlingen Tel: (07461) Ansprechpartner: Klaus Gusche Fachliche Betreuung Bundesinstitut für Berufsbildung Berlin Fehrbelliner Platz Berlin Tel: (030) Ansprechpartner: Herr Borch und Herr Weißmann Förderung: Bundesministerium für Bildung und Wissenschaft, Forschung und Technologie (BMBF) Wirtschaftsministerium Baden-Württemberg 497 ASICs die Vielseitigen Wo heute moderne Mikroelektronik entwickelt und eingesetzt wird, kommt man an den sogenannten ASICs nicht mehr vorbei. Anwenderspezifische integrierte Chips (ASICs) spielen eine zentrale Rolle bei der Innovation neuer technischer Produkte. Die in einem neuen Produkt verbesserten Funktionen werden heute mit einem Mehr an Elektronik realisiert. Diese Elektronik kann in einem Baustein (ASIC) platzsparend vereint werden. Ebenso können auch kleine und mittlere Stückzahlen (z. B. von einigen hundert bis einigen zehntausend) trotz eines spezifischen Entwicklungsaufwandes wirtschaftlich und von hoher Qualität hergestellt werden. Damit werden ASICs auch für kleinere Unternehmen interessant. Gegenüber dem Leiterplattenentwurf haben ASICs wesentliche besserer Know-how Schutz für mittelständische Unternehmen, da der Nachbau erschwert wird billiger in der Herstellung weniger störanfällig, da weniger Lötstellen und Leiterbahnen weniger Energie- und Platzverbrauch weniger umweltschädlicher Elektronikschrott weniger Importe von Bauteilen aus Japan und den USA sie ermöglichen eine neue, schnellere und intelligentere Elektronik ASIC ist heute ein Oberbegriff für eine Vielzahl von Lösungen. Die Leistungspalette reicht vom Full Custom ASIC für große Stückzahlen, über Semi Custom ASICs für mittlere und kleinere Stückzahlen, bis zu den vor Ort programmierbaren Bauelementen wie FPGAs oder CPLDs für Kleinserien und Testmuster. Wirtschaftliche Herstellung Die Wirtschaftlichkeit der Herstellung hat in den letzten Jahren zu einem rasanten Anstieg der halbspezifischen (Semi Custom) ASICs geführt. Für ihre Herstellung werden einheitliche Masterscheiben vorgefertigt, auf denen 2 /3 aller Arbeitsgänge in großen Losen mit immer gleichen Chipmustern vorgefertigt werden. Der nächste Schritt ist die Realisierung der kundenspezifischen Funktion durch Verschaltung der Transistoren über zwei Metallisierungslagen. Dabei werden die Strukturen mit dem Elektronenstrahl auf die Masterscheibe geschrieben. Der Verzicht auf Glasmasken stellt eine Kostenoptimierung dar. 2 Wochen 2 Wochen 2 Wochen 1 Woche 8 Wochen Der Weg zum ASIC Produktidee 1.Beschreibung Spezifikation 2. Schaltplan VHDL-Beschreibung 3. Verifikation Netzliste 4. Plazierung und Verdrahtung FPGA- Muster ASIC- Muster 5. Serienfertigung Test und Verpackung ASIC-Serie ASIC-Entwicklung ASIC-Fertigung Aufgabenbereich MV-EASIE

3 Von der Produktidee Abb. 1.1 Masterscheibe Um den optimalen ASIC für das gewünschte Produkt zu finden, stellen sich zunächst die folgenden Fragen: was soll integriert werden, wieviele Bausteine werden benötigt und wann sollen sie verfügbar sein? Diese Fragen werden vor Erteilung eines Auftrages abgeklärt. Ist die Entscheidung für einen ASIC gefallen, beginnt die wichtigste Phase des Projekts: Die Anforderungen an das Pflichtenheft oder auf neudeutsch: die Spezifikation werden verbindlich vereinbart. Hier werden die wichtigsten elektrischen und mechanischen Parameter festgelegt, wie z. B. die zu verwendende Technologie mit dazugehöriger Logikgatter-Bibliothek, Gehäuseart, Pin-Belegung, Umgbungsbedingungen, Testanforderungen des ASICs und anderes mehr. Der Kunde kann die Entwicklung seines ASICs durch die Übergabe einer Idee, einer Verhaltensbeschreibung oder eines Schaltplanes starten. Aus diesen Daten wird der Schaltplan erstellt, der dann auf Gatterebene simuliert, das bedeutet, daß die Schaltung auf die korrekte Funktion hin geprüft wird. Der Schaltplan kann entweder direkt eingegeben werden oder aus der zuvor erstellten Verhaltensbeschreibung synthetisiert werden. Als Ergebnis liegt eine simulierte Netzliste vor, bei der einerseits die kundenspezifische Funktion getestet und andererseits Fehler bei der technischen Fertigung geprüft werden können. Der nächste Entwicklungsschritt des ASIC besteht in der Umsetzung der abstrakten Funktionen in die physikalische Datenbasis zum Layout. Mit der Bereitstellung der Fertigungsdaten (Layoutdaten) ist der erste Teil der ASIC-Herstellung, die Entwicklung, abgeschlossen. Nach Wunsch können nun am Arbeitsplatz FPGA-Bausteine programmiert oder ASIC-Muster beim Halbleiter-Hersteller gefertigt werden. bis zum ASIC Hat man sich für einen ASIC-Prototypen entschieden, folgt nun die Produktion des ASIC-Musters. Die Masterscheiben werden mit 2 Metallisierungslagen kundenspezifisch verdrahtet. Dies geschieht in mehreren Prozeßschritten: Strukturierung mit dem Elektronenstrahl, Ätzung der verschiedenen Leiterbahnebenen, Schutzschichten und Anschlußkontakte. So lassen sich kleine Stückzahlen wirtschaftlich herstellen. Anschließend werden auf der Scheibe Tests durchgeführt, um die Korrektheit aller Prozeßschritte und die Funktionsfähigkeit der Schaltung nachzuweisen. Sind alle Tests positiv abgeschlossen, werden die Scheiben zersägt und die Chips in Keramikgehäuse eingeklebt. Über feine Golddrähte werden die elektrischen Anschlüsse zwischen Chip und Gehäuse realisiert. Die ASICs werden zur Mustererprobung im Produkt an den Kunden geschickt. Bei erfolgreicher Rückmeldung wird mit der Serienproduktion der ASICs in Kunststoffgehäusen begonnen. EASIE der Modellversuch Anfang 1995 startete der Modellversuch EASIE. Ziel des Modellversuchs ist es, handlungs- und praxisorientierte Ausbildungskonzeptionen für die Erst- und Weiterbildung zum Einsatz Anwenderspezifischer Schaltungen [ASICs] in den Elektroberufen zu entwickeln, zu erproben und zu evaluieren. Bei diesem Vorhaben sind wir bisher in der (Fach)öffentlichkeit auf Wohlwollen aber auch auf Skepsis gestoßen. Neben der Frage, können Auszubildende und Fachkräfte des Elektrohandwerks und der Klein- und mittelständischen Industrie befähigt werden, anwenderspezifische Mikrochips kundenorientiert entwickeln und zu vermarkten, wird häufig die Grundfrage gestellt: was sind ASICs? Deshalb wollen wir in dieser Handreichung schwerpunktmäßig diese Frage beantworten: Was sind ASICs, wozu braucht man sie, welche Vorteile besitzen sie, wie werden sie hergestellt und welche besonderen Qualifikationen sind dazu notwendig? Ein Überblick über die Entwicklungsschritte zur Herstellung eines ASICs, von der Idee bis zum einsatzbereiten Chip gibt einen Einblick in den Stand der Technik und die Einsatzmöglichkeiten. Zur Veranschaulichung stellen wir einige Pilotprojekte vor, die bisher im Rahmen des Modellversuches zusammen mit Partnerfirmen realisiert wurden. Die Beantwortung des ersten Teils der Frage, ob denn eine so schwierige und komplexe Technologie, die heute vorwiegend von hochqualifizierten Ingenieuren praktiziert wird, überhaupt Auszubildenden vermittelt werden kann, wird die Aufgabe des Modellversuches sein. Es sei daran erinnert, daß vor ca. 10 Jahren die Programmierung und Handhabung von CNC-Werkzeugmaschinen und Robotern mit der gleichen Skepsis diskutiert wurde. Heute werden CNC-gesteuerte Werkzeugmaschinen und Roboter von angelernten Fachkräften bedient. Mit der Struktur und der Qualität der Technik mußte sich allerdings auch die Struktur und die Qualität der Ausbildung ändern.

4 EASIE- Pilot-Projekt: Robotersteuerung Rheinelektra Technik GmbH, Aalen Das Projekt Robotersteuerung ist ein reines Ausbildungsprojekt. Ein von Rheinelektra zur Verfügung gestellter Industrie-Roboter soll über einen programmierbaren ASIC der Firma Actel gesteuert werden. Der Roboter verfügt über 5 Achsen und einen Greifermagneten. Die digitale Schaltung soll die Auswahl und die Steuerung der einzelnen Funktionen der Roboterachsen übernehmen. Die Roboterachsen sind in positiver und negativer Richtung mit Endschaltern versehen und verfügen jeweils über eine Homeposition, die mit Schaltern festgelegt ist. Über eine serielle Schnittstelle ist die Robotersteuerung mit einem PC verbunden, um Demoprogramme mit den einzelnen Programmschritten an die Steuerung weiterzugeben. Der ASIC bekommt seine Informationen über Datenleitungen von Inkrementalgebern, bzw. über die Busleitung der Leiterkarte vom Mikroprozessor 80535, der auch die Motoren steuert. Die Datenausgänge für die Motoren der einzelnen Achsen werden über Relais an die Motorkarte weitergegeben. Die gesamte den Prozessor umgebende Signallogik wurde in einen ASIC integriert. EASIE-Pilot-Projekt: Ansteuerung eines Lichtwellenleiters AIS GmbH, (Systemhaus) Aldingen Ansteuerung eines Lichtwellenleiters für die Datenübertragung in Fertigungssystemen. Es wurde ein ASIC als kostengünstiger und funktionskompatibler Ersatz für die in der Entwicklung eingesetzten FPGAs erstellt. Die ASICs werden in der vom IMS angebotenen Technologie als Dienstleistung produziert und in modernen SMD-Gehäusen qualitätsgeprüft ausgeliefert. Abb. 3 IMS GATE FOREST -ASIC im Gehäuse Platzersparnis: Wegfall der Steuerplatine optimaler Kopierschutz/Innovationsschutz geringste Reaktionszeiten weniger Bauteile reduzierte Störanfälligkeit vereinfachte Inbetriebnahme volle Funktionskompatibilität Elektro-Ausbildungszentrum Aalen e. V. Abb. 2 Robotersteuerung Sie werden in den AIS Lightline -Produkten als Slave der Master-Slave-Konfiguration eingesetzt. Der Master kommuniziert dabei direkt mit der Steuerung über einen seriellen Lichtwellenleiterbus mit bis zu 255 Stationen (Slaves). Jeder dieser Stationen kann bis zu 32 Bit Prozessdaten bereitstellen bei einer Übertragungsrate von 2,5 Mio. Bit pro Sekunde. Durch Quasi-Parallelverarbeitung in den einzelnen Slaves mit einer Verzögerung von maximal 1,2 µs wird eine hohe Verarbeitungsgeschwindigkeit sichergestellt. Spezial- und Sonderfunktionen können einfach realisiert werden. optimaler Kopierschutz geringste Störanfälligkeit maximale Kompaktheit maximale Erweiterungsfähigkeit erhebliche Kostensenkung weniger Bauteile Berufliche Bildungsstätte Tuttlingen (BBT)

5 EASIE-Pilot-Projekt: Code-Schloss EC 5 Eckert Elektronik GmbH, Durchhausen Das elektronische Code-Schloss der Firma Eckert ist bisher auf zwei aufeinander gesteckten Platinen in diskreter Bauweise mit Standard-ICs gefertigt worden. Das Code-Schloss dient der Zutrittsüberwachung in den unterschiedlichsten Einsatzgebieten. Der Code besteht aus Freigabe- und Löschcode. Nach korrekter Eingabe des Freigabecodes über eine 10er Tastatur wird die Tür entriegelt. Bei falscher Eingabe blockiert das Schloß. Zur Aufhebung der Blockade muß der Löschcode korrekt eingegeben werden. Weitere Features sind Statusanzeigen, Alarmfunktionen sowie eine USV-Anbindung. Es wurde ein ASIC als kostengünstiger und funktionskompatibler Ersatz entwickelt. Die Schaltung sollte bei voller Funktionskompatibilität, kostengünstiger auf einer Platine realisiert werden. Die gesamte Logik, bestehend aus 11 ICs, 30 Dioden und 25 Widerstände wurde in einen Chip integriert. EASIE-Pilot-Projekt: Buchbindemaschine RC 1 Ribler Buchbindemaschinen GmbH, Stuttgart Die Steuerung einer halbautomatischen Buchbindemaschine wurde mit einem ASIC realisiert. Die Maschine gestattet unter anderem das Binden qualitativ hochwertiger Taschenbücher, wobei die Umschläge vor dem Binden nach dem sogenannten RepKover-Verfahren mit einem Textilfälzel ausgestattet werden, das später zwischen den Seiten des Buches und dem Umschlag liegt. Die Buchbindemaschine besteht aus fünf Stationen und einer Transporteinrichtung: 1. Die Seiten des Buches werden eingelegt und gerüttelt. Anschließend werden sie von einer Zange zusammengepreßt und 2. über eine Rotationsfräse transportiert. Querrillen werden in den Buchrücken gefräst, um eine bessere Verleimung zu gewährleisten. Entstandene Papierfasern werden von einer Saugeinrichtung entfernt. 3. In der Leimstation wird von mehreren zuschaltbaren Düsen spezieller Kaltleim aufgetragen. 4. Dem Buchblock wird von unten der Umschlag zugeführt, angedrückt und von der Seite zusammengepreßt. 5. Schließlich wird das komplette Buch nach unten abgeführt und in einem Magazin gestapelt. Die gesamte Logik der Ablaufsteuerung wurde in einen ASIC integriert. Abb. 4 Code-Schloß EC 5: Bisherige Platine neuer Chip optimaler Kopierschutz Platzersparnis / Flächenreduktion ca. 50 % Kostenersparnis ca. 30 % weniger Bauteile reduzierte Störanfälligkeit vereinfachte Inbetriebnahme verbesserte Features wie akustische Rückkoppelung volle Funktionskompatibilität Berufliche Bildungsstätte Tuttlingen (BBT) Abb. 5 Ribler Buchbindemaschine RC1 Platzersparnis: Wegfall von SPS und Schaltschrank optimaler Kopierschutz/Innovationsschutz Kostenersparnis bei der Steuerungungseinheit ca. 50% geringste Reaktionszeiten reduzierte Störanfälligkeit durch weniger Bauteile vereinfachte Inbetriebnahme volle Funktionskompatibilität Elektro-Technologiezentrum (etz), Stuttgart

6 Entwurfsbeispiel Zähler Schaltungsentwurf Grundzustand COUNT = 0 ; RESET COUNT = 5 CARRY Zählen COUNT = COUNT+1; COUNT 5 entity Counter is port ( clk, reset : in std_logic; carry: out std_logic; count: out integer range (0 to 5)); end Counter; Abb. 6a FSM eines Zählers von 0 bis 5 architecture Behave of Counter is begin count_up: process (clk, reset) begin if (reset = '1') then count<= "0"; elsif (clk'event and clk='1') then if (count = "5") then count <= "0"; else count <= count + 1; end if; end if; end process count_up; carry <= '1' when (count="5") else '0'; Abb. 6c Der generierte Schaltplan des Zählers Abb. 6b Die Verhaltens-Beschreibung des Zählers (VHDL) Will man einen einfachen Zähler entwerfen, der von 0 bis 5 zählen soll, hat man drei unterschiedliche Möglichkeiten: grafisch als Ablaufsteuerung FSM (Abb. 6a) textuell als Verhaltensbeschreibung (Abb. 6b) Schaltplan mit logischen Gattern (Abb. 6c) Entwirft man auf der höchsten Abstraktionsebene der grafischen Ablaufsteuerung, läßt sich aus ihr die Verhaltensbeschreibung in VHDL automatisch generieren. Hat man eine VHDL Beschreibung manuell erstellt, wird diese von der Synthese Software auf Syntax- und Logikfehler analysiert. Die Synthese generiert aus der VHDL-Beschreibung eine Netzliste und bei Bedarf auch einen Schaltplan. Man kann die logische Funktion auch per schematischer Eingabe direkt als Schaltplan implementieren. Verifikation restart clock CLK 0 1 stepsize 50ns vector count COUNT[2:0] radix dec COUNT wave counter.wfm CLK RESET COUNT CARRY h RESET Reset c 2 l RESET c 10 count 10 cycles wave Abb. 7 Das Stimuli-File Abb. 8 Das Simulationsergebnis des Zählers Um die Fehlerfreiheit des Entwurfs zu prüfen, muß die generierte Schaltung getestet werden. Die Eingangssignale, mit denen der Zähler getestet werden soll, stehen in einem Stimuli-File (Abb. 7). Der Simulator führt die in dieser Datei stehenden Simulationskommandos aus und berechnet die Ausgänge aus den Eingangssignalen. Das Ergebnis der Simulation läßt sich als Zeit- Zustandsdiagramm veranschaulichen (Abb. 8). Nun ist der Zähler entworfen und getestet. Der Entwurf ist damit abgeschlossen. Die ASIC Fertigung kann beginnen.