BA-Mannheim, 2. Semester IT Digitaltechnik (Hr. Schillack)

Transkript

1 Dies ist nun also die freundlicherweise von mir mitgetippte Fassung der Vorlesung Digitaltechnik (2. Semester) bei Hr. Schillack an der BA-Mannheim. Ich hoffe ihr könnt damit was anfangen. Fehler, Kritik, Anregungen und alles was euch sonst noch dazu einfällt mailt bitte an Inhalte / Gliederung 7 Seiten 2. Semester - Schaltwerke (Schaltnetze mit Speichergliedern bzw. ückwirkungen) Flip-Flop s - Zähler - egister Speicherstrukturen DA/AD - Wandler Komparator (Vergleicher) 2 programmierbare Speicher 2 Diode 2 programmierbare Speicher 3 - Dioden-Matrizen 3 - UND- / ODE-Gatter mit Dioden 4 Gatterpegel für TTL-Schaltkreise 4 POM Diodenmatrizen 5 Aufbau von Matrizen 5 Signalschalter 6 Diodenmatrixanordnungen 6 - OM / EPOM 6 / 7-4: MUX / :4 DMUX 7 - Volladdierer 8 Flip-Flop 8 NO Flip-Flop 9 Taktflankensteuerung 9 J-K Flip-Flop D Flip-Flop 3 T Flip-Flop 4 Flip-Flop Schaltungsanalyse und synthese 5 Übersicht Flip-Flops 5 Schaltungsynthese 6 - Ampel mit Flip-Flops 6 - Funktionen / Schaltplan 6 Schaltungsanalyse 7 - Digitaltechnik 2. Semester - - Stephan Tost

2 Komparatoren > < =? Schaltung die a und b vergleicht und ausgibt >, < oder = (wenn q ist, ist die Bedingung erfüllt) a q (a > b) q2 (a < b) b q3 (a = b) Wahrheitstabelle für die Schaltung i a b q q2 q3 P i!a!b!a b 2 a!b 3 a b q = a!b q2 =!a b q3 =!a!b + a b = a b Programmierbare Speicher - aus Diodenmatrizen in UND bzw. ODE Verknüpfungen UND aus Dioden I I(U) - Diagramm U I reverse I forward P = U I I = P /U U/V P max ca. /8 Watt (Verlustleistung) Ersatzdiode U S Schleusenspannung ~,7 V / / f U A - Arbeitsspannung f - ~5 Ohm U S U A - Digitaltechnik 2. Semester Stephan Tost

3 Programmierbare Speicher Festwertspeicher PAL programmable array logic PLA n Eingänge m Ausgänge x y x y 2... >= x n- y m- PAL [] dualcodiert Dioden-Matrizen - fest verdrahtet bei dual PAL direkte Abbildung der Funktionstabelle - bei PLA variabel x p y... []... >=... x n- p (2^n)- y m- Funktionstabelle für 3 Variablen: i X2 X X Pi!x2!x!x!x2!x x 2!x2 x!x 3!x2 x x Summe bilden y - y m- Aus den Summentermen aus Pi werden die Ausgänge y bis y m- belegt. - Digitaltechnik 2. Semester Stephan Tost

4 UND - Gatter mit Dioden / TTL-Pegel (5V) U b = 5V ~ kohm A i i max = 5V / kohm =,5 ma B U Ausgang V Die Dioden stellen einem Widerstand dar pro Diode 5 Ohm (bei einem Stromfluß von i max =,5mA) Also fallen an einer Diode,7V ab, wenn beide parallel geschaltet sind,35v. i U A U B U,35V 5V,7V 2 5V,7V 3 5V 5V 5V U ist die Spannung, die zwischen dem Ausgang und U= abgegriffen werden kann. ODE - Gatter mit Dioden / TTL-Pegel (5V) U b = 5V A B U ~ kohm V i U A U B U V 5V 4,3V 2 5V 4,3V 3 5V 5V 4,65V Gattereingangspegel für TTL-Schaltkreise Gatterausgangspegel für TTL-Schaltkreise U / V U / V 5 5 HIGH 2 2,4 HIGH,8,4 LOW LOW x x - Digitaltechnik 2. Semester Stephan Tost

5 POM Programmable-ead-Only-Memory AND-Matrix x U=5V i x x p i P i!x!x!x x 2 x!x 3 x x!x x Um diese Funktionstabelle mit dieser Matrix darstellen zu können, werden nur die eingezeichneten Dioden benötigt. Die anderen werden weggelassen.!x P P P 2 P 3 Am Ausgang liegt dann an, wenn beide Eingänge denselben Wert haben. Beispiel für p 2: x = und!x = Der Strom fließt durch den Widerstand zur Diode. Da an!x anliegt, kann der Strom nicht über die Diode fließen; dasselbe an der nächsten Dioden bei x. Also kommt an P 2 ein Strom an. Aufbau von Matrizen Schematischer Aufbau mit Ein- und Ausgängen x!x x!x...!x n- nach Pflichten p p p 2 p n- dual codiert >= >= >= q q q n- UND ODE [] [>=] - Digitaltechnik 2. Semester Stephan Tost

6 Signalschalter I II U b III U U q Uq U q s s C load s FET r s s - shunt r innen FET - Feldeffekttransistor I S U d r i % 5% r s U b U td raise td fall U b td ~ 5-35 ns Ein- und Ausschaltverzögerung Diodenmatrixanordnungen ) Grundgatter 2) beliebige Schaltungen aufbauen Funktionstabelle direkt auf Matrix abbilden 3) Speicher Festwertspeicher x p y x p y 2... [] [>=] x n- p j- y m- n Eingänge m Ausgänge j - Zwischenvariablen OM - ead-only-memory A Fest in der Matrix gespeicherte Werte l - Zeilen können ausgelesen werden, indem man die Matrix zeilenweise ansteuert.... [] Die Eingänge dienen somit als Adresse. dualcode A n- m - Spalten - Digitaltechnik 2. Semester Stephan Tost

7 EPOM - Erasable-Programmable-ead-Only-Memory Hier ist die Matrix ist lösch- und wiederbeschreibbar. Anstatt der Dioden werden Feldeffekttransistoren genutzt. 4: MUX A G A 3 MX D D D x D 3 3 Funktionstabelle i A A x P i D!A!A D D!A A D 2 D 2 A!A D 2 3 D 3 A A D 3 entsprechende Matrix: A!A A!A A!A D D D 2 D 3 A!A [] [>=] x D D D 2 D 3 n = 8 Eingänge l = 4 Produktterme >= m = Ausgang :4 DMUX x A G A 3 DX D x D 2 D 2 3 D 3 Funktionstabelle i A A D D D 2 D 3 P i x!a!a x x!a A x 2 x A!A x 3 x A A x entsprechende Matrix: A!A A!A x >= >= >= >= D D D 2 D 3 - Digitaltechnik 2. Semester Stephan Tost

8 Volladdierer i a b c in s c out a!a b!b c in!c in >= >= s c out Flip-Flop Am Anfang werden alle Ein- und Ausgänge auf NULL gesetzt. Nach Entfernen des Nullpotentials stellt sich ein bestimmter Zustand ein. Zeitfolgetabelle S >= S Setzeingang ücksetzeingang >= * k S * Initialisierung dies ergibt sich = * irregulär S! Vollständige Funktionstabelle (Zustandsfolgetabelle) k S k k (k+) Info bleibt erhalten (gespeichert) setzen zurücksetzen? undefiniert bleibt erhalten (gespeichert) setzen zurücksetzen? undefiniert - Digitaltechnik 2. Semester Stephan Tost

9 Zustandsfolgegraph Knoten Zustände Zweige Zustandsänderung / / / = = / / / / undefiniert / (k+) =!S! +!S! + S! = (! + )S! + S! (k+) =!(S +!S) = S! +! =!(S + ) S-FF aus NAND Flip-Flop mit AND-Gliedern S k S k+ n.d. n.d. y y 2 Nach Zeittakt aufgeschlüsselt ergibt sich diese Tabelle. k S set reset y! y 2 Initialisierung so nicht erlaubt Initialisierung es ergibt sich NO S - Flip-Flop (Zustandselement, zeitgetaktet) S >= C C >=! - die Eingänge liegen nur an, wenn Zeittakt gegeben (Clock = '') - Taktsteuerung durch Eingangstore (: MUX) - Erregungssignale sind während Clock-High aktiv, müssen aber während dieser Zeit konstant gehalten werden (Störanfälligkeit wegen langer Toröffnungszeiten) - Taktzustandsgesteuert Taktflankensteuerung - Digitaltechnik 2. Semester Stephan Tost

10 Zeitablaufdiagramm (taktgesteuert) C C S S C! S Taktflankensteuerung: Das Ausgangssignal wird nur dann (je nach Eingangssignal) umgeschaltet, wenn an der Taktung (Clock) eine positive Flanke anliegt. J-K-Flip-Flop - Flip-Flop wo undefinierte (irreguläre) Zustände herausgefiltert werden - Funktionstabelle gleich dem S-FF, aber die Zeilen mit den irregulären Zuständen fehlen NO - Flip-Flop taktflankengesteuert Taktflankensteuerung Eingangstore (: MUX) werden durch differenziertes Clock-Signal gesteuert S >= Hierbei steuert das Clock-Signal (echteckspannung) einen Differenziator an, der an die jeweiligen Ausgänge C nur Flanken (sogenannte Spitzen) liefert. >=! Differenziator Ein Differenziator kann wie folgt realisiert werden: x y z Durch den Inverter braucht das Signal eine Zeit t (~5ns) um wieder am UND-Glied anzukommen. Während dieser Zeit liegt an y eine Nadel an. x z y - keine Störanfälligkeit wegen langer Toröffnungszeiten Eingangssignale können auch sehr kurz sein - Digitaltechnik 2. Semester - - Stephan Tost

11 S S S S C C C C!! Steuerung auf steigende Taktflanke Steuerung auf fallende Taktflanke Zeitablaufdiagramm C S irregulärer Zustand (muß herausgefiltert werden) J-K Flip-Flop J J T/C C K K! Bei einem JK - Flip-Flop werden die irregulären Zustände herausgefiltert. J S C K! S = J! = K! =!() - Digitaltechnik 2. Semester - - Stephan Tost

12 Funktionstabelle JK-Flip-Flop unabhängige abhängige Ergebnis Variablen Variablen k J K! S (k+) init set 2 reset 3 set 4 reset 5-6 set Funktionstabelle Flip-Flops S (k+) S JK (k+) vereinfacht: S (k+) S J K (k+) JK k k speichern set reset --! k toggle Liegen an den JK - Flip-Flop-Eingängen HIGH-Potentiale, so wird der gespeicherte Wert invertiert (toggle). Zustandsfolgegraph Knoten Zustände Zweige Zustandsänderung / / set = reset = / / / toggle / (k+) =!J!K + J!K ( +!) + J K! = J! +!K - Digitaltechnik 2. Semester Stephan Tost

13 Zeitablaufdiagramm JK-Flip-Flop C J K Um mit einer Formel möglichst einfach mehrere Flip-Flops beschreiben zu nutzt man folgende Formel: (k+) = g k + g 2! k wobei g und g 2 je nach Flip-Flop-Typ variieren. g g 2 JK!K J S! S T!T T D D D D Flip-Flop S Flip-Flop mit D-Ansteuerung D S T/C C! S = D, =!D D D T/C C! k+ = D * + D +! = D S=D =!D (k+) D *!!D *! = D *! -- D *!!D * = D * -- - Digitaltechnik 2. Semester Stephan Tost

14 Zeitablaufdiagramm D-Flip-Flop C D D Datenspeicher (data-latch) - Wert des Datensignals wird gespeichert - Verlängerung des D-Impulses nach Taktsignal (Delay-Flip-Flop) T Flip-Flop Toggle Flip-Flop T J T/C C K! J = T, K = T T T T/C C! k+ =!T * + T +! J=T K=T (k+) T *!T *! = T * T *! = T *!!T *!T * =!T * T *!T * = Zeitablaufdiagramm T-Flip-Flop C T Bei T = konst. Frequenzteiler T = J = K = - Digitaltechnik 2. Semester Stephan Tost

15 Flip-Flop Schaltungsanalyse und -synthese Ampelschaltung mit Flip-Flops mögliche Ampelzustände: y = rot grün Start gelb y 2 = gelb? y 3 = grün c - Impuls +V b Anzahl der Zustände = z = 4 Anzahl der Flip-Flops = p Codierung der Zustände: i z 2 grün 2 gelb 3 rot 4 rot-gelb 5 grün z = 2² = 4 = 2 p rot-gelb rot Funktionstabelle (JK-Flip-Flop): i 2 (k+) 2 (k+) J 2 K 2 J K y grün y gelb y rot d 2 d 3 d 4 d Übersicht Flip-Flops (k+) = g + g 2! k (k+) S J K D T d d d d d d g =! g =!K g = D g =!T g 2 = S g 2 = J g 2 = D g 2 = T S = - Digitaltechnik 2. Semester Stephan Tost

16 Ampel mit Flip-Flops Funktionen FF #: FF #2: (k+) =! 2! +! 2 =! 2 +! 2! = g + g 2! g = J =! 2 g 2 =!K =! 2 K = 2 2 (k+) =! = 2 +! 2 = g 2 + g 2! 2 g = J 2 = g 2 =!K 2 = K 2 =! Schaltplan FF #2 J rot C T/C K! = gelb FF # J C K! grün - Digitaltechnik 2. Semester Stephan Tost

17 Schaltungsanalyse J 2 2 J y T/C C C K 2! 2 K! FF #2 FF # Takt Zustand k FF # FF #2 Zustand k+ k k k 2 J K J 2 K 2 (k+) (k+) 2 y Start: und 2 auf setzen 2 3 = gleich erstem Zustand Zeitablaufdiagramm C Zyklus = T T Y = 3 T C y : f y = /3 f c y Frequenzteiler 3 : Zustandsfolgegraph C / C / C / - Digitaltechnik 2. Semester Stephan Tost