Ein Rechner wird durch ein Programm gesteuert, dass sich aus einer Sequenz einzelner Instruktionen zusammensetzt.
|
|
- Sara Weiner
- vor 7 Jahren
- Abrufe
Transkript
1 4. ISA (instruction set architecture) - Befehlssatz Ein Rechner wird durch ein Programm gesteuert, dass sich aus einer Sequenz einzelner Instruktionen zusammensetzt. Charakteristika einer Rechnerarchitektur sind wesentlich gegeben durch: die Datentypen, die eine Maschine kennt, und die Instruktionen, die auf diesen Datentypen ausgeführt werden können. Definition: Instruktion = Folge von Symbolen, deren Ausführung durch einen Prozessor eine eindeutige und wohldefinierte Zustandsänderung des Computers bewirkt. Eine Instruktion selbst ist ein spezieller Datentyp. Da Instruktionen im Speicher stehen, kann dort die Instruktion als Datentyp (theoretisch) verändert werden, dadurch das Programm an sich modifiziert werden. ( self-modifying code ). 4.1 Aufbau von Instruktionen Eine Instruktion (Maschinenbefehle, Befehle) bestehen aus zwei Komponenten: OpCode: Operand: spezifiziert, welche Operation auszuführen ist. bezeichnet die Operanden, die an der Operation beteiligt sind. Klassen von Instruktions-Architekturen Instruktionssatz-Typ Architektur-Typ 4-Adress-Instruktionssatz 4-Adress-Maschine (3+1 Adress-Maschine) 3-Adress-Instruktionssatz 3-Adress-Maschine 2-Adress-Instruktionssatz 1-Adress-Instruktionssatz 0-Adress-Instruktionssatz 2-Adress-Maschine 1-Adress-Maschine (Load/Store-Maschine) (Akkumulatormaschine) 0-Adress-Maschine (Stackmaschine) Die Anzahl der Operanden beeinflusst die Gesamtlänge einer Instruktion. Dies ist bei begrenzter Speicher- und Adressierkapazität von Bedeutung. Implementierungen 4-Adress-Maschinen und reine Stackmaschinen kommen in der Praxis kaum vor. Ebenso sind 1-Adress-Maschinen auf dem Rückzug. Dominierend sind (bislang) die 2-Adress-Maschinen, wobei 3-Adress-Maschinen an Bedeutung gewinnen. Nur wenige Rechner waren als reine Stackmaschinen (wie etwas Taschenrechner) realisiert, da die Programmierung aufwendig und eine hohe Anzahl von Instruktionen benötigt. Zudem müssen arithmetische Ausdrücke in die umgekehrte polnische Notation (Lukasiewicz Notation) umgewandelt werden. 16
2 In jüngster Zeit haben Stackmaschinen in Form der JavaVirtualMachine (JVM) jedoch an Bedeutung gefunden. Der Vorteil einer Stackmaschine sind: * einfache Unterprogrammtechnik * ebenso einfache Unterbrechungsverarbeitung (interrupt handling) * lageunabhängiger Programmcode (verschiebbar im Speicher) mehrfach benutzbare Routinen und Bibliotheken (re-entrant) 4.2 Instruktionen und Datentypen Instruktionen führen Operationen auf Daten aus. Dabei ist nicht jede Operation auf jeden Datentyp sinnvoll anwendbar. Beispiele: Instruktion Logical Integer Float.Point Character MOVE X X X X ADD (x) X X AND X (x) COMPARE X X X X Wichtig: Dem Inhalt einer Speicherzelle wird erst dadurch ein Datentyp zugeordnet, dass eine bestimmte Operation darauf ausgeführt wird. Die Assoziation einer Operation mit einem Datentyp ist eine Funktion der Operandenadresse. Denn: In aller Regel lassen Rechnerimplementierungen zu, dass der Wert einer Speicherzelle verschieden interpretiert werden kann. Eine feste Zuordnung einer Speicherzelle zu einem Datentyp erfolgt erst auf höherer Programmierebene etwa durch den Compiler. 17
3 4.3 Assemblerprogrammierung Die Assemblerprogrammierung bietet den direkten Zugang auf die Eigenschaften des Prozessors: alle vom Anwender erreichbaren Register (architekturierter Registersatz) der Speicher alle unterstützten Datentypen (intrinsisch) den gesamten Instrukionssatz (Operationen) Die Syntax ähnelt prinzipiell immer der folgenden Darstellung: [name] [operator] [operand [, ]] [; comment] name: Label der Anweisung (symbolische Adresse) operator: Mmemonic, d.h. symbolische Darstellung der Anweisung operator: Daten, auf die die Operation anzuwenden ist comment: dient lediglich der Lesbarkeit des Assemblercodes [ ] steht für optionales Feld Es gibt zwei Arten von Operatoren: Direktiven - Anweisungen an den Compiler > führt zu keinem Maschinencode! Instruktionen - werden in Maschinenbefehle übersetzt. Operanden definieren die Daten, auf denen die Direktiven und Instruktionen wirken. Es gibt 4 Arten: - Symbole - Konstanten - Ausdrücke - Register Symbole sind Namen, die einen Wert repräsentieren. Bei Assembler-programmierung können Symbole stehen für Variablen, Adressen (Labels), Prozeduren, Konstanten, Macros, Ausdrücke, 18
4 5. Speicherhierarchie / Hauptspeicher 5.1 Speicherhierarchie Geschwindigkei Register Cache L1 / L2 (/ L3) Hauptspeicher online Hintergrundspeiche offline Hintergrundspeiche Internet als globales Wissensarchiv? GRÖSSE (Byte, kbyte, MByte, GByte) Der Speicher eines Rechnersystems ist heute hierarchisch organisiert. Hierbei decken die einzelnen Speicherhierarchien unterschiedliche Anforderungen an das Speichersystem ab. Prinzipiell gilt es, die schnellen Prozessoren effektiv an einen langsamen Massenspeicher anzuschließen. Die schnellsten Speicher sind daher im Prozessor in Form von Registern realisiert, die in der Anzahl sehr begrenzt, im Zugriff aber mit dem Prozessortakt mithalten können. Es gibt sichtbare (visable) und versteckte (hidden) Register, zudem können sie spezialisiert sein (etwa Floatingpoint-Register) oder allgemein genutzt werden (general purpose). Cachespeicher verbinden den Registersatz mit dem Hauptspeicher. Der Hauptspeicher wird in Cachelines dupliziert, wobei immer nur ein kleiner Ausschnitt des Hauptspeichers im schnellen Cachespeicher gehalten werden kann und eine intelligente Ersetzungsstrategie notwendig ist (LRU Algorithmen, Assoziativität, etc.). Cachespeicher sind heute meist in 2 Ebenen realisiert (L1/L2), wobei insbesondere der kleine L1 Speicher in Größen bis 64kB mit dem Prozessortakt 19
5 mithalten kann. L2/L3 bieten Speichergrössen von 128kB bis wenige MB. Der Hauptspeicher dient als Arbeitsspeicher, in dem große Datenmengen und die Programme abgelegt sind. Oftmals werden Teile des Hauptspeichers als Disk Cache für Zugriffe auf Plattenlaufwerke benutzt. Online-Hintergrundspeicher sind Medien wie etwa Plattenspeicher. Diese Speicher bieten immense Datenkapazitäten (aktuell mehrere zig-gb), jedoch nur langsamen Zugriff (ms-bereich) und mässige Transferleistungen (bis heute 50MB/s). Offline-Hintergrundspeicher dienen zur Archivierung von Datenbeständen, etwas auf Disketten, Bändern, optische Medien (wie CDs 700MB, DVDs 4,7 GB). Diese Medien bieten große Datenkapazitäten, die Haupteigenschaft ist jedoch Datensicherheit. 5.2 Hauptspeicher Der Hauptspeicher bietet dem Prozessor einen direkten, schnellen Zugriff. Er enthält die Instruktionen und Daten zur Programmausführungszeit. Organisation des Hauptspeichers Sequentielle Folge von Bits, Bytes oder Worten Adressen dienen, um (bestimmte) Speicherzellen anzusprechen, man - Ortsadressierung - Inhaltsadressierungs (assoziativ Adressierung) Der HS kann als großes, eindimensionales Feld (Array) M(i) der Breite p (Bits) betrachtet werden. Jedes Element hat 1) eine Adresse i (Index des Feldes), 2) einen Inhalt M(i). unterscheidet Länge N bestehend aus Worten der Inhalt: Wort der Länge p Adresse Inhalt Bit 0 Bit p-1 0 M(0) Bit 0 Bit p-1 1 M(1) 2 M(2) N-2 M(N-2) N-1 M(N-1) 20
6 5.3 Adressierung der Bits, Byte-Ordering 1) das höchstwertige Bit ( high order bit ) hat die niedrigste Adresse: Bit: Wert: ) das niedrigstwertige Bit ( low order bit ) hat die niedrigste Adresse: Bit: Wert: Diese beiden Zählrichtungen kann man auch auf die Adressierung der Bytes innerhalb eines Wortes anwenden > Byte- Ordering: 1) Das höchstwertige Byte hat die niedrigste Adresse: Byte: Werte- [ ][ ][ ][ ] bereich ) Das niedrigstwertige Byte hat die niedrigste Adresse: Byte: Werte- [ ][ ][ ][ ] bereich Glücklicherweise sind Bit- und Byteordering konsequent durchgeführt, so dass man die Computerarchitekturen in (nach Gullivers Reisen) Big Endian - und Little Endian - High-order Bit/Byte haben jeweils niedrigste Adresse Low-order Bit/Byte haben jeweils die niedrigste Adresse Maschinen unterscheiden kann. 21
7 5.4 Adressraum Die Anzahl der Adressbits (Adresslänge) bestimmt die Größe des adressierbaren Speichers (Adressraum bzw. Addressierkapazität). Beispiele: Adresslänge Adressraum Frühe Mikrocomputer (68000, C64, ) 16bit 64kB Intel 8086, bit 1MB Intel Frühe Großrechner IBM S/360, S/370 24bit 16MB ESA/390 31bit 2 GB VAX, Intel 80386, 80486, Pentium 32bit 4 GB PowerPC, z/series, Athlon64 64bit 16 PB (40bit) (1TB) 5.5 Fehlererkennung: Parität gerade/ungerade (parity bits) - dient zur Singlebit-Fehlerbestimmung ECC (error checking & correcting) - dient je nach Codec meist zur Korrektur von Singlebit- Fehlern und zur Detektion ungerader Anzahl von Singlebitfehlern 5.6 CPU Register Mehrzweckregister Akkumulator (visible / hidden) Indexregister Basisadress-Register Speicherschutz-Register Clock-Register Interrupt-Register PageControl-Register Prioritätsregister Akkumulator Im Akkumulator werden alle Ergebnisse, die die Verarbeitungseinheit (ALU) der CPU liefert, abgelegt. Es gibt zwei Varianten: 1) sichtbarer Akku - der Akkumulator der Ein-Adress-Maschine 2) unsichtbarer Akku - der interne Akkumulator in der ALU: Nach Beendigung einer Operation in der ALU wird der Inhalt dieses Akku in ein sichtbares Register oder einer Speicherzelle geladen - spezifiziert durch die Instruktion. Moderne ALUs haben mehr als einen internen Akkumulator. 22
8 Indexregister Das Indexregister dient zur Modifikation von Operandenadressen. Die Fähigkeit zur Ausführung arithmetischer Operationen auf Indexregistern ist von Architektur zu Architektur unterschiedlich stark ausgeprägt. Manchmal sind GPR (general purpose register) auch als Indexregister zulässig und damit bieten sie den vollen arithmetischen Umfang. Basisadress-Register Um mit einer beschränkten Operandenlänge einen größeren Adressbereich abdecken zu können, wird ein Basisadress- Register benötigt, um ein Speichersegment zu spezifizieren. Speicherschutzregister (valid area reg) Dieses Register dient als Speichergrenze (memory boundary) oder wird als Memory Protection Register bezeichnet. Mit diesem Register lässt sich ein Speicherschutzmechanismus realisieren, um a) Betriebssystemspeicher vom Anwenderspeicher zu trennen, b) verschiedene Benutzerprogramme exklusiven Speicher bereitzustellen. Für Einbenutzersysteme (single user) reichen hier einfache Realisierungen aus: Das Register enthält lediglich eine Adresse, die die user area von der system area trennt. Für Multi-User-Systeme enthält das Register eine obere und untere Grenz(adresse) oder die Grenze und Länge einer user area. Interrupt Register spezifiziert z.b., welche Interrupts zu einem bestimmten Zeitpunkt zugelassen sind bzw. gesperrt sind. Weitere Spezialregister sind in den einzelnen Architekturen vorgesehen, um etwa Prioritäten von Ereignissen oder weitere Speicherschutzmechanismen (etwa auf Memory Pages) zu steuern. 23
9 6. Adressrechnung und Addressierungsarten Adressrechnungen sind notwendig, um eine flexible Adressierung der Operanden zu ermöglichen oder etwa den vollen logischen Adressierungsraum auszuschöpfen, wenn der physikalische Speicher deutlich geringer ist, als die Adresseirungskapazität ermöglicht. Weitere wesentliche Gründe für Adressrechnung sind: Ausweitung der Addressierkapazität, die durch den Operandenteil einer Instruktion gegeben ist. Verschiebbarkeit von Programmen und Daten im Speicher. Zugriffsschutz zwischen unabhängigen Programm- und/oder Datenbereichen (memory protection). 6.1 Grundtypen von Adressrechnungen Grundsätzlich werden Adressrechnungen in drei Kategorien unterteilt: Arithmetische Verknüpfung Adresskomponente 1 ± Adresskomponente 2 = effektive Adresse Das ist das Grundprinzip von * Basisadressierung und * indizierter Adressierung. Substitution Der Adressteil in der Instruktion verweist auf eine Speicheradresse steht die effektive Adresse. oder ein Register. D Das ist das Grundprinzip der indirekten Adressierung. Konkatenation Zwei Adressteile werden durch Konkatenation (Verkettung) miteinander verknüpft. 24
10 6.2 Adressierungsarten Direkte Adressierung In der Instruktion ist die Adresse des anzusprechenden Datum unmodifiziert enthalten. Die Adresse kann - eine Stelle im Hauptspeicher - ein Register oder - ein Flag (Bit in einem Control/Status Register) bezeichnen. OpCode R 3 M 4100 (R Registeradresse, M memory address) R0 R1 R2 R3 R4 40FF Registersatz Hauptspeicher Direkte Adressierung bzgl. beider Operanden im 2-Adressbefehl 25
11 Indirekte Adressierung Die Instruktion enthält die Adresse - einer Stelle im Hauptspeicher oder - eines Registers Dort stehen dann die unmodifizierte Adresse des anzusprechenden Datums: OpCode I R 1 (I Kennung indirekte Addr., R = Reg.Adr.) R R R2 XXXXXXXXXXXXXXXXXXXX R R4 Registersatz Hauptspeicher Register indirekte Adressierung OpCode I M 10FFFE (I Kennung indirekte Addr., M = Speicheradresse) 04FEFE 04FEFF XXXXXXXXXXXXXXXXXXXX 04FF00 04FF01 04FF00 10FFFE Speicher indirekte Adressierung Spezialfälle der register indirekten Adressierung, die bei manchen Rechnern zur Verfügung stehen sind: Autoinkrement-Adressierung: Das Register, in dem die Adresse steht, wird automatisch inkrementiert. Autodekrement-Adressierung: Das Register, das die Adresse beinhaltet, wird automatisch dekrementiert. 26
12 Je nachdem, ob diese Veränderung des Registerinhalts vor oder nach dem Zugriff erfolgt, spricht man von - Autopreinkrement / Autopredekrement - Adressierung oder - Autopostinkrement / Autopostdekrement - Adressierung Anmerkung: Dieser Mechanismus fand Eingang z.b. in die höhere Programmiersprache C (++). a[i++] bedeutet, dass nach dem Zugriff auf das i.-element des Arrays a der Index i automatisch inkrementiert wird, so dass er nach dem Zugriff auf das Element i+1 verweist. Stack-Adressierung ist ein Sonderfall der register indirekten Adressierung. Der StackPointer (SP) zeigt auf eine Stelle im Hauptspeicher, dem top of stack. Dort steht unmittelbar das anzusprechende Datum. OpCode I S (I Kennung indirekte Addr., S = Stackpointer) SP Stackpointer XXXXXXXXXXXXXXXXXXXX Hauptspeicher 04770F top of stack stackbasierte Adressierung Bei einem PUSH wird der Stackpointer VOR dem Zugriff inkrementiert (autopreinkrement). Bei einem POP wird der Stackpointer NACH dem Zugriff dekrementiert (autopostdekrement). 27
13 Relative Adressierung Der in der Instruktion enthaltene Operand stellt ein Displacement relativ zum Anfang eines Speichersegments dar. Die Anfangsadresse des Speichersegments ist in einem Register enthalten, das entweder explizit spezifiziert und implizit angenommen sein kann. Man unterscheidet zwei Arten der relativen Adressierung: Adressierung relativ zu einer Basisadresse OpCode R R (R Kennung relative Addr., R1 = Basisregister 1) R1 Basisregister 1 XXXXXXXXXXXXXXXXXXXX Hauptspeicher
14 Adressierung relativ zum Befehlszähler OpCode IP FFFC (=-4) (IP Kennung Instruction Pointer, relativ zum Programmzähler) XXXXXXXXXXXXXXXXXXXX 0026F6 0026F7 0026F8 0026F9 0026FA 0026FA IP PC, IP, Programmzähler Hauptspeicher Das Displacement wird zum aktuellen Wert des Befehlszählers addiert. Indizierte Adressierung Die Adresse einer Speicherstelle wird modifiziert, indem der Inhalt Indexregisters dazu addiert wird. Diese Adressierung wird stets mit einer der anderen Adressierungsarten kombiniert. Dabei ist entscheidend, ob die Indizierung VOR oder NACH den anderen Adressierungsarten angewandt wird. eines Dabei ergeben sich dann die folgenden Kombinationen: Direkte Speicheradressierung mit Indizierung OpCode X 0 M 4080 (X Kennung indizierte Addr., X0 = Indexregister 0) X0 + Indexregister 0 XXXXXXXXXXXXXXXXXXX Hauptspeicher 0640A0 29
15 Register indirekte Adressierung OpCode X 2 R 1 (X Kennung indizierte Addr., X0 = Indexregister 0) 0200 X2 + Indexregister 0 XXXXXXXXXXXXXXXXXXX Hauptspeicher R1 Register Adressierungsarten des Intel Der Intel und seine Nachfolger (80486, Pentium I - IV) kann prinzipiell in folgenden unterschiedlichen Modi arbeiten: 16 bit real mode (8086 Kompatibilität) 16 bit protected mode (80286 Kompatibilität) virtual 8086 mode (simuliert mehrere 8086 Prozessoren) 32 bit protected mode Im folgenden soll nur der spezifische Modus, also der 32bit protected mode betrachtet werden. Alle anderen Modi bieten zum Teil nur unvollständige virtuelle Speicherverwaltung. Paging wird an dieser Stelle NICHT beschrieben. Generelles Konzept Eine 32bit effektive Adresse (EA) wird gebildet aus drei 32bit komponenten: einer Basisadresse (base) einem Displacement einem Index. Der rechte Operand ist der Quelloperand (source). Der linke Operand ist der Zieloperand (destination). Es gibt Sofortoperanden (immediates). 30
16 Base register: 31 0 base Displacement: , 16 oder 32 Bit Indexregister: 31 0 Index Scale 1,2,4 oder 8 effektive Adresse Basisadresse des Segments 31 0 Segment Base Alle Additionen sind modulo 32! lineare Adresse physikalische Adresse 31
Teil 1: Prozessorstrukturen
Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium
MehrKap.2 Befehlsschnittstelle. Prozessoren, externe Sicht
Kap.2 Befehlsschnittstelle Prozessoren, externe Sicht 2 Befehlsschnittstelle 2.1 elementare Datentypen, Operationen 2.2 logische Speicherorganisation 2.3 Maschinenbefehlssatz 2.4 Klassifikation von Befehlssätzen
MehrTeil 1: Prozessorstrukturen
Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium
Mehr10. Die Adressierungsarten des MSP 430
10. Die Adressierungsarten 10.1 Übersicht über die Adressierungsarten 10.2 -Operanden 10.3 Indexregister mit Distanz 10.4 Symbolische (relativ zum ) 10.5 Absolute 10.6 Indirekte 10.7 Indirekte Adressierung
MehrAssembler - Adressierungsarten
Assembler - Adressierungsarten Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2008 Assembler - Adressierungsarten 1/31 2008-04-01
Mehr68000 Assembler. WAS ist ein Assembler? Ein System, das den Programmierer hilft, eine maschinennahe Programmierung zu realisieren.
WAS ist ein Assembler? Ein System, das den Programmierer hilft, eine maschinennahe Programmierung zu realisieren. Ein Programm liegt der CPU in binärer Form vor und wird durch den Assembler in einer primitiven
MehrTechnische Informatik 2 Adressierungsarten
Technische Informatik 2 Adressierungsarten Prof. Dr. Miroslaw Malek Sommersemester 2009 www.informatik.hu-berlin.de/rok/ca Thema heute X-Adressmaschine 0-Adressmaschine 1-Adressmaschine 2-Adressmaschine
MehrAssembler Programmierung Motivation. Informatik II SS 2004 Teil 4: Assembler Programmierung. Assembler vs. Maschinensprache
Assembler Programmierung Motivation Informatik II SS 2004 Teil 4: Assembler Programmierung Was ist ein Programm? Eine Reihe von Befehlen, die der Ausführung einer Aufgabe dient Dazu wird das Programm sequentiell
MehrTECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl
MehrTechnische Informatik - Eine Einführung
Martin-Luther-Universität Halle-Wittenberg Fachbereich Mathematik und Informatik Lehrstuhl für Technische Informatik Prof. P. Molitor Technische Informatik - Eine Einführung Rechnerarchitektur Aufgabe
Mehr9. Assembler: Der Prozessor Motorola 68000
9.1 Architektur des Prozessors M 68000 9.2 Adressierungsarten des M 68000 9-1 9.1 Beschreibung des Prozessors M 68000 Charakteristische Daten des 56 Maschinenbefehle 14 Adressierungsarten Zweiadressmaschine
Mehrx86-assemblerprogrammierung
x86-assemblerprogrammierung von Michael Röhrs (Ergänzend zum Vortrag am 25.04.01) Einleitung Die Familie der x86-prozessoren gehört zur Klasse der CISC-Prozessoren ( Complex Instruction Set Computer ).
MehrDie Mikroprogrammebene eines Rechners
Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.
Mehr3. Grundlagen der Rechnerarchitektur
3. Grundlagen der Rechnerarchitektur 3.1 Architektur des von-neumann-rechners 3.2 Maschinentypen: Einadressmaschine, Zweiadressmaschine 3.3 Befehlsformate und Adressierungstechniken 3.4 Beispiel: der Prozessor
MehrInstruktionssatz-Architektur
Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Übersicht 1 Einleitung 2 Bestandteile der ISA 3 CISC / RISC Übersicht 1 Einleitung 2 Bestandteile
MehrVorlesung Rechnerarchitektur. Einführung
Vorlesung Rechnerarchitektur Einführung Themen der Vorlesung Die Vorlesung entwickelt an Hand von zwei Beispielen wichtige Prinzipien der Prozessorarchitektur und der Speicherarchitektur: MU0 Arm Speicher
MehrBesprechung des 9. Übungsblattes Virtuelle Speicherverwaltung Aufgaben
Themen heute Besprechung des 9. Übungsblattes Virtuelle Speicherverwaltung Aufgaben Besprechung des 9. Übungsblattes Aufgabe 2 Ist in einer Aufgabe wie hier keine explizite Wortbreite angegeben, nicht
MehrName: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note:
Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 95 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel
MehrMikrocomputertechnik. Adressierungsarten
Adressierungsarten Ein Mikroprozessor bietet meist eine Reihe von Möglichkeiten, die Operanden für eine Rechenoperation zu bestimmen. Diese Möglichkeiten bezeichnet man als Adressierungsarten. unmittelbare
MehrGrundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur ARM, x86 und ISA Prinzipien Übersicht Rudimente des ARM Assemblers Rudimente des Intel Assemblers ISA Prinzipien Grundlagen der Rechnerarchitektur Assembler 2 Rudimente
MehrEchtzeitbetriebssysteme
Speicherverwaltung (Memory Management) Aufgaben der Memory-Management-Unit ist l der Speicherschutz und l die Adressumsetzung Wird durch Hardware unterstützt l Memory Management Unit (MMU) l MMU wird vom
MehrVirtueller Speicher und Memory Management
Virtueller Speicher und Memory Management Speicher-Paradigmen Programmierer ein großer Adressraum linear adressierbar Betriebssystem eine Menge laufender Tasks / Prozesse read-only Instruktionen read-write
MehrProseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging
Proseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Grundlegende Bedeutung von Speicheradressierung: Wie sind die Daten auf Dem Speicher
MehrPC/XT/AT ASSEMBLER-BUCH
PC/XT/AT ASSEMBLER-BUCH Alle Befehle + Makro-Assembler KLAUS-DIETER THIES t
Mehr4 Der Von-Neumann-Rechner als Grundkonzept für Rechnerstrukturen
4 Der Von-Neumann-Rechner als Grundkonzept für Rechnerstrukturen Ein Rechner besteht aus den folgenden Bestandteilen: Rechenwerk Rechenoperationen wie z.b. Addition, Multiplikation logische Verknüpfungen
MehrDATEN UND BEFEHLSFORMATE, ADDRESSIERUNGSARTEN UND MASCHINEN- PROGRAMMIERUNGSKONZEPTE
D - CA - IV - AA - 1 HUMBOLDT-UNIVERSITÄT ZU BERLIN INSTITUT FÜR INFORMATIK Vorlesung 4 DATEN UND BEFEHLSFORMATE, ADDRESSIERUNGSARTEN UND MASCHINEN- PROGRAMMIERUNGSKONZEPTE Sommersemester 2003 Leitung:
MehrTeil 1: Prozessorstrukturen
Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium
MehrKap 4. 4 Die Mikroprogrammebene eines Rechners
4 Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten (Befehl holen, Befehl dekodieren, Operanden holen etc.).
MehrEchtzeit-Multitasking
Technische Informatik Klaus-Dieter Thies Echtzeit-Multitasking Memory Management und System Design im Protected Mode der x86/pentium-architektur. Shaker Verlag Aachen 2002 Die Deutsche Bibliothek - CIP-Einheitsaufnahme
MehrPhilipp Grasl PROZESSOREN
1 PROZESSOREN INHALTSVERZEICHNIS Definition/Verwendung Prozessor Historische Entwicklung Prozessor Aufbau Prozessor Funktionsweise Prozessor Steuerung/Maschinenbefehle Prozessorkern Prozessortakt 2 DEFINITION
MehrEchtzeit-Multitasking
Technische Informatik Klaus-Dieter Thies Echtzeit-Multitasking Memory Management und System Design im Protected Mode der x86/pentium-architektur. Shaker Verlag Aachen 2002 Die Deutsche Bibliothek - CIP-Einheitsaufnahme
Mehrz/architektur von IBM
von IBM Grundzüge einer modernen Architektur Von Matthias Fäth Gliederung Geschichtlicher Überblick Neuestes Flaggschiff Namensgebung Überblick Warum 64-Bit große Register Kompatibilität zu älteren Systemen
MehrSysteme I: Betriebssysteme Kapitel 8 Speicherverwaltung
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Version 21.12.2016 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, Historische Entwicklung, unterschiedliche Arten von Betriebssystemen
MehrName: ES2 Klausur Thema: ARM Name: Punkte: Note:
Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 75 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel
MehrGrundlagen der Rechnerarchitektur. Einführung
Grundlagen der Rechnerarchitektur Einführung Unsere erste Amtshandlung: Wir schrauben einen Rechner auf Grundlagen der Rechnerarchitektur Einführung 2 Vorlesungsinhalte Binäre Arithmetik MIPS Assembler
MehrGeräteentwurf mit Mikroprozessoren 1
Geräteentwurf mit Mikroprozessoren 1 Vorlesung am Institut für Elektronik der TU Graz Dipl.-Ing. Dr. Gerhard Stöckler SS 2003 Vorausgesetzte Kenntnisse: Grundlagen der Digitaltechnik Binäre Informationsdarstellung
MehrCPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse
Kapitel 11 Rechnerarchitektur 11.1 Der von-neumann-rechner Wir haben uns bisher mehr auf die logischen Bausteine konzentriert. Wir geben jetzt ein Rechnermodell an, das der physikalischen Wirklichkeit
Mehré Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen. Adreßbus Cache- Control Datenbus
4.2 Caches é Cache kommt aus dem Französischen: cacher (verstecken). é Er kann durch ein Anwendungsprogramm nicht explizit adressiert werden. é Er ist software-transparent, d.h. der Benutzer braucht nichts
MehrDOSEMU. Vortrag im Hauptseminar Konzepte und Techniken virtueller Maschinen und Emulatoren. Matthias Felix FAU. 13.
DOSEMU Vortrag im Hauptseminar Konzepte und Techniken virtueller Maschinen und Emulatoren Matthias Felix filo@icip.de FAU 13. Juni 2007 Matthias Felix (FAU) DOSEMU 13. Juni 2007 1 / 22 Inhalt 1 Einführung
Mehr2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16
2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16 Version: 14. Okt. 2015 Computeraufbau: nur ein Überblick Genauer: Modul Digitale Systeme (2. Semester) Jetzt: Grundverständnis
MehrINFORMATIK Oberstufe. Funktionsweise eines Rechners
INFORMATIK Oberstufe Funktionsweise eines Rechners Lehrplan Inf 12.3 (ca. 17 Std.): Grundlegende Kenntnisse über den Aufbau eines Rechners und seiner prinzipiellen Funktionsweise helfen den Schülern, den
MehrSpeicher. Speicher. Speicherhierarchie. Speicher. Interessante Zahlen:
Übersicht 1 Einleitung Hauptspeicher 2 Hauptspeicher 3 Caches, Cache-Kohärenz Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009
MehrPraktikum Mikrorechner 3 (Adressierungsarten)
G. Kemnitz Institut für Informatik, Technische Universität Clausthal November 5, 2014 1/15 Praktikum Mikrorechner 3 (Adressierungsarten) G. Kemnitz Institut für Informatik, Technische Universität Clausthal
MehrL3. Datenmanipulation
L Datenmanipulation Aufbau eines Computers Prozessor, Arbeitsspeicher und system Maschinensprachen und Maschinenbefehle Beispiel einer vereinfachten Maschinensprache Ausführung des Programms und Befehlszyklus
MehrVon-Neumann-Architektur
Von-Neumann-Architektur Bisher wichtig: Konstruktionsprinzip des Rechenwerkes und Leitwerkes. Neu: Größerer Arbeitsspeicher Ein- und Ausgabewerk (Peripherie) Rechenwerk (ALU) Steuerwerk (CU) Speicher...ppppp...dddddd..
MehrProseminar Konzepte von Betriebssystem-Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Von Christian Hubert
Proseminar Konzepte von Betriebssystem-Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Von Christian Hubert 1.: Speicherung und Adressierung von Daten Bei der Speicheradressierung
MehrMikrocomputertechnik. Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 -
Mikrocomputertechnik Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 - Mikroprozessor-Achritekturen Folie 2 Mikroprozessor-Achritekturen Klassifizierung anhand Wortbreite CPU-Architektur und Busleitungen
MehrProf. Dr. Sharam Gharaei. Inhaltsverzeichnis. 1 Einleitung 1. 2 Grundlage der Realisierung 2. 3 Die Realisierung 3. Literaturverzeichnis 7
Prof. Dr. Sharam Gharaei Version 1.2.0, 07.04.2017 Inhaltsverzeichnis 1 Einleitung 1 1.1 Code-bezogene Aspekte 2 1.2 Speicherungsbezogene Aspekte 2 2 Grundlage der Realisierung 2 3 Die Realisierung 3 3.1
MehrTutorium Rechnerorganisation
Woche 3 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
MehrTechnische Informatik 1
Technische Informatik 1 2 Instruktionssatz Lothar Thiele Computer Engineering and Networks Laboratory Instruktionsverarbeitung 2 2 Übersetzung Das Kapitel 2 der Vorlesung setzt sich mit der Maschinensprache
MehrPrinzipieller Aufbau und Funktionsweise eines Prozessors
Prinzipieller Aufbau und Funktionsweise eines Prozessors [Technische Informatik Eine Einführung] Univ.- Lehrstuhl für Technische Informatik Institut für Informatik Martin-Luther-Universität Halle-Wittenberg
MehrVorlesung "Struktur von Mikrorechnern" (SMR)
2 16-Bit Bit-Prozessoren 2.4 Datentypen in PASCAL 2.5 PIN-Funktionen beim I 8086 2.5.1 Adressbus 2.5.2 Multiplexbus 2.5.3 Interruptlogik 2.5.4 Betriebsmodi 2.6 Mehrrechnerkonzept Inhaltsverzeichnis Kapitel
MehrDaniel Betz Wintersemester 2011/12
Daniel Betz Wintersemester 2011/12 Digitally signed by daniel.betz@daniel-betz.com Date: 2011.12.04 17:24:40 +01'00' Insgesamt 16 Register von je 16 Bit (=WORD) Breite Untere 8 Register auch als 2 Register
MehrTeil VIII Von Neumann Rechner 1
Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only
MehrAssembler-Programmierung
Assembler-Programmierung Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011 Assembler-Programmierung 1/48 2012-02-29 Assembler-Programmierung
MehrRechnerorganisation. IKS 2016 H.-D. Wuttke, K. Henke
Rechnerorganisation Mathematische Grundlagen (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen (9) Rechneraufbau
MehrFAKULTÄT FÜR INFORMATIK
FAKULTÄT FÜR INFORMATIK TECHNISCHE UNIVERSITÄT MÜNCHEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Arndt Bode Einführung in die Rechnerarchitektur Wintersemester 2016/2017 Tutorübung
Mehr7. Speicherverwaltung
7. Speicherverwaltung Ziele Zuteilung des Arbeitsspeicher Abbildung der symbolischen Adresse auf die physikalische Adresse Adress-Transformation Symbolische Adresse verschiebbare Adresse physikalische
MehrTechnische Informatik-I. Speicherorganisation und Adressierungsarten. Otto-von-Guericke-Universität Magdeburg
Technische Informatik-I Speicherorganisation und Adressierungsarten Otto-von-Guericke-Universität Magdeburg Speicherorganisation Wort-orientierter Speicher Wort 00 Wort 01 Wort 02 Wort 03 2 n -1 0 Bit
MehrGrob-Struktur des Prozessor-Speichersystems
2.3.2 Speicherstruktur (1) Grob-Struktur des Prozessor-Speichersystems Chipsatz (Erklärung s. später, Folie 104) 22.4.-27.5.2013, Folie 52 2.3.2 Speicherstruktur (2) Zugriff Prozessor zumeist auf schnelle
MehrEinführung in die technische Informatik
Einführung in die technische Informatik Christopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris Betriebssysteme Aufgaben Management von Ressourcen Präsentation einer einheitlichen
MehrHinweise 80x86-Architektur
Hinweise 80x86-Architektur Rainer Müller Department Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2014/2015 R. Müller Hinweise 80x86-Architektur
MehrÜbungsblatt 10 (Block C 2) (16 Punkte)
georg.von-der-brueggen [ ] tu-dortmund.de ulrich.gabor [ ] tu-dortmund.de pascal.libuschewski [ ] tu-dortmund.de Übung zur Vorlesung Rechnerstrukturen Wintersemester 2016 Übungsblatt 10 (Block C 2) (16
MehrInhaltsangabe. 2.1 DieCPU Der Speicher Die Busse Klassifikation der von-neumann-rechner... 37
2 Rechnerarchitektur - Grundlegende Rechnerarchitektur - Bestandteile eines Rechners - Klassifikation von Rechnern Inhaltsangabe 2.1 DieCPU... 33 2.2 Der Speicher...... 35 2.3 Die Busse........ 37 2.4
MehrAufbau und Funktionsweise eines Computers
Aufbau und Funktionsweise eines Computers Thomas Röfer Hardware und Software von Neumann Architektur Schichtenmodell der Software Zahlsysteme Repräsentation von Daten im Computer Hardware Prozessor (CPU)
MehrRO-Tutorien 15 und 16
Tutorien zur Vorlesung Rechnerorganisation Tutorienwoche 10 am 29.06.2011 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft
Mehr05. Assembler-Programmierung. Datenstrukturen des ATMega32. Literatur
0. Assembler-Programmierung Datenstrukturen des ATMega32 Literatur mikrocontroller.net avr-asm-tutorial.net asm Alles über AVR AVR-Assembler-Einführung Assembler AVR-Aufbau, Register, Befehle 2008: ouravr.com/attachment/microschematic/index.swf
MehrProf. Dr. Sven-Hendrik Voß Sommersemester 2017 Technische Informatik (Bachelor), Semester 2 Termin 2, Maschinenorientierte Programmierung
Prof. Dr. Sven-Hendrik Voß Sommersemester 2017 Technische Informatik (Bachelor), Semester 2 Termin 2, 24.04.2017 Maschinenorientierte Programmierung Seite 2 Organisationsprinzipien und Adressierung Maschinenorientierte
MehrGrundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur Einführung Unsere erste Amtshandlung: Wir schrauben einen Rechner auf Grundlagen der Rechnerarchitektur Einführung 2 Vorlesungsinhalte Binäre Arithmetik MIPS Assembler
Mehr5 Kernaufgaben eines Betriebssystems (BS)
5 Kernaufgaben eines Betriebssystems (BS) Betriebssystem ist eine Menge von Programmen, die die Abarbeitung anderer Programme auf einem Rechner steuern und überwachen, insbesondere verwaltet es die Hardware-Ressourcen
MehrPaging. Einfaches Paging. Paging mit virtuellem Speicher
Paging Einfaches Paging Paging mit virtuellem Speicher Einfaches Paging Wie bisher (im Gegensatz zu virtuellem Speicherkonzept): Prozesse sind entweder ganz im Speicher oder komplett ausgelagert. Im Gegensatz
MehrDer Toy Rechner Ein einfacher Mikrorechner
Der Toy Rechner Ein einfacher Mikrorechner Dr. Gerald Heim Haid-und-Neu-Str. 10-14 76131 Karlsruhe 16. Mai 1995 Allgemeine Informationen 2 Quelle: Phil Kopmann, Microcoded versus Hard-Wired Logic, Byte
Mehr6. Intel IA-32 Prozessoren Aufbau und Adressierungsarten
6. Intel IA-32 Prozessoren Aufbau und Adressierungsarten 6.1 Gegenstand der Vorlesung Interne Organisation - Architektur - Register - Statusbits - Speicherstruktur Basis-Adressierungsarten - direct - absolute
MehrProgrammiersprache 1 (C++) Prof. Dr. Stefan Enderle NTA Isny
Programmiersprache 1 (C++) Prof. Dr. Stefan Enderle NTA Isny 9. Zeiger Arbeitsspeicher / Adressen Der Arbeitsspeicher des Computers (RAM) besteht aus einem Feld von Speicherzellen, beginnend bei Adresse
MehrDatenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:
MehrMikrorechentechnik 1. Befehlssatzarchitektur. Professur für Prozessleittechnik Wintersemester 2011/2012
Fakultät Elektrotechnik und Informationstechnik, Professur für Prozessleittechnik Mikrorechentechnik 1 Befehlssatzarchitektur Professur für Prozessleittechnik Wintersemester 2011/2012 Qualifikationsziele
MehrC-Programmierung: Ausdrücke und Operatoren#Division.2F
C-Programmierung: Ausdrücke und Operatoren#Division.2F http://de.wikibooks.org/wiki/c-programmierung:_ausdrücke_und_operatoren#division_.2f This Book Is Generated By Wb2PDF using RenderX XEP, XML to PDF
MehrGrundbegriffe der Informatik
Grundbegriffe der Informatik Kapitel 22: Mima-X Thomas Worsch KIT, Institut für Theoretische Informatik Wintersemester 2015/2016 GBI Grundbegriffe der Informatik KIT, Institut für Theoretische Informatik
MehrMikrocomputertechnik
Mikrocomputertechnik Bernd-Dieter Schaaf Mit Mikrocontrollern der Familie 8051 ISBN 3-446-40017-6 Leseprobe Weitere Informationen oder Bestellungen unter http://www.hanser.de/3-446-40017-6 sowie im Buchhandel
MehrRechnergrundlagen SS Vorlesung
Rechnergrundlagen SS 2007 13. Vorlesung Inhalt Cache Lesen Schreiben Überschreiben Memory Management Unit (MMU) Translation Lookaside Buffer (TLB) Klausurvorbereitung Inhalte der Klausur Rechnergrundlagen
MehrEnterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13
UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 2 Virtual Storage el0100 copyright
MehrRechnersysteme. Speicherorganisation und Adressierungsarten. Otto-von-Guericke-Universität Magdeburg
Rechnersysteme Speicherorganisation und Adressierungsarten Otto-von-Guericke-Universität Magdeburg Speicherorganisation Wort-orientierter Speicher Wort 00 Wort 01 Wort 02 Wort 03 2 n -1 0 Bit Wort 2 k
Mehr7 Ein einfacher CISC-Prozessor
7 Ein einfacher CISC-Prozessor In diesem Kapitel wird ein einfacher Prozessor vorgestellt. Die Architektur, die wir implementieren, wurde von R. Bryant und D. O Hallaron entworfen und verwendet eine Untermenge
Mehr(Cache-Schreibstrategien)
Übungsblatt 2 Aufgabe 1 (Digitale Datenspeicher) 1. Nennen Sie einen digitalen Datenspeicher, der mechanisch arbeitet. 2. Nennen Sie zwei rotierende magnetische digitale Datenspeicher. 3. Nennen Sie zwei
MehrComputer-Architektur Ein Überblick
Computer-Architektur Ein Überblick Johann Blieberger Institut für Rechnergestützte Automation Computer-Architektur Ein Überblick p.1/27 Computer-Aufbau: Motherboard Computer-Architektur Ein Überblick p.2/27
MehrRO-Tutorien 3 / 6 / 12
RO-Tutorien 3 / 6 / 12 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery WOCHE 4 AM 21.05.2013 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
MehrZwei Möglichkeiten die TLB zu aktualisieren
Zwei Möglichkeiten die TLB zu aktualisieren Die MMU kümmert sich um alles (Hardware-Lösung) sucht die p-entry wenn diese nicht da ist, behandelt direkt das TLB-miss zum Schluss wird die neue p-entry (virt
MehrRechneraufbau und Rechnerstrukturen
Rechneraufbau und Rechnerstrukturen von Prof. Dr. em. Walter Oberschelp, RWTH Aachen und Prof. Dr. Gottfried Vossen, Universität Münster 9. Auflage Oldenbourg Verlag München Wien Inhaltsverzeichnis Vorwort
MehrUnified-E Modbus Adapter
Unified-E Modbus Adapter Betrifft: Version 1.5.0.0 und höher Stand: Februar 2017 Inhalt 1 Allgemeines... 2 2 Adapter-Parameter in Unified-E... 2 3 Adressierung von Datenpunkten... 4 Unified-E Modbus Adapter
MehrGrundlagen der Informatik. Prof. Dr. Stefan Enderle NTA Isny
Grundlagen der Informatik Prof. Dr. Stefan Enderle NTA Isny 2 Datenstrukturen 2.1 Einführung Syntax: Definition einer formalen Grammatik, um Regeln einer formalen Sprache (Programmiersprache) festzulegen.
Mehr5 Speicherverwaltung. bs-5.1 1
5 Speicherverwaltung bs-5.1 1 Pufferspeicher (cache) realer Speicher Primärspeicher/Arbeitsspeicher (memory) Sekundärspeicher/Hintergrundspeicher (backing store) (Tertiärspeicher/Archivspeicher) versus
Mehr"Organisation und Technologie von Rechensystemen 4"
Klausur OTRS-4, 29.09.2004 Seite 1 (12) INSTITUT FÜR INFORMATIK Lehrstuhl für Rechnerarchitektur (Informatik 3) Universität Erlangen-Nürnberg Martensstr. 3, 91058 Erlangen 29.09.2004 Klausur zu "Organisation
MehrBootvorgang des DSM-Systems Systems Plurix
Bootvorgang des DSM-Systems Systems Plurix Stefan Frenz Vortrag im Rahmen der Abteilungsbesprechung Voraussetzungen: CPU CPU-Modi Voraussetzungen: BIOS Rechner-Initialisierung durch das BIOS Interrupt
MehrDatenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:
MehrRechnerstrukturen 1: Der Sehr Einfache Computer
Inhaltsverzeichnis 1: Der Sehr Einfache Computer 1 Komponenten.................................... 1 Arbeitsweise..................................... 1 Instruktionen....................................
Mehr2.2 Rechnerorganisation: Aufbau und Funktionsweise
2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise
Mehr