Analyse eines Gigabit-Funksystems mit AMS Designer. Kurzfassung

Transkript

1 Analyse eines Gigabit-Funksystems mit AMS Designer Uwe Knöchel 1, Ralf Kakerow 2, Walter Hartong 3, Ronny Frevert 1, Erwin Hemming 2, Patrick Birrer 3 1 Fraunhofer Institut IIS EAS, Dresden, Deutschland uwe.knoechel@eas.iis.fraunhofer.de 2 Nokia Research Center, Bochum, Deutschland ralf.kakerow@nokia.com 3 Cadence Design Systems, Feldkirchen, Deutschland hartong@cadence.com Kurzfassung Das Gigabit-Radio ist ein Funkübertragungssystem, das eine Datenübertragung mit einer Rate von bis zu einem Gigabit je Sekunde ermöglicht. Die Übertragung erfolgt im E-Band bei GHz mittels digitaler Modulation. Extrem hohe Trägerfrequenz und Signalbandbreite stellen große Anforderungen an den Entwurf und die dabei eingesetzten Simulationswerkzeuge. Im Beitrag 1 wird die Modellierung des Systems für die Mixed- Signal-Simulation und die Analyse der Taktrückgewinnung im Empfänger vorgestellt. Um die Simulationsperformanz zu verbessern, kommen moderne Modellierungsverfahren zum Einsatz. 1 Einführung in die Gigabit- Radio-Technologie Die Gigabit-Radio-Technologie bietet für die Punktzu-Punkt-Kommunikation eine Reihe von Vorteilen gegenüber traditionellen Kabel-, Glasfaser- oder laseroptischen Systemen. Als Funkverbindung ist es ein kompaktes, kostengünstiges und flexibel zu installierendes System zur Datenübertragung mit hoher Zuverlässigkeit. Die Öffnung des E-Funkbandes (60-90 GHz) [1] ermöglicht eine Übertragung im Bereich geringer troposphärischer Dämpfung und damit hohe Reichweiten von mehreren Kilometern. Der Einsatz digitaler Signalmodulation, wie sie in der mobilen Kommunikation etabliert ist, ermöglicht neben der guten Bandbreitenausnutzung auch die Skalierbarkeit der Datenrate. Für die Entwicklung bedeutet dies jedoch eine multidisziplinäre Designaufgabe, die neben der Mikrowellentechnologie und der traditionellen HF-Technologie die digitale Basisband-Signalverarbeitung sowie die Anbindung an das Gigabit-Ethernet auf physikalischer und auf Protokoll-Ebene umfasst. Herausforderungen dieser Komplexität können nur durch übergreifende und durchgängige Modellierungsansätze in schnellen Design-Erfolg umgesetzt werden [2]. 1.1 Systemarchitektur Systeme mit hoher Komplexität, die auf einen nicht erschlossenen Markt gerichtet sind, werden vor endgültiger Produktentwicklung oft als Demonstrator implementiert, um baldmöglichst die technische Machbarkeit zu zeigen. Der Demonstrator bildet die Grundlage für eine technische und kostenmäßige Optimierung des Systems. Der Aufbau des vorgestellten Gigabit-Radio-Demonstrators ist in Bild 1 gezeigt. Zu den vier Funktionsblöcken gehören digitale Elemente wie Ethernet-Anbindung und Modem- Basisband. Das Modulator-Frontend besteht aus analog/mixed-signal und HF-Komponenten, um das Signal auf eine Zwischenfrequenz von 3 GHz umzusetzen. Die Umsetzung auf E-Band-Frequenzen wird vom Mikrowellenteil vorgenommen, der mit Frequenzen ab 60 GHz über traditionelles HF-Design hinausgehende Anforderungen an Modellierung und Implementierung stellt. Data Data Bild 1 Ethernet access Modulation Demod./ recovery modulator baseband Up converter Down converter modulator front-end Gigabit-Radio-Blockdiagramm 94 GHz microwave unit Zielparameter für die Datenübertragung ist eine skalierbare Datenrate bis zu 1250 Mbit/s über gerichtete Antennen. Die Daten werden mit Hilfe der π/4- DQPSK Modulation moduliert, was zu einer Signalbandbreite von 625 MHz führt, und durchlaufen dann eine Root-Raised-Cosine-Filterung, bevor sie über einen schnellen 10-Bit-DAC in ein analoges Signal umgesetzt werden. Nach dem Hochsetzen auf eine Zwischenfrequenz von 3 GHz wird das Signal in den Mikrowellenbereich transformiert und übertragen. Der Empfänger arbeitet mit der gleichen Zwischenfrequenz. Nach 8-Bit-Umwandlung in die digitale Domäne finden zunächst I/Q-Korrekturen (Bias, Balance, Quadratur) und die Root-Raised-Cosine- Filterung statt, um dann in der Timing Recovery die Abtastfrequenz für den ADC aus dem Signal zu gewinnen. Letztere wird detailliert an späterer Stelle betrachtet. Die Demodulation erfolgt mit Hilfe acht paralleler Cordic-Blöcke und liefert neben den Signaldaten einen Korrekturwert für den Frequenz- Synthesizer des HF-Empfängers. 1 Die vorgestellte Arbeit wurde innerhalb des Projektes DETAILS (Förderkennzeichen 01M3071) ausgeführt und vom BMBF im Rahmen der Initiative "Mobiles Internet" gefördert.

2 1.2 Aufbau der HF/ZF-Frontends Die Frequenzkonvertierung zur bzw. von der Zwischenfrequenz (3 GHz) erfolgt über Direktumsetzung. Hierzu wird das Signal im Basisband bandbegrenzt und verstärkt, um dann über einen Quadraturmischer in der Frequenz umgesetzt zu werden. Im Zwischenfrequenz-Bereich finden dann eine weitere Verstärkung und eine Bandfilterung statt. Eine Herausforderung stellt die extrem hohe spektrale Bandbreite dar, die bei etwa 350 MHz liegt und hohe Anforderungen an das Frequenzverhalten der Funktionsblöcke stellt. Die lokale Oszillatorfrequenz wird für Sender und Empfänger separat mit Hilfe einer PLL erzeugt. Beim Empfänger erlaubt der Oszillator eine Anpassung der LO-Frequenz zur Ausregelung des im Basisband detektierten Frequenzfehlers. Eine Übersicht über den Zwischenfrequenz-Empfänger ist in Bild 2 gezeigt. SamplingClockTracking 16b DAC Das gewonnene Taktsignal wird nun als Systemtakt für die digitale Signalverarbeitung weiterverwendet. Besondere Herausforderungen ergeben sich aus den hohen Anforderungen, die laut Gigabit-Ethernet- Spezifikation an das Taktjitter gestellt werden. Da die Ursachen des Jitters in einer Vielzahl von Blöcken (VCO, Frequenzteiler, DPLL, Toleranz des Regelkreises, Routing) zu suchen sind, ergibt sich gerade hier ein gesteigerter Modellierungsbedarf. Bild 3 Gewinnung des ADC-Abtastsignals 100 ps pk-pk jitter 1250 MHz 8b ADC I_out 2 Simulationsaspekte 350 MHz VGA RF_in 3 GHz Bild 2 RxFreqCorr Gain 90 deg 350 MHz ZF-Empfängerstufe 16b DAC driver VCXO VGA PLL 8b ADC 3 GHz Q_out Das in Abschnitt 1 vorgestellte Übertragungssystem stellt hohe Anforderungen an die Simulationsmethoden und -werkzeuge. Nicht nur die extrem hohe Übertragungsfrequenz von GHz und eine ZF von 3 GHz, sondern auch die hohe Übertragungsbandbreite erfordern eine effiziente Modellierung. Besonders deutlich wird das bei der Simulation der Timing Recovery, die analoge und digitale Baugruppen umfasst. 1.3 Timing Recovery Die Rückgewinnung des Datentaktes aus dem empfangenen Signal gehört zu den größten Herausforderungen der Modellierung von Radiosystemen. In drahtlosen digitalen Funksystemen muss der Empfänger exakt auf den Sendetakt synchronisiert werden, um eine falsche Zuordnung der übertragenen Symbole und daraus resultierende Übertragungsfehler zu vermeiden. Hierzu wird das Taktsignal, mit dem die Daten im Empfänger abgetastet und weiterverarbeitet werden, aus dem empfangenen Datensignal wiedergewonnen. Das Blockdiagramm der entsprechenden Timing Recovery ist in Bild 3 zu sehen. Das ins Basisband herabgemischte Datensignal wird von Analog/Digital-Wandlern im I- und Q-Pfad abgetastet und digitalisiert. Eine folgende Logik untersucht nun den durch Abtastung zum falschen Zeitpunkt entstandenen Fehler und liefert ein Korrektursignal an den Referenzoszillator, aus welchem der Abtasttakt gewonnen wird. Über diesen Regelkreis wird der Datentakt aus dem Signal zurückgewonnen und der korrekte Abtastzeitpunkt für den ADC eingestellt. 2.1 Simulationskonzept Um eine hohe Modellgenauigkeit bei ausreichender Simulationsperformanz zu gewährleisten, ist ein mehrstufiger Modellierungsansatz erforderlich. Dabei werden einzelne Teilsysteme zunächst im Trägerfrequenzbereich detailgetreu modelliert und in der HFund Mixed-Signal-Simulation analysiert. Aus den Ergebnissen werden wesentliche Eigenschaften des Teilsystems ermittelt und auf einer höheren Abstraktionsebene modelliert. Im Bereich der HF-Frontends kommt dabei eine automatische Generierung von Basisbandmodellen zum Einsatz (siehe 3.2). Unter Verwendung dieser Teilmodelle kann ein Modell des Gesamtsystems erstellt werden, das die Evaluierung der gesamten Übertragungsstrecke mit digitalen und analogen Baugruppen und Kanalmodell ermöglicht. Die beste Performanz wird mit zeitdiskreten Simulatoren und C/C++ oder SystemC-Modellen erreicht. Mixed-Signal-Simulatoren wie AMSD bieten eine höhere Genauigkeit bei größerer Rechenzeit. Die Simulationsaufgabe beeinflusst die Auswahl des Simulators.

3 Schwerpunkt dieses Beitrags ist die Analyse der Timing Recovery im Mixed-Signal-Simulator AMSD unter Einbeziehung generierter Basisband- Verhaltensmodelle (zu letzteren siehe 3.2). 2.2 Analyse mit AMS Designer Der Mixed-Signal-Simulator AMS Designer (AMSD) [6] unterstützt eine Vielzahl von Modellierungssprachen und Methoden und ist daher gut für die Analyse des Übertragungssystems geeignet. Digitale Komponenten können mit Verilog, VHDL, SystemC oder SystemVerilog modelliert und ereignisgesteuert simuliert werden. Zur Analyse analoger Baugruppen ist die Netzwerkanalyse mit Spectre [5] oder Ultrasim (Fastspice) integriert. Dabei wird auch die analoge Verhaltensmodellierung mit Verilog-AMS und VHDL-AMS unterstützt. SystemC-Modulimport und Cosimulation mit Matlab/Simulink ermöglichen ein Einbinden von Modellen aus der Systemsimulation. Durch die große Vielfalt unterstützter Modelle ist AMSD eine geeignete Plattform zur Gesamtsystemverifikation. 3 Modellierung der HF-Frontends Die Modellierung der HF-Frontends muss mehreren Anforderungen gerecht werden. Kritisch sind zum einen die Zwischenfrequenz von 3 GHz und die hohe Signalbandbreite von 625 MHz. Eine wesentliche Anforderung besteht darin, die signalverarbeitenden Blöcke der HF-Frontends für hohe Simulationseffizienz und gleichzeitig mit hinreichender Genauigkeit zu modellieren. Zu den kritischen Blöcken zählen beispielsweise Filter, Mischer sowie Baugruppen der PLL. Eine weitere Anforderung ist die Modellierung von Störungen, wie z.b. Rauschen der Baugruppen und Phasenrauschen der PLL. Dabei ist die Abwägung zwischen Simulationsperformanz und Genauigkeit nötig. Die Frontend-Blöcke sind in der Sprache Verilog- AMS innerhalb der Cadence Design-Umgebung modelliert. Dabei konnten verschiedene parametrisierbare Verhaltensmodelle aus der Cadence rflib nachgenutzt oder angepasst werden. Die Parametrisierung der Modelle erfolgte auf Basis von Datenblättern der einzelnen Baugruppen, die für den ersten Prototyp des Gigabit-Funksystems verwendet wurden. 3.1 Verhaltensmodellierung im Trägerfrequenzbereich Das TX-Frontend ist ein Direct-Conversion-Sender und mischt das differentielle Basisbandsignal nach Filterung und Verstärkung direkt auf die Zwischenfrequenz von 3 GHz. Für die Mischung wird ein IQ- Modulator mit differentiellen Eingängen für I- und Q- Signale und das LO-Signal verwendet. Das LO- Signal wird über eine PLL und ein Netzwerk zur Impedanzanpassung bereitgestellt. Das HF-Signal wird anschließend verstärkt und gefiltert. Bild 4 zeigt das Schematic des TX-Frontends. Bild 4 TX-Frontend mit PLL Das RX-Frontend ist ein Direct-Conversion- Empfänger (Bild 2). Das HF-Signal wird am Eingang gefiltert und verstärkt. Zwei Mischer bringen das I- und das Q-Signal in die Basisbandlage, wo sie Tiefpass-gefiltert, symmetriert und verstärkt werden. Das LO-Signal für die Mischer wird von einer PLL erzeugt, danach von einem Power-Amplifier verstärkt und mit einem 0 /90 -Phasenschieber aufgeteilt. Die Modellierung des RX-Frontends umfasst auch das Phasenrauschen, welches in einer Phasenfehler- Quelle unter Verwendung des Lorentzian-Spektrums erzeugt wird. Sender- und Empfänger-Frontend werden über ein Kanalmodell mit variabler Dämpfung und additivem Rauschen verbunden. Bild 5 I/Q-Signale und Konstellationsdiagramm Zur Verifikation der Übertragungsqualität der Frontends sind die Parameter Bit Error Rate (BER) oder Error Vector Magnitude (EVM) geeignet. Deren Bestimmung sowie die Gesamtsystemsimulation unter Einfluss von Störsignalen erfordern eine Transientsimulation. Aufgrund des hochfrequenten Trägersignals ergibt sich dabei eine sehr lange Simulationsdauer. Bild 5 zeigt die Ausgangssignale im I- und Q-Pfad und das Konstellationsdiagramm der zusammengeschalteten Frontends mit einer Phasenverschiebung.

4 Auch für die im Abschnitt 4 beschriebene Analyse der Timing Recovery ist die Simulationsperformanz unzureichend. Aus diesem Grund werden Blöcke, die im Trägerfrequenzbereich liegen, in das komplexe Basisband transformiert. Die Transformation wird durch eine Modellgenerierung realisiert, deren Ausgangsbasis Frontend-Modelle im Trägerfrequenzbereich sind. Dieses Modellierungsverfahren wird im folgenden Abschnitt beschrieben. 3.2 Generierung von Basisbandmodellen Die Basisband-Modellierung [3] beschränkt sich auf den Informationsgehalt der Trägerschwingung die Amplituden- und die Phasenmodulation (Bild 6). Die Trägerschwingung selbst enthält keine Information und kann somit vernachlässigt werden. Bild 7 AM/AM-Charakteristik eines HF-Frontends In der Systemsimulation des Übertragungssystems sollen zudem Frontend-Fehler einbezogen werden. Dazu gehören Quadratur-, Bias- und Balance-Fehler, die in den generierten Basisband-Modellen abgebildet werden. Bild 8 zeigt von links oben nach rechts unten ein fehlerfreies Konstellationsdiagramm, Quadraturfehler, Biasfehler und Balancefehler. reelles Passband-Signal äquivalentes Basisband-Signal Im Fall des in diesem Beitrag vorgestellten Gigabit- Funksystems werden für das TX-Frontend ein Basisband-Modell eines IQ-Modulators und für das RXω ω -ω0 0 ω0 ω0+b ω0=0 ω0+b Simulationsbandbreite Simulationsbandbreite Bild 6 Passband- und Basisband-Signal Diese Methodik wird kombiniert mit der automatisierten Erzeugung von Tabellenmodellen aus Charakteristika des Schaltungsmodells. Bei dieser Charakterisierung wird mittels Simulation des Modells im Trägerfrequenzbereich die komplexe Verstärkung in Abhängigkeit von Frequenz, Phase und Pegel des Eingangssignals bestimmt. Diese drei Parameter werden in wiederholten Simulationsläufen in einem einstellbaren Wertebereich variiert und die resultierenden komplexen Verstärkungswerte in zwei Tabellen für Real- und Imaginärteil abgelegt. Zur Automatisierung wird das Cadence-Werkzeug VSdE/VCME (Virtuoso Specification-driven Environment/Virtuoso Characterization & Modeling Environment) verwendet. Dem Anwender stehen dabei Modelltemplates in Verilog-A für verschiedene Baugruppen wie Filter, LNA, Mischer, IQ-Modulator und -Demodulator zur Verfügung. Eine ausführliche Beschreibung des Prinzips der Basisbandmodellierung und der Modellgenerierung ist in [4] dargestellt. Das Basisband-Modell liest die generierten Tabellen mit Hilfe der Verilog-A-Funktion $table_model() ein und berechnet die Ausgangswerte in Abhängigkeit von aktueller Eingangsfrequenz, -phase und -pegel. Auf diese Weise werden AM/AM, AM/PM, PM/AM und PM/PM Conversion in Abhängigkeit von der Frequenz des Eingangssignals modelliert. Bild 7 zeigt beispielhaft die AM/AM-Kurven des RX-Frontends. Bild 8 Konstellationsdiagramme der Frontends Die Basisbandmodellierung ist besonders effizient, wenn die Signalbandbreite sehr viel kleiner ist, als die Trägerfrequenz. Diese Bedingung ist für die ZF- Stufen des Gigabit-Radios nur eingeschränkt erfüllt. Dadurch ist der Performanzgewinn durch Basisbandsimulation geringer, und die Frequenzmessung innerhalb des Modells arbeitet ungenau. Im Modell des Gigabit-Empfängers musste daher die Frequenzabhängigkeit im Basisbandmodell vernachlässigt werden. Der Vergleich mit dem Modell im Trägerbereich zeigte dennoch eine gute Genauigkeit bei den wesentlichen Übertragungseigenschaften Anwendung am Gigabit-Radio

5 Frontend das eines IQ-Demodulators generiert. Für beide Frontends gilt, dass nur die HF-Blöcke in die Modellgenerierung einbezogen werden. Im RX- Frontend sind das Kanalfilter, LNA und die Mischer mit Oszillator (Bild 9). Bild 9 HF-Teil des RX-Frontends Alle Blöcke, die im Basisbandteil der Frontends arbeiten, werden mit dem generierten Modell zusammengeschaltet (Bild 10). Auf diese Weise wird die Trägerfrequenz eliminiert, ohne das Interface des Frontends zum digitalen Basisband zu verändern. Das TX-Frontend wird in gleicher Weise in das Basisbandmodell überführt. Bild 10 Verschaltung des generierten BB-Modells 4 Mixed-Signal-Testbench zur Analyse der Timing Recovery Weil die Abtastrate nur doppelt so groß wie die Symbolrate ist, ergeben sich im Empfänger hohe Anforderungen an die Symbolerkennung. Eine möglichst geringe Bitfehlerrate erfordert, dass die Signalabtastung genau zu den Zeiten erfolgen muss, an denen das entsprechende Symbol fehlerfrei wiedererkannt werden kann. Phasenfehler von nur wenigen Grad zwischen idealem und realem Abtastzeitpunkt führen zu Mehrdeutigkeiten in der Symbolerkennung und damit auch zu einer höheren Bitfehlerrate. Aus diesem Grunde muss eine Schaltung zur Nachregelung des Abtastzeitpunktes im System realisiert werden, die als Timing Recovery bezeichnet wird. Für die Regelung wird der Early-Late-Algorithmus [7] verwendet. Bei diesem werden jeweils 3 aufeinander folgende Samples des I- und des Q-Pfades ausgewertet und das Ergebnis aufintegriert. Das Resultat ist ein Wert, welcher proportional zum Phasenfehler bezogen auf den idealen Abtastzeitpunkt ist. Da die Timing Recovery analoge und digitale Komponenten umfasst, wurde der Mixed-Signal-Simulator AMS Designer (vgl. 2.2) eingesetzt. 4.1 Anwendung des SystemC- Importflows Zur Untersuchung der Timing Recovery ist es notwendig, π/4-dqpsk-signale als Stimuli zu verwenden. Diese werden im DSP-Teil des Systems aus den zu sendenden Bitfolgen erzeugt. Um den Modellierungsaufwand zu reduzieren sollen für die Erzeugung der Stimuli Signale aus der Systemsimulation genutzt werden. Im einfachsten Fall werden DQPSK-Signale in der Systemsimulation erzeugt und in Dateien abgespeichert. Mit einer PWL-Quelle lassen sich diese Daten als Stimulus in die AMS Simulation einspeisen. Nachteilig bei dieser Methode ist das Entstehen großer Dateien und die fehlende Möglichkeit, Signalparameter modifizieren zu können. Der SystemC-Importflow [8] bietet die Möglichkeit, SystemC-Modelle mit geringem Aufwand direkt in die Simulation mit dem AMS Designer einzubinden. In dem vorliegenden SystemC-Modul der DQPSK- Quelle mussten nur wenige Statements ergänzt werden, die die Schnittstelle des Moduls mit dem Simulator definieren. Das Importwerkzeug bindet den SystemC-Code in eine Bibliothek ein, erzeugt einen Verilog-AMS-Wrapper und ein Symbol. Das so aufbereitete SystemC-Modell kann nun wie ein herkömmliches Modell in einem Schematic platziert, parametrisiert und simuliert werden. Zunächst wurde eine einfache Testbench erstellt, welche lediglich die Komponenten der Regelung enthält, ohne die durch analoge Baugruppen und den Kanal auftretenden Störungen in die Simulation einzubeziehen. Bild 11 zeigt diese Testbench. Bild 11 Testbench der Timing Recovery Nachdem das Regelverhalten der Timing Recovery verifiziert ist, erfolgt die Einbindung des gesamten RF-Frontends unter Verwendung der im Abschnitt 3 vorgestellten Basisband-Modelle. 4.2 Einbindung der Basisbandmodelle Die Einbindung der Basisbandmodelle in die Testbench der Timing Recovery ist unkompliziert. Hierzu werden die HF-Blöcke in Sender und Empfänger durch je einen gemeinsamen Basisbandblock

6 ersetzt. Das betrifft im Sender die Blöcke ab dem Mischer, im Empfänger dementsprechend bis zu den Mischern des I- und Q-Pfades. Bild 12 zeigt die Testbench unter Einbeziehung der Basisbandmodelle für Sende- und Empfangsbaugruppe. Die erreichte Simulationsperformanz ermöglichte es, die Funktion der Timing-Recovery in Verbindung mit den im HF-Teil auftretenden Verzerrungen nachzuweisen. Eine Bitfehlerratenuntersuchung ist jedoch aufgrund der Performanz mit diesem detaillierten Modell nicht effektiv durchführbar. Hierfür steht eine SystemC-Testbench auf Systemebene zur Verfügung. Bild 13 zeigt den Einschwingvorgang der Timing Recovery. Ausgehend von einem Phasenfehler von 1 rad zwischen idealem und realem Abtastzeitpunkt erfolgt eine Korrektur des realen Abtastzeitpunktes. Eine Korrektur des Phasenfehlers ist im Bereich von +/- π möglich. Trotz der geringen Differenz zwischen Signalbandbreite und ZF-Frequenz ermöglicht der Einsatz der generierten Basisbandmodelle die Reduzierung der Simulationszeit um den Faktor 33 gegenüber einer Simulation mit HF-Modellen, bei der nahezu identische Ergebnisse erzielt werden. Bild 12 Testbench mit Basisbandmodellen 5 Simulationsergebnisse Die Verifikation der Timing Recovery auf Schaltungsebene stellt aufgrund der sehr hohen Abtastrate eine Herausforderung dar. Erschwerend ist außerdem, dass die Regelung mit einer vergleichsweise geringen Frequenz von 200 khz erfolgt. Das hat zur Folge, dass eine sehr hohe Anzahl von Samples simuliert werden muss, um eine sichere Aussage über das Regelverhalten der Timing Recovery treffen zu können. Phi [rad] Binärwert 0-0,1-0,2-0,3-0,4-0,5-0,6-0,7-0,8-0,9-1 Phasenoffset 0, , , , , , , , , Simulationszeit [s] Timing-Fehler Phasenoffset ohne Frontend-Modelle mit Basisband-Frontend-Modellen Samples Bild 13 Einschwingvorgang der Timing Recovery 6 Zusammenfassung Die hohe Trägerfrequenz und Bandbreite des Gigabit- Radios stellen hohe Anforderungen an den Entwurf und die eingesetzten Simulationswerkzeuge. Unter Verwendung generierter Basisband-Modelle der HF/ZF-Frontends und der Einbindung eines SystemC- Modells der π/4-dqpsk-signalquelle war es möglich, die Timing Recovery in der Mixed-Signal- Simulation zu verifizieren. Das vorliegende Modell kann weiter verfeinert werden, um die Auswirkungen von Jitter auf die Systemperformanz zu untersuchen. 7 Literatur [1] Allocations and Service Rules for the GHz, GHz and GHz Bands. FCC , 2003 [2] Kakerow, R.: Modelling Technologies for Disruptive Communication System Design. FDL 05, Lausanne, Switzerland, [3] Jeruchim, M.C.; Balaban, P.; Shanmugan, K.S.: Simulation of Communication Systems, Second Edition, Kluwer Academic, 2000 [4] Frevert, R.; Harasymiv, I.; Hartong, W.; Hartung, J.; Knöchel, U.: Automatische Generierung templatebasierter HF-Basisband-Modelle, Analog 2005, Hannover, 2005 [5] SpectreRF User Guide, Product Version , Cadence Design Systems, 2005 [6] AMS Simulator User Guide, Product Version 5.5, Cadence Design Systems, 2005 [7] Bergemans, J.: Digital Baseband Transmission and Recording, Kluwer Academic Publishers, Boston 1996 [8] Birrer, P., Hartong, W.: Incorporating SystemC in Analog / Mixed-Signal Design, FDL 2006