Grundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes
|
|
- Annegret Möller
- vor 6 Jahren
- Abrufe
Transkript
1 Grundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes int main() { printf("hello, world!"); return 0; } msg: main:.data.asciiz "Hello, world!".text.globl main la $a0,msg li $v0,4 syscall jr $ra 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 1
2 Inhalt 1. Literatur 2. Multiprozessorsysteme 3. Verbindungsnetzwerke 4. Kostenmodelle und Kommunikationsmodelle 5. Anwendung von Verbindungsnetzwerken 6. Praktische Realisierungen 7. Zusammenfassung und Ausblick 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 2
3 Literatur [Sch97] Schürmann, Bernd: Rechnerverbindungsstrukturen. Vieweg Verlag, Braunschweig, Wiesbaden, Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 3
4 Multiprozessorsysteme Multiprozessorsysteme werden nach Flynn s Taxonomie in die Klasse MIMD eingeteilt. Anhand der Entfernung der Systemkomponenten und der Übertragungsrate wird festgelegt, ob ein paralleles Rechnersystem als Multiprozessorsystem bezeichnet wird Taxonomie: Multiprozessorsysteme werden auf einer ersten Ebene in speichergekoppelte und nachrichtengekoppelte Systeme unterteilt. In der Vergangenheit wurden verschiedene Multiprozessorsysteme mit mehrstufigen Schalternetzwerken gebaut. Ein nachrichtengekoppeltes Multiprozessorsystem ist der SUPRENUM-1-Rechner 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 4
5 Multiprozessorsysteme Die Abbildung zeigt ein Rechnersystem mit physikalisch gemeinsamem Speicher. 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 5
6 Multiprozessorsysteme Die physikalische Struktur eines Rechnersystems mit verteiltem Speicher ist in der folgenden Abbildung zu sehen. Jeder Knoten besteht aus einem Prozessor und einem Speicher und ggf. der I/O Peripherie. Die Knoten werden über ein Verbindungsnetzwerk gekoppelt. 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 6
7 Verbindungsnetzwerke Die Verbindungsnetzwerke sind ein wesentlicher Bestandteil von Parallelrechnern und bestimmen maßgeblich deren Leistungsfähigkeit [Sch97] Ein Verbindungsnetzwerk ist innerhalb eines Parallelrechners in zwei Ausprägungen vorhanden. Verbindungsnetzwerk zur Kopplung von Prozessoren, Speichern und I/O-Einheiten Verbindungsnetzwerk zur Kopplung mehrerer Knoten, wobei jeder Knoten aus Prozessor, Speicher und I/O-Einheiten besteht Verbindungsnetzwerke sind auch in der Kommunikationstechnik (Telefon) zu finden. Nach was für Kriterien werden Verbindungsnetzwerke charakterisiert? 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 7
8 Verbindungsnetzwerke Die Kriterien, nach denen Verbindungsnetzwerke charakterisiert werden, sind: Die Übertragungsgeschwindigkeit/Bandbreite des Verbindungsnetzwerks. Außerdem ist die Bisektionsbandbreite, also die Bandbreite die benötigt wird, wenn die eine Hälfte der Knoten an die andere Hälfte gleichzeitig sendet, eine wichtige Kenngröße. Die Latenz des Verbindungsnetzwerks. Damit wird die Verzögerung beschrieben, die vom Absenden einer Nachricht bzw. eines Datums bis zur Ankunft und der Verarbeitung gemessen wird. Skalierbarkeit bezeichnet die Eigenschaft, ein Verbindungsnetzwerk (modular) zu erweitern. Das Blockierungsverhalten beschreibt, inwiefern ggf. Einschränkungen auf bestehende Verbindungen durch andere Verbindungen zu erwarten sind. 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 8
9 Verbindungsnetzwerke Weitere Kriterien an ein Verbindungsnetzwerk sind die Kosten, die räumliche Ausdehnung und die Fehlertoleranz. Die Einteilung der Verbindungsnetzwerke kann nach folgenden Kriterien vorgenommen werden. Topologie Verbindungsart Steuerung des Verbindungsaufbaus Arbeitsweise Die Topologie spielt dabei eine herausragende Rolle, da sie Eigenschaften wie Skalierbarkeit entscheidend mitbestimmt. Die Auswahl des geeigneten Verbindungsnetzwerks trägt im Wesentlichen zur Leistungssteigerung eines Parallelrechners bei, da in der Regel die Leistungsgrenze immer durch die erzielbare Speicherbandbreite und die Kommunikationsbandbreite begrenzt ist. 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 9
10 Verbindungsnetzwerke Die Topologie, also die räumliche Anordnung eines Verbindungsnetzwerkes, kann in reguläre und irreguläre Strukturen unterteilt werden. Irreguläre Strukturen werden in Parallelrechnern selten eingesetzt. Reguläre Strukturen haben den Vorteil, Prozessoren und damit auch auf das Programmiermodell bezogen Prozesse in regelmäßigen Strukturen anzuordnen. Des Weiteren unterscheidet man statische und dynamische Verbindungsnetzwerke. Statische Netzwerke sind feste Punkt zu Punkt Verbindungen der Prozessoren dynamische Netzwerke enthalten Schaltelemente, die durch Konfigurationsinformationen eine bestimmte Verbindung herstellen können 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 10
11 Statische Verbindungsnetzwerke Bei der Einführung der Zellularen Automaten wurden bereits zwei Verbindungsnetzwerke beschrieben, nämlich das zweidimensionale und das hexagonale Gitter. In Verbindungsnetzwerken werden solche Gitter häufig zur Lösung zweidimensionaler Probleme eingesetzt. Der Vorteil ist die feste Anzahl von vier Verbindungskanälen (Links) bei beliebiger Größe des Gitters. Um die Kommunikation an den Rändern des Gitters nicht abbrechen zu lassen, kann das Gitter zum Torus geschlossen werden. Im Prinzip beliebige Geometrien möglich 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 11
12 Statische Verbindungsnetzwerke Wichtige statische Topologien sind 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 12
13 Statische Verbindungsnetzwerke Die vollständige Vernetzung 1 verbindet alle Knoten mit je einem Link untereinander und stellt damit die verbindungsreichste Topologie dar. Der Aufwand von N 1 Kommunikationskanälen pro Knoten ist allerdings nur für relativ kleine N möglich. Deswegen wird in vielen Parallelrechnern die vollständige Vernetzung nicht verwendet, obwohl die Eigenschaften, nur einen Verbindungsschritt (hop) zu benötigen und keine Resourcenkonflikte zu verursachen, bei der Realisierung von Parallelrechnern ideal sind. 1 engl.: completely interconnected 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 13
14 Dynamische Verbindungsnetzwerke Dynamische Verbindungsnetzwerke enthalten konfigurierbare Schaltelemente und werden in einstufige und mehrstufige Netze eingeteilt. Zu den einstufigen, dynamischen Verbindungsnetzwerken gehören das Shuffle-Netzwerk, der Crossbar und der Bus. Mehrstufige dynamische Verbindungsnetzwerke werden oft aus einstufigen Elementen zusammengesetzt. Die Struktur der Verbindungen bezeichnet dann das Netzwerk (Butterfly, Omega usw.) 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 14
15 Dynamische Verbindungsnetzwerke Der Crossbar oder Kreuzschienenverteiler ist das universellste dynamische Verbindungsnetz. Es gestattet mit nur einer Stufe, beliebige Paare von Einund Ausgängen miteinander zu verbinden. Außerdem ist es möglich, an alle Empfänger eine Nachricht zu senden (broadcast). Die Abbildung zeigt einen 2 2 Crossbar. 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 15
16 Dynamische Verbindungsnetzwerke Die Schalter einer Zeile (z. B. K12 und K22) dürfen nicht gleichzeitig aktiviert werden. Schließlich kann an E1 eine logische Null und an E2 eine logische Eins anliegen. Aus diesem Grund besitzen Crossbars sogenannte Arbitrierungseinheiten. Die Komplexität der Schaltung mit n Eingängen und n Ausgängen ist O(n 2 ). Zusätzlich ist allerdings noch die Logik für die Arbitrierungseinheiten zu berücksichtigen. Ein dynamisches Verbindungsnetzwerk mit sehr großer Verbreitung ist der Bus. Der Bus ist ein Crossbar mit der Konfiguration m 1 und damit eine Spalte dieses Verbindungsnetzwerkes. 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 16
17 Dynamische Verbindungsnetzwerke Bus (Fortsetzung) Er ist kostengünstig realisierbar. Allerdings ist die Bandbreite begrenzt und skaliert nicht. Die Latenzzeiten sind höher und auch das Blockierungsverhalten wesentlich kritischer als beim Crossbar. In Parallelrechnern wird der Bus deswegen nur zur Steuerung von peripheren Komponenten verwendet 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 17
18 Dynamische Verbindungsnetzwerke Das Shuffle-Netzwerk lässt sich ebenfalls aus der Crossbar-Struktur ableiten. Abbildung zeigt die Schaltfunktionen. 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 18
19 Dynamische Verbindungsnetzwerke Ist K unwahr, so erfolgt die Verbindung von E1 nach A1 und von E2 nach A2 Ist K wahr, so vertauscht sich die Zuordnung der Ausgänge Einige Ausprägungen des Shuffle-Netzwerks sind um eine Broadcastfunktion erweitert worden Das Shuffle-Netzwerk ist durch die eingeschränkte Struktur nicht mehr skalierbar. Viele mehrstufige Verbindungsnetzwerke sind aus dem Schaltelement des Shuffle-Netzwerks zusammengesetzt. Zu den mehrstufigen Verbindungsnetzwerken gehören das Omega-Netz und das Butterfly-Netz. Darstellung verschiedener Permutationsnetzwerke (Exchange, Perfect-Shuffle, Butterfly, Bit reversed) 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 19
20 Dynamische Verbindungsnetzwerke Butterfly-Netzwerk 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 20
21 Dynamische Verbindungsnetzwerke Neben der Topologie trägt die Verbindungsart einen großen Teil zur Leistungsfähigkeit eines Verbindungsnetzes bei. Bei den dynamischen Verbindungsnetzwerken wird die Leitungsvermittlung und die Paketvermittlung unterschieden. Die Leitungsvermittlung ist eine physikalische Verbindung und erfordert einen Leitungsaufbau, die Übertragung der Daten und einen Leitungsabbau. Die Paketvermittlung übergibt einen Datenblock (Paket) an das Verbindungsnetz, welches das Paket über wechselnde Routen zum Ziel transportiert. Der Vorteil der Paketvermittlung ist, dass Ressourcen nur belegt werden, wenn diese auch benötigt werden und eine alternative Wegewahl möglich ist. Der Nachteil gegenüber der Leitungsvermittlung ist, dass die Zeit für die Übertragung proportional zur Anzahl der Verbindungsschritte ist. 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 21
22 Bulk-Synchronous Parallel Modell I Das Bulk-Synchronous Parallel Modell (BSP) ist ein nachrichtengekoppeltes Modell Es erlaubt den Prozessoren eine asynchrone Arbeitsweise und modelliert Latenzeit und begrenzte Bandbreite Ein mit dem BSP Modell beschriebener Rechner besteht: aus einer Menge von Prozessoren (es ist dabei unerheblich, ob die Prozessoren lokalen Speicher besitzen). einem Kommunikationsnetz für das Verschicken von Nachrichten und einem Mechanismus für die Barrieren-Synchronisation. Eine Berechnung enthält eine Sequenz sogenannter Superschritte. Ein Superschritt besteht aus einer Anzahl von lokalen Berechnungsschritten und der Nachrichtenübertragungen, also dem Senden und Empfangen von Nachrichten an bzw. von anderen Komponenten. Danach wird eine Barrierensynchronisation aller Prozessoren durchgeführt, bevor der nächste Superschritt starten kann. 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 22
23 Bulk-Synchronous Parallel Modell II Durch das Einführen der Superschritte werden Kommunikation und Synchronisation voneinander entkoppelt. Außerdem werden Verklemmungen durch race conditions vermieden. Der globale Zustand der Programmausführung ist bei der Ausführung der Barriere am Ende eines Superschrittes bekannt. Das BSP Modell ist durch folgende drei Attribute definiert. Die Anzahl p der Komponenten mit Berechnungs- und/oder Speicherfunktion (Prozessoren). Einen Faktor g, der Kommunikationskosten in Berechnungskosten überführt. Die minimale Zeit L zwischen zwei Synchronisationen. Diese Zeit ist auch als Zeit für die Ausführung eines Superschritts zu interpretieren. Eine technische Realisierung des BSP Modells ist, abgesehen von der Barrierensynchronisation, in nachrichtengekoppelten Multiprozessorarchitekturen zu finden. 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 23
24 LogP Ein Modell zur Beurteilung der Verbindungskosten ist das LogP Modell. Der Austausch der Daten zwischen den Prozessoren wird durch Nachrichten realisiert. Das LogP Modell definiert also ein nachrichtengekoppeltes Maschinenmodell. Dieses Modell abstrahiert von der Struktur und den Eigenschaften des Verbindungsnetzwerks, Konflikte im Verbindungsnetz werden nicht berücksichtigt. Vier charakteristische Parameter L, o, g und P werden definiert: Die Latenzzeit L (latency) ist die maximal benötigte Zeit für die Übertragung einer kleinen Nachricht. Der Aufwand o (overhead) beschreibt die Zeitdauer für den Sende- bzw. Empfangsvorgang. Mit g (gap) wird das kleinste Zeitintervall bezeichnet, welches zwischen der Übertragung von zwei Nachrichten eingehalten werden muss. Die Anzahl der Prozessor- und/oder Speichermodule P. Die Zeiteinheit für eine Operation wird als Zyklus bezeichnet. Die Parameter L, o und g werden als Vielfache des Zyklus gemessen bzw. angegeben. 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 24
25 Anwendung von Verbindungsnetzwerken Verbindung von mehreren Prozessoren Anwendungen müssen Parallelität unterstützen Parallele Algorithmen Vielzahl von Algorithmen, die für spezielle Architekturen (Verbindungsstrukturen) entwickelt wurden. Parallele Algorithmen sind für Sortieren Matrixmultiplikation Graphenalgorithmen... entwickelt worden. Hier das einfache Beispiel des Bitonischen Mischens 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 25
26 Bitonisches Mischen Gegeben ist eine Bitonische Folge: 1, 7, 9, 12, 13, 11, 8, 2 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 26
27 Anwendung von Verbindungsnetzwerken Analyse: Jede Zelle (Prozessor) enthält ein Datum Auszuführende Operation: Vergleich der Daten, die in der Zelle gespeichert sind ggf. Austausch Wichtig: Synchronisation aller Prozessoren am Schluss, damit es nicht zu Inkonsistenzen kommt Implementierung mit Prozessen (Threads)?! Aufwand: Kommunikationskosten vs. Berechnungskosten (Vergleich) 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 27
28 Bitonisches Sortieren Gegeben ist eine beliebige Folge: 7, 12, 1, 5, 13, 1, 4, 3 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 28
29 Anwendung von Verbindungsnetzwerken Analyse: Nach dem Erzeugen der Bitonischen Folge erfolgt das Mischen Realisierung der Kommunikation über Verbindungsnetzwerk In diesem Fall z. B. Omega-Netzwerk Verbindungsstruktur 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 29
30 Bitonisches Sortieren Erster Schritt 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 30
31 Bitonisches Sortieren Zweiter Schritt 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 31
32 Bitonisches Sortieren Dritter Schritt 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 32
33 Blockmatrixzerlegung Gegeben ist eine Matrix A = a 00 a 01 a 02 a 03 a 10 a 11 a 12 a 13 a 20 a 21 a 22 a 23 a 30 a 31 a 32 a 33 Zerlegung ( ) a00 a A 00 = 01 a 10 a 11 A 01 = ( ) a02 a 03 a 12 a 13 A 10 = ( ) a20 a 21 a 30 a 31 A 11 = ( ) a22 a 23 a 32 a Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 33
34 Blockmatrixzerlegung Mit analogen Definitionen für die Matrizen B und C kann die Matrixmultiplikation wie folgt dargestellt werden: ( ) ( ) A00 A C = A B = 01 B00 B 01 A 10 A 11 B 10 B 11 = = = ( ) A00 B 00 + A 01 B 10 A 00 B 01 + A 01 B 11 A 10 B 00 + A 11 B 10 A 10 B 01 + A 11 B 11 ( ) ( ) A00 B 00 A 00 B 01 A01 B + 10 A 01 B 11 A 10 B 00 A 10 B 01 A 11 B 10 A 11 B 11 ( ) C00 C 01 C 10 C 11 Die vier Ergebnisblockmatrizen C 00 bis C 11 können unabhängig voneinander berechnet werden. 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 34
35 Blockmatrixzerlegung Auf einem CC-Modell (Connected Cube) 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 35
36 Praktische Realisierungen einer Multiprozessorarchitektur 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 36
37 Altera - NIOS II 32 General Purpose Register Nios II Processor Core Tightly Coupled JTAG interface to software debugger reset clock cpu_resetrequest cpu_resettaken JTAG Debug Module Program Controller & Address Generation Exception General Purpose Registers Control Registers Instruction Cache Instruction Memory Tightly Coupled Instruction Memory Instruction Bus Controller irq[31..0] Interrupt Controller Instruction Regions Memory Memory Management Unit Protection Unit Translation Data Regions Lookaside Buffer Data Bus Custom I/O Signals Custom Instruction Logic Arithmetic Logic Unit Data Cache Tightly Coupled Data Memory Tightly Coupled Data Memory 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 37
38 Realisierung der Architektur auf FPGA Kenngrößen - A B C D E F G H I J K p total total ALUTs ALUTs network network registers memory register max. max. DMIPS ALMs ALUTs for for per over for bits bits clock DMIPS speed processors network processor processor ALUTs network (MHz) up 1 1,203 1,592 1, ,296 1, ,355 5,437 4, % ,568 4, ,344 10,780 9, % ,264 9, ,638 21,935 17,697 2, % ,656 18, ,577 44,441 34,404 6, % 1,472 1,169,440 37, Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 38
39 Realisierung der Architektur auf FPGA Anwendung, Sortieren von Zahlen: Algorithmen Quicksort, Bitonic Sort processors cycles cycle speed-up execution time real speed-up 1 4,971, ms ,443, ms , ms , ms , ms 10.2 sorted data random data algorithm cycles execution time cycles execution time standard quicksort 23,314, ms 502, ms median quicksort 420, ms 542, ms 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 39
40 Zusammenfassung und Ausblick Multiprozessorsysteme Verbindungsnetzwerke Nächste Vorlesung behandelt Kommunikationsnetze 9. Februar2011 TechnischeUniversitätDarmstadt Dr.-Ing. Wolfgang Heenes 40
Parallelrechner (1) Anwendungen: Simulation von komplexen physikalischen oder biochemischen Vorgängen Entwurfsunterstützung virtuelle Realität
Parallelrechner (1) Motivation: Bedarf für immer leistungsfähigere Rechner Leistungssteigerung eines einzelnen Rechners hat physikalische Grenzen: Geschwindigkeit von Materie Wärmeableitung Transistorgröße
MehrArchitektur paralleler Plattformen
Architektur paralleler Plattformen Freie Universität Berlin Fachbereich Informatik Wintersemester 2012/2013 Proseminar Parallele Programmierung Mirco Semper, Marco Gester Datum: 31.10.12 Inhalt I. Überblick
MehrParallele und verteilte Programmierung
Thomas Rauber Gudula Rünger Parallele und verteilte Programmierung Mit 165 Abbildungen und 17 Tabellen Jp Springer Inhaltsverzeichnis 1. Einleitung 1 Teil I. Architektur 2. Architektur von Parallelrechnern
MehrRechnernetze I. Rechnernetze I. 1 Einführung SS Universität Siegen Tel.: 0271/ , Büro: H-B 8404
Rechnernetze I SS 2012 Universität Siegen rolanda.dwismuellera@duni-siegena.de Tel.: 0271/740-4050, Büro: H-B 8404 Stand: 20. April 2012 Betriebssysteme / verteilte Systeme Rechnernetze I (1/12) i Rechnernetze
MehrProseminar Rechnerarchitekturen. Parallelcomputer: Multiprozessorsysteme
wwwnet-texde Proseminar Rechnerarchitekturen Parallelcomputer: Multiprozessorsysteme Stefan Schumacher, , PGP Key http://wwwnet-texde/uni Id: mps-folientex,v
MehrSkalierbare Rechensysteme für Echtzeitanwendungen
Skalierbare Rechensysteme für Echtzeitanwendungen Institut für Informatik TU Clausthal Echtzeit 2011: Herausforderungen durch Echtzeitbetrieb 3. und 4. November 2011 in Boppard am Rhein Multitasking Task
Mehr2.5. VERBINDUNGSNETZWERKE GESTALTUNGSKRITERIEN DER NETZWERKE TOPOLOGIE ALS GRAPH. Vorlesung 5 TOPOLOGIE: DEFINITIONEN : Sei G = (V, E) ein Graph mit:
Vorlesung 5.5. VERBINDUNGSNETZWERKE Kommunikation zwischen den einzelnen Komponenten eines arallelrechners wird i.d.r. über ein Netzwerk organisiert. Dabei unterscheidet man zwei Klassen der Rechner: TOOLOGIE:
MehrGrundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes
Grundlagen der Informatik III Wintersemester 2010/2011 15. Vorlesung Dr.-Ing. Wolfgang Heenes int main() { printf("hello, world!"); return 0; } msg: main:.data.asciiz "Hello, world!".text.globl main la
MehrLeistungsbewertung rekonfigurierbarer Verbindungsnetze für Multiprozessorsysteme
Dietmar Tutsch SPP Rekonfigurierbare Rechensysteme 1 Leistungsbewertung rekonfigurierbarer Verbindungsnetze für Multiprozessorsysteme Günter Hommel und Dietmar Tutsch Institut für Technische Informatik
MehrSysteme 1: Architektur
slide 1 Vorlesung Systeme 1: Architektur Prof. Dr. Ulrich Ultes-Nitsche Forschungsgruppe Departement für Informatik Universität Freiburg slide 2 Prüfung 18. Februar 2004 8h00-11h40 13h00-18h20 20 Minuten
MehrGliederung Seite 1. Gliederung
Gliederung Seite 1 Gliederung 1. Klassifikationen...6 1.1. Klassifikation nach der Kopplung der rechnenden Einheiten...6 1.1.1. Enge Kopplung...6 1.1.2. Lose Kopplung...6 1.2. Klassifikation nach der Art
MehrEmulation und Rapid Prototyping. Hw-Sw-Co-Design
Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture
MehrEmulation und Rapid Prototyping
Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture
MehrCPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse
Kapitel 11 Rechnerarchitektur 11.1 Der von-neumann-rechner Wir haben uns bisher mehr auf die logischen Bausteine konzentriert. Wir geben jetzt ein Rechnermodell an, das der physikalischen Wirklichkeit
MehrRechneraufbau und Rechnerstrukturen
Rechneraufbau und Rechnerstrukturen von Prof. Dr. Walter Oberschelp, RWTH Aachen und Prof. Dr. Gottfried Vossen, Universität Münster 7, vollständig überarbeitete und aktualisierte Auflage R.Oldenbourg
MehrRechnernetze I SS Universität Siegen Tel.: 0271/ , Büro: H-B Stand: 25.
Rechnernetze I SS 2012 Universität Siegen rolanda.dwismuellera@duni-siegena.de Tel.: 0271/740-4050, Büro: H-B 8404 Stand: 25. April 2014 Betriebssysteme / verteilte Systeme Rechnernetze I (1/12) i Rechnernetze
MehrVorlesung "Verteilte Systeme" Wintersemester 2000/2001. Verteilte Systeme. Empfänger Kommunikationssystem. Netzwerk
Verteilte Systeme 1. Netzwerke Grundstruktur Sender Empfänger Kommunikationssystem Empfänger Systemsoftware Systemsoftware Hardware Hardware Netzwerk Verteilte Systeme, Wintersemester 2000/2001 Folie 1.2
Mehr6. Parallele Algorithmen
6. Parallele Algorithmen 6.1 Vorbemerkungen Bisher: Instruktionen von Programmen werden durch einen einzigen Prozessor sequentiell ausgeführt. Eine Beschleunigung von Algorithmen ist dabei nur möglich,
MehrKapitel 1: Architektur verteilter Systeme. Middleware in Java vieweg 2005 Steffen Heinzl, Markus Mathes
Kapitel 1: Architektur verteilter Systeme Struktur eines verteilten Systems Ein verteiltes System besteht aus Menge unabhängiger Rechnersysteme Kommunikationsnetz und erbringt eine verteilte Anwendung
MehrParalleler Programmentwurf nach Foster
Paralleler Programmentwurf nach Foster Die PCAM-Methode Partitionierung - ermittle maximale Parallelität Communication - ermittle Datenabhängigkeiten Agglomeration - erhöhe die Granularität der Aufgaben
MehrEnterprise Computing
Enterprise Computing Prof. Dr.-Ing. Wilhelm G. Spruth Teil 6 Partitionierung NUMA Sharing Disk Storage HP Superdome Cell Board 4 Itanium 2 CPU Chips 32 128 Gbyte I/O Bus mit Kühlern Hauptspeicher Anschlüsse
MehrJohann Wolfgang Goethe-Universität
Flynn sche Klassifikation SISD (single instruction, single data stream): IS IS CU PU DS MM Mono (Mikro-)prozessoren CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory
MehrTutorium Rechnerorganisation
Woche 3 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
MehrGrundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes
Grundlagen der Informatik III Wintersemester 2010/2011 27. Vorlesung Dr.-Ing. Wolfgang Heenes int main() { printf("hello, world!"); return 0; } msg: main:.data.asciiz "Hello, world!".text.globl main la
MehrTutorium Rechnerorganisation
Woche 11 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
MehrGrundlagen der Rechnertechnologie Sommersemester Vorlesung Dr.-Ing. Wolfgang Heenes
Grundlagen der Rechnertechnologie Sommersemester 2010 10. Vorlesung Dr.-Ing. Wolfgang Heenes 22. Juni 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 1 Inhalt 1. Vorbesprechung drittes Labor
MehrChapter 1 Einführung. CCNA 1 version 3.0 Wolfgang Riggert, FH Flensburg auf der Grundlage von
Chapter 1 Einführung CCNA 1 version 3.0 Wolfgang Riggert, FH Flensburg auf der Grundlage von Rick Graziani Cabrillo College Vorbemerkung Die englische Originalversion finden Sie unter : http://www.cabrillo.cc.ca.us/~rgraziani/
MehrSemestralklausur Einführung in Computer Microsystems
Semestralklausur Einführung in Computer Microsystems 07. Juli 2008 Dr.-Ing. Wolfgang Heenes Name (Nachname, Vorname) Matrikelnummer Unterschrift Prüfung Bitte ankreuzen Anzahl abgegebene Zusatzblätter:
MehrÜbersicht. Nebenläufige Programmierung. Praxis und Semantik. Einleitung. Sequentielle und nebenläufige Programmierung. Warum ist. interessant?
Übersicht Aktuelle Themen zu Informatik der Systeme: Nebenläufige Programmierung: Praxis und Semantik Einleitung 1 2 der nebenläufigen Programmierung WS 2011/12 Stand der Folien: 18. Oktober 2011 1 TIDS
MehrEntwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext
Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext Till Fischer 03.11.2011 FZI Forschungszentrum Informatik Embedded Systems & Sensors Engineering (ESS)
MehrTeil VIII Von Neumann Rechner 1
Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only
MehrAlexandru Arion, Benjamin Schöllhorn, Ingo Reese, Jürgen Gebhard, Stefan Patsch, Stephan Frank
Message Broker (MB) Alexandru Arion, Benjamin Schöllhorn, Ingo Reese, Jürgen Gebhard, Stefan Patsch, Stephan Frank Programmierung verteilter Systeme Lab Institut für Informatik Universität Augsburg Universitätsstraße
MehrWas ist die Performance Ratio?
Was ist die Performance Ratio? Wie eben gezeigt wäre für k Pipeline Stufen und eine große Zahl an ausgeführten Instruktionen die Performance Ratio gleich k, wenn jede Pipeline Stufe dieselbe Zeit beanspruchen
MehrSchwerpunktprogramm 1148 Rekonfigurierbare Rechensysteme. Rekonfigurierbare Controller
Schwerpunktprogramm 1148 Rekonfigurierbare Rechensysteme Rekonfigurierbare Controller Roland Kasper Thomas Reinemann Institut für Mechatronik und Antriebstechnik Otto-von-Guericke-Universität Magdeburg
MehrEntwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme
Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme R. Merker, Technische Universität Dresden, Fakultät ET und IT J. Kelber, Fachhochschule Schmalkalden, ET Gliederung
MehrGames with Cellular Automata auf Parallelen Rechnerarchitekturen
Bachelor Games with Cellular Automata auf Parallelen en ( ) Dipl.-Inf. Marc Reichenbach Prof. Dietmar Fey Ziel des s Paralleles Rechnen Keine akademische Nische mehr Vielmehr Allgemeingut für den Beruf
MehrTutorübung zur Vorlesung Grundlagen Rechnernetze und Verteilte Systeme Übungsblatt 6 (27. Mai 31. Mai 2013)
Technische Universität München Lehrstuhl Informatik VIII Prof. Dr.-Ing. Georg Carle Dipl.-Ing. Stephan Günther, M.Sc. Nadine Herold, M.Sc. Dipl.-Inf. Stephan Posselt Tutorübung zur Vorlesung Grundlagen
MehrEinleitung Die Pins alphabetisch Kapitel 1 Programmierung des ATmega8 und des ATmega
Einleitung... 11 Die Pins alphabetisch.... 12 Kapitel 1 Programmierung des ATmega8 und des ATmega328.... 15 1.1 Was Sie auf den nächsten Seiten erwartet... 19 1.2 Was ist eine Micro Controller Unit (MCU)?....
Mehr2 Rechnerarchitekturen
2 Rechnerarchitekturen Rechnerarchitekturen Flynns Klassifikation Flynnsche Klassifikation (Flynn sche Taxonomie) 1966 entwickelt, einfaches Modell, bis heute genutzt Beschränkung der Beschreibung auf
MehrRouting Algorithmen. Begriffe, Definitionen
Begriffe, Definitionen Routing (aus der Informatik) Wegewahl oder Verkehrslenkung bezeichnet in der Telekommunikation das Festlegen von Wegen für Nachrichtenströme bei der Nachrichtenübermittlung über
MehrFachbereich Medienproduktion
Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik Themenübersicht Rechnertechnik und IT Sicherheit Grundlagen der Rechnertechnik Prozessorarchitekturen
MehrRechner Architektur. Martin Gülck
Rechner Architektur Martin Gülck Grundlage Jeder Rechner wird aus einzelnen Komponenten zusammengesetzt Sie werden auf dem Mainboard zusammengefügt (dt.: Hauptplatine) Mainboard wird auch als Motherboard
Mehr2.2 Rechnerorganisation: Aufbau und Funktionsweise
2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise
MehrIntel 80x86 symmetrische Multiprozessorsysteme. Eine Präsentation im Rahmen des Seminars Parallele Rechnerarchitekturen von Bernhard Witte
Intel 80x86 symmetrische Multiprozessorsysteme Eine Präsentation im Rahmen des Seminars Parallele Rechnerarchitekturen von Bernhard Witte Gliederung I. Parallel Computing Einführung II.SMP Grundlagen III.Speicherzugriff
MehrTECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl
MehrHORUS. Seminar "Ausgewählte Themen in Hardwareentwurf und Optik" im HWS Martin Scherer
HORUS Seminar "Ausgewählte Themen in Hardwareentwurf und Optik" im HWS 2006 Martin Scherer Horus Inhalt 1 Einführung 2 Cachekohärenz 3 ExtendiScale Architektur 4 Übertragungsbeispiele 5 Performance Erweiterungen
MehrProgrammierbare Logik CPLDs. Studienprojekt B Tammo van Lessen
Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare
MehrKapitel 6 Programmierbare Logik. Literatur: Kapitel 6 aus Oberschelp/Vossen, Rechneraufbau und Rechnerstrukturen, 9. Auflage
Kapitel 6 Programmierbare Logik Literatur: Kapitel 6 aus Oberschelp/Vossen, Rechneraufbau und Rechnerstrukturen, 9. Auflage Kapitel 6: Programmierbare Logik und VLSI Seite Kapitel 6: Programmierbare Logik
MehrGrundlegendes zum PC
Grundlegendes zum PC Grundsätzlicher Aufbau eines PC Bild eines PC Beschreibung Eingabegeräte Ausgabegeräte Speicher Sonstige Bild eines PC Beschreibung Sind alle gleich die PC Sind in 3 bereiche eingeteilt:
MehrKommunikationsmodelle
Kommunikationsmodelle Dr. Victor Pankratius David J. Meder IPD Tichy Lehrstuhl für Programmiersysteme KIT die Kooperation von Forschungszentrum Karlsruhe GmbH und Universität Karlsruhe (TH) Grundlegende
MehrRST-Labor WS06/07 GPGPU. General Purpose Computation On Graphics Processing Units. (Grafikkarten-Programmierung) Von: Marc Blunck
RST-Labor WS06/07 GPGPU General Purpose Computation On Graphics Processing Units (Grafikkarten-Programmierung) Von: Marc Blunck Ablauf Einführung GPGPU Die GPU GPU Architektur Die Programmierung Programme
MehrWas ist Rechnerleistung
Was ist Rechnerleistung Leistung im engeren Sinne: Leistung gemessen in seltsamen Einheiten, bestimmt vorwiegend von der Zentraleinheit: MIPS (Millionen Instruktionen pro Sekunde) FLOPS (Floating Point
MehrThemen. Vermittlungsschicht. Routing-Algorithmen. IP-Adressierung ARP, RARP, BOOTP, DHCP
Themen outing-algorithmen IP-Adressierung AP, AP, OOTP, DHCP echnernetze Schicht 3 des OSI-, sowie TCP/IP-Modells Aufgaben: Vermittlung von Paketen von einer Quelle zum Ziel Finden des optimalen Weges
MehrRechnernetze Übung 10. Frank Weinhold Professur VSR Fakultät für Informatik TU Chemnitz Juni 2011
Rechnernetze Übung 10 rank Weinhold Professur VSR akultät für Informatik TU hemnitz Juni 2011 Das Weiterleiten (Routing) erfüllt die wichtige ufgabe, einzelne Teilstrecken des Kommunikationsnetzes so zu
MehrHardware II. Netzwerke. Wozu dient ein Rechnernetz? Ein Rechnernetz dient dem direkten Datenaustausch zwischen zwei oder mehreren Rechnern.
Hardware II Netzwerke 1 Wozu dient ein Rechnernetz? Ein Rechnernetz dient dem direkten Datenaustausch zwischen zwei oder mehreren Rechnern. Alle dafür notwendigen Komponenten (Kabel, Netzwerk-Adapter,
MehrLATENCY BUNDLE BEDIENUNGSANLEITUNG
LATENCY BUNDLE BEDIENUNGSANLEITUNG VERSION 1.0 DEUTSCH INHALTSVERZEICHNIS Installation... 3 Authorisation... 3 Einführung... 5 Die Latenz - Messung... 6 Die Latenz - Kompensierung... 8 FAQ... 10 Das LATENCY
MehrCoreSight-Zugang auf dem ZedBoard. Alex Bereza
Alex Bereza Dresden, Gliederung 1. Aufgabenstellung 2. Das 3. CoreSight 4. Trace-Pakete 5. Implementierung des IP-Cores 6. Fazit 7. Quellen Folie Nr. 2 von 26 1. Aufgabenstellung ARM-Prozessor des verfügt
MehrDie Sandy-Bridge Architektur
Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Die Sandy-Bridge Architektur René Arnold Dresden, 12. Juli 2011 0. Gliederung 1.
MehrMotivation. Eingebettetes System: Aufgabe:
Motivation n Aufgabe: n Eingebettetes System: Computersystem, das in einen technischen Kontext eingebettet ist - also ein Computer, der ein technisches System steuert oder regelt. Das sind z.b. das Antiblockiersystem,
MehrMikrorechner-Technik
Springer-Lehrbuch Mikrorechner-Technik Band II Busse, Speicher, Peripherie und Mikrocontroller Bearbeitet von Helmut Bähring Neuausgabe 2002. Taschenbuch. xxvii, 425 S. Paperback ISBN 978 3 540 43693 5
MehrProzessoren in Programmierbarer Logik
Bahne Carstens Prozessoren in Programmierbarer Logik Inhalt Prozessoren in Programmierbarer Logik...1 Inhalt...1 Vorteile...1 Die Prozessor-Lösungen der Größe nach sortiert:...2 PicoBlaze...2 MicroBlaze...3
MehrTBE332 Controller. Produktbeschreibung
TBE332 Controller Produktbeschreibung Bei der Entwicklung der TBE332 Steuerung wurde auf die Erfahrung unserer jahrelangen Planung und Realisierung verschiedenster Steuerungs- und Regelungseinrichtungen
MehrI Grundlagen der parallelen Programmierung 1
vii I Grundlagen der parallelen Programmierung 1 1 Einführung...... 3 1.1 Paradigmenwechsel in der Softwareentwicklung..... 4 1.2 Anwendungsbereiche...... 5 1.3 Parallelität in der Hardware..... 5 1.3.1
MehrBLIT2008-Board. Uwe Berger
11/2008 (BLIT) 2 Inhalt Was sind Mikrocontroller AVR-Mikrocontroller Werkzeugkasten Prinzipielles zur Programmierung BLIT2008-Board 11/2008 (BLIT) 3 Was sind Mikrocontroller AVR-Mikrocontroller Werkzeugkasten
MehrBluetooth Low Energy gleichzeitige Verbindungen zu mehreren Knoten
Bluetooth Low Energy gleichzeitige Verbindungen zu mehreren Knoten Andreas Müller, Mirco Gysin, Andreas Rüst Zürcher Hochschule für Angewandte Wissenschaften Institut für Embedded Systems Winterthur Kontakt:
MehrMultiuser Client/Server Systeme
Multiuser /Server Systeme Christoph Nießner Seminar: 3D im Web Universität Paderborn Wintersemester 02/03 Übersicht Was sind /Server Systeme Wie sehen Architekturen aus Verteilung der Anwendung Protokolle
MehrZellulare Neuronale Netzwerke
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Zellulare Neuronale Netzwerke Florian Bilstein Dresden, 13.06.2012 Gliederung 1.
MehrRechnernetze 2. Grundlagen
Rechnernetze 2. Grundlagen Typische Topologien Dedizierte Leitungen Bus Zugangsverfahren Kollisionsfreier Zugang Kollisionserkennung Multicast & Broadcast Eigenschaftsgarantien Zugangsverfahren Ethernet
MehrT est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series
T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series Inhalt 1. Einführung... 2 2. Anforderungen... 2 3. Komponenten... 3 3.1. PXI 7952R... 3 3.2. Fiber Optical Interface Module
MehrÜbung I Echtzeitbetriebssysteme
Übung I Echtzeitbetriebssysteme a) Von welchen drei Faktoren hängt bei der Echtzeitverarbeitung das korrekte Ergebnis ab? b) Wann ist ein System echtzeitfähig? c) Was versteht man unter Harter und Weicher
MehrInhalt. Prozessoren. Curriculum Manfred Wilfling. 28. November HTBLA Kaindorf. M. Wilfling (HTBLA Kaindorf) CPUs 28. November / 9
Inhalt Curriculum 1.4.2 Manfred Wilfling HTBLA Kaindorf 28. November 2011 M. Wilfling (HTBLA Kaindorf) CPUs 28. November 2011 1 / 9 Begriffe CPU Zentraleinheit (Central Processing Unit) bestehend aus Rechenwerk,
MehrDer CAN-Bus (Controller Area Network)
Der CAN-Bus (Controller Area Network) Was ist das und wozu braucht man das? Jürgen Stuber 2012-10-03 Jürgen Stuber () Der CAN-Bus (Controller Area Network) 2012-10-03 1 / 15 Anwendungen KFz Jürgen Stuber
MehrVorlesung "Struktur von Mikrorechnern" (CBS)
Ziele eines Mehrrechnerkonzeptes - Aufteilung von Aufgaben auf mehrere en kostengünstige Leistungssteigerung -einzelne en können auf privaten und auf gemeinsamen zurückgreifen -en können selbständig agieren
MehrCompute Unified Device Architecture CUDA
Compute Unified Device Architecture 06. Februar 2012 1 / 13 Gliederung 2 / 13 : Compute Unified Device Architecture entwickelt von Nvidia Corporation spezifiziert Software- und Hardwareeigenschaften Ziel:
MehrProtected User-Level DMA in SCI Shared Memory Umgebungen
Protected User-Level DMA in SCI Shared Memory Umgebungen Mario Trams University of Technology Chemnitz, Chair of Computer Architecture 6. Halle Chemnitz Seminar zu Parallelverarbeitung und Programmiersprachen
MehrCOMPUTERKLASSEN MULTICOMPUTER und SPEZIALANWENDUNGSSYSTEME
D - CA - XIX - CC,M&SPC - 1 HUMBOLDT-UNIVERSITÄT ZU BERLIN INSTITUT FÜR INFORMATIK Vorlesung 19 COMPUTERKLASSEN MULTICOMPUTER und SPEZIALANWENDUNGSSYSTEME Sommersemester 2003 Leitung: Prof. Dr. Miroslaw
MehrBusse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009
Busse Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse 1/40 2008-10-13 Übersicht 1 Einleitung 2 Bus-Konfiguration
MehrStandardsoftware für die Industrielle Bildverarbeitung
Standardsoftware für die Industrielle Bildverarbeitung Der elegante Weg zur Performanzsteigerung Dr. Olaf Munkelt MVTec Software GmbH MVTec Software GmbH Firma konzentriert sich auf Building Vision for
MehrGrundlagen Rechnerarchitektur und Betriebssysteme
Grundlagen Rechnerarchitektur und Betriebssysteme Johannes Formann Definition Computer: Eine Funktionseinheit zur Verarbeitung von Daten, wobei als Verarbeitung die Durchführung mathematischer, umformender,
MehrOpteron und I/O. Toni Schmidbauer. 11. Mai Zusammenfassung. Eine kurze Beschreibung der AMD Opteron Architektur.
Opteron und I/O Toni Schmidbauer 11. Mai 2005 Zusammenfassung Eine kurze Beschreibung der AMD Opteron Architektur Inhaltsverzeichnis 1 Allgemeines 2 2 Was ist ein Interconnect? 2 3 Traditionelles PC Chipset
MehrGrundsätzliches. Grundsätzliche Überlegungen zu Netzwerken Stand : Juli 2006
Grundsätzliches Grundsätzliche Überlegungen zu Netzwerken Stand : Juli 2006 Netzanforderungen und - probleme Radikale Designänderungen während des Baus / der Gestaltung von Netzwerken, daher unberechenbare
MehrÜbersicht aktueller heterogener FPGA-SOCs
Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Übersicht aktueller heterogener FPGA-SOCs Vortrag zum Lehrstuhlseminar Tilo Zschau tilo.zschau@mailbox.tu-dresden.de
MehrCOOL HASHING MIT FPGAS. Robert Bachran
COOL HASHING MIT FPGAS Robert Bachran Dresden, 16.1.2012 Einführung Grundlagen Kriterien für gute Hashverfahren Grundlagen FPGAs Hashverfahren auf FPGAs Skein auf FPGA Evolutionäre Hashverfahren Energiesparendes
MehrATmega169 Chip: Pin-Layout
ATmega169 Chip: Pin-Layout Die logische Schnittstelle der Funktionseinheit MCU (Microcontroller Unit) entspricht der physikalischen Schnittstelle der Baueinheit (Chip). Für die Maschinenbefehle sind nur
Mehr1 Konzepte der Parallelverarbeitung
Parallelverarbeitung Folie 1-1 1 Konzepte der Parallelverarbeitung Erhöhung der Rechenleistung verbesserte Prozessorarchitekturen mit immer höheren Taktraten Vektorrechner Multiprozessorsysteme (Rechner
MehrBetriebssysteme Betriebssysteme und. Netzwerke. Netzwerke Theorie und Praxis
Einführung Einführung in in Betriebssysteme Betriebssysteme und und Theorie und Praxis Theorie und Praxis Oktober 2006 Oktober 2006 Prof. Dr. G. Hellberg Prof. Dr. G. Hellberg Email: hellberg@drhellberg.de
MehrRechnernetze I. Rechnernetze I. 1 Einführung SS 2014. Universität Siegen rolanda.dwismuellera@duni-siegena.de Tel.: 0271/740-4050, Büro: H-B 8404
Rechnernetze I SS 2014 Universität Siegen rolanda.dwismuellera@duni-siegena.de Tel.: 0271/740-4050, Büro: H-B 8404 Stand: 9. Mai 2014 Betriebssysteme / verteilte Systeme Rechnernetze I (1/10) i Rechnernetze
MehrVerlustleistungsreduzierung in Datenpfaden
Verlustleistungsreduzierung in Datenpfaden F. Grassert, F. Sill, D. Timmermann Inhalt Motivation Analyse der Ausgangssituation Verlustleistung in der Schaltungstechnik Selbstgetaktete dynamische Logiken
MehrMikrocomputertechnik. Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 -
Mikrocomputertechnik Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 - Mikroprozessor-Achritekturen Folie 2 Mikroprozessor-Achritekturen Klassifizierung anhand Wortbreite CPU-Architektur und Busleitungen
MehrPipelining. Die Pipelining Idee. Grundlagen der Rechnerarchitektur Prozessor 45
Pipelining Die Pipelining Idee Grundlagen der Rechnerarchitektur Prozessor 45 Single Cycle Performance Annahme die einzelnen Abschnitte des MIPS Instruktionszyklus benötigen folgende Ausführungszeiten:
MehrTechnische Informatik 1 - HS 2016
Institut für Technische Informatik und Kommunikationsnetze Prof. L. Thiele Technische Informatik 1 - HS 2016 Lösungsvorschläge für Übung 6 Datum: 24. 25. 11. 2016 Pipelining 1 Taktrate / Latenz In dieser
MehrEinführung in die Informatik
Einführung in die Informatik 01101101 01011001 11010011 10011000 00000011 00011100 01111111 11111111 00110100 00101110 11101110 01110010 10011101 00111010 2 Lehrziel und Inhalt Überblick über die Informatik;
MehrGrundlagen. Vortrag von. Veranstaltung. Rüdiger Busch. Rechnernetze 1
Grundlagen Vortrag von Rüdiger Busch Veranstaltung Rechnernetze 1 Übersicht Einleitung Hardware für Netze Software für Netze Referenzmodelle Einleitung Geschichtlicher Abriss > entfällt Sinn von Rechnernetzen
MehrAllgemeine Speed-Up Formel. Gesetz von Gustafson-Barsis
5 Leistungsanalyse Parallelrechner Allgemeine Speed-Up Formel Amdahlsche Gesetz Gesetz von Gustafson-Barsis Karp-Flatt Maß 1 5.1 Allgemeine Speed-Up Formel Allgemeine Speed-Up Formel Speedup = Sequentielle
Mehr5 Speicherverwaltung. bs-5.1 1
5 Speicherverwaltung bs-5.1 1 Pufferspeicher (cache) realer Speicher Primärspeicher/Arbeitsspeicher (memory) Sekundärspeicher/Hintergrundspeicher (backing store) (Tertiärspeicher/Archivspeicher) versus
MehrPraxiseinheit: Realisierung einer hardwarebeschleunigten Disparitätenberechnung zur automatischen Auswertung von Stereobildern
Praxiseinheit: Realisierung einer hardwarebeschleunigten Disparitätenberechnung zur automatischen Auswertung von Stereobildern Institut für Betriebssysteme und Rechnerverbund TU Braunschweig 25.10., 26.10.
MehrEigenschafte: Konfiguration: Baudrate:
CAN1 Interface Lenkdatenmodul Eigenschafte: CAN Format : 2.0b Peripherie: CAN1 des STM32F407VGT6 des Discovery Boards Baudrate: Im Code Einstellbar von 125 kbit/s bis 1Mbit/s Akzeptanzefilter: nicht gesetzt
MehrDie Mikroprogrammebene eines Rechners
Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.
MehrVisualisierung paralleler bzw. verteilter Programme
Seminar Visualisierung in Informatik und Naturwissenschaften im SS 1999 Visualisierung paralleler bzw. verteilter Programme Holger Dewes Gliederung Zum Begriff Motivation PARADE Beispiel 1: Thread basierte
MehrARM Cortex-M Prozessoren. Referat von Peter Voser Embedded Development GmbH
ARM Cortex-M Prozessoren Referat von Peter Voser Embedded Development GmbH SoC (System-on-Chip) www.embedded-development.ch 2 Instruction Sets ARM, Thumb, Thumb-2 32-bit ARM - verbesserte Rechenleistung
Mehr