13.3 Datenpfade zur Befehlsdurchführung

Transkript

1 13.3 atenpfade zur Befehlsdurchführung Bernd Becker Technische nformatik Grober ufbau der E-T- /O CPU C Speicher BB - T 13.3/2 1

2 CPU, Memory und ihr Zusammenspiel! 3 Busse:! 32 Bit breiter atenbus = [31,0]! 32 Bit breiter dressbus = [31,0]! Kontrollbus C (Breite später festgelegt) " 3-Bus-rchitektur! /O-Einheiten sind wie Memory an CPU angeschlossen (später behandelt) BB - T 13.3/3 CPU, Memory und ihr Zusammenspiel (ff)! 2 sich abwechselnde Phasen der CPU:! Fetch-Phase: ädt nächsten auszuführenden Befehl aus Memory in nstruktionsregister der CPU! Execute-Phase: Befehl, der in steht, wird ausgeführt efinition der Verbindungen zwischen den einzelnen Komponenten (=atenpfade) durch iagramme. BB - T 13.3/4 2

3 Speicher SM - graphisch 32 SMd in out 32 SM SMd BB - T 13.3/5 Speicher = statisches M SM atenein- und ausgänge mit atenbus verbunden, dressleitungen mit dressbus verbunden. Treiber SMd immer enabled " eduktion des Fanout auf -Bus. ( Namenskonvention für Treiber: Treiber zwischen Bus/Baustein X und Bus Y: XYd ) BB - T 13.3/6 3

4 atenpfade der CPU - graphisch d 0 32 PC N1 N2 CC d PCd N1d N2d CCd CCd 0d d d Ud PCd U d Ud atenpfade der CPU CPU besteht aus:! Zähler PC! 3 für Benutzer sichtbare egister CC, N1, N2 und nstruktionsregister! U! CPU-interne Busse!, für linken bzw. rechten Operanden der U! interner atenbus egister, PC, U, Busse und Treiber sind 32 Bit breit. 0d und 0d können 0 32 auf bzw. legen. BB - T 13.3/8 4

5 atenpfade der CPU (ff) Verfeinerung des iagramms an Stelle Bits [31,24] sollen nie auf bzw. gelegt werden. uf soll 0 8 [23:0] gelegt werden und auf je nach Operation der U 0 8 [23:0] oder sext([23:0]). BB - T 13.3/9 atenpfade der CPU (ff) Ersetze also durch: [31:24] 8 sext fill 24 [23] [23:0] [22:0]

6 atenpfade der CPU (ff) sext ist ein Kontrollsignal, das aktiv (=1) ist, falls sext([23:0]) gebraucht wird. ndernfalls wird fill mit 0 8 belegt. BB - T 13.3/11 Zu zeigen: atenpfade genügen, um Fetch-Phase und barbeitung aller Befehle in Execute-Phase durchzuführen. (anach: Berechne Kontrollsignale zur Steuerung der Treiber, U, zum Takten der egister usw.) BB - T 13.3/12 6

7 atenpfade: Fetch d 0 32 PC N1 N2 CC d PCd N1d N2d CCd CCd 0d d d Ud PCd U d Ud Fetch PC S PCd 7

8 atenpfade: Compute mmediate d 0 32 PC N1 N2 CC d PCd N1d N2d CCd CCd 0d d d Ud PCd U d Ud Compute immediate CC CCd d Ud U 8

9 Compute memory CC CCd d Ud S U d JUMP PC PCd d Ud U 9

10 O i CC d d S ON1 i N1 CC d N1d d S U Ud 10

11 O i 0 32 CC 0d d Ud U STOE i CC CCd d S 11

12 STOEN1 i N1 CC N1d CCd U d S Ud MOVE CC N1 N1 CC 0 32 CCd 0d Ud U 12

13 nsgesamt gilt also " atenpfade genügen, Busse müssen zur gleichen Zeit nicht mehrfach benutzt werden. BB - T 13.3/25 Zusätzliche Befehle...die man ohne zusätzliche Hardware realisieren kann:! oad-befehle, bei denen die aten in ein beliebiges egister r {PC, N1, N2, CC} geladen werden! Zur Kodierung verwende zusätzliches -Feld bei oad-befehlen, das bisher ungenutzt war! " Befehle O r i etc für r {PC, N1, N2, CC} BB - T 13.3/26 13

14 Zusätzliche Befehle (ff)! Ebenso Compute-Befehle mit beliebigem egister als Ergebnisregister Nutze auch hier bisher ungenutztes -Feld Bemerkung: Bei oad/compute mit Parameter r = PC entfällt <PC> := <PC> + 1 Befehlsvorrat siehe atenblatt BB - T 13.3/27 ealisierung der Komponenten mit FST-Bausteinen! egister: 4 x 8-Bit-egister 74F374! PC: 8 4-Bit-Zähler 74F163 kaskadiert! U: 8 4-Bit-Us 74F382 kaskadiert! Treiber:! egister mit Treiber auf nur 1 Bus (1,2): Benutze interne Treiber von 74F374! andere egister: interne Treiber permanent enabled, externe Treiber: 4 x 8-Bit-Treiber 74F244 BB - T 13.3/28 14

15 ealisierung der Komponenten mit FST-Bausteinen (ff)! Speicher SM: CY7C191 = 2 16 x 4-SM Um Wortbreite 32 zu erreichen: 8 x CY7C191 " vorläufig nur Zellen mit dresse { 0,..., } Bei dresse 2 16 : gnoriere oberste 16 dressbits, d.h. Zugriff auf dresse mod 2 16 BB - T 13.3/29 Zu generierende Kontrollsignale:! Clocksignale für alle egister r, Bez.: rck! Output enable Signale (active low) für alle Treiber XYd, Bez.: /Xydœ! Funktions-Select-Signale f[2:0] zum Selektieren der Funktion, die von U ausgeführt wird BB - T 13.3/30 15

16 Zu generierende Kontrollsignale (ff)! Eingangsübertrag c in der U! Signale /PC clear, /PC load für PC! sext zur Berechnung der Füllbits bei 24-Bit- mmediate-konstanten! Schreibsignal (active low) /SMw für Speicher BB - T 13.3/31 16