White Paper VarioTAP. Kombination von Boundary Scan und JTAG-Emulation für fortgeschrittene strukturelle Tests und Diagnosen

Transkript

1 White Paper VarioTAP Thomas Wenzel / Heiko Ehrenberg Kombination von Boundary Scan und JTAG-Emulation für fortgeschrittene strukturelle Tests und Diagnosen Get the total Coverage!

2 Die Herausforderung des zukünftigen Testens Während für Entwicklungsingenieure die ständigen Neuigkeiten von immer besseren Chip-Technologien, höheren Taktfrequenzen und leistungsfähigeren Prozessoren Musik in den Ohren sind, werden die Sorgenfalten der Testingenieure immer größer. Das ist auch kein Wunder, denn während in der Vergangenheit vor allem der ständig sinkende Testzugriff Sorgen bereitete, kam in den letzten Jahren ein weiteres Problem hinzu die dramatisch ansteigende Dynamik der Signalübertragungen und der damit verbundenen Funktionen. Die daraus resultierenden Fehler-Phänomene haben zwangsläufi g Auswirkungen auf die notwendige Testdynamik und bewirken im Verbund mit dem bereits erwähnten reduzierten Testzugriff eine kontinuierlich sinkende Effi zienz bisheriger Teststrategien. Tabelle 1 gibt hierzu einen qualitativen Vergleich diverser elektrischer Methoden und versucht, Trends zu veranschaulichen. Dabei wird deutlich, dass strukturelle Tests enorme Vorteile in punkto Testautomatisierung, Diagnose und deterministischer Fehlerabdeckung haben, allerdings fehlt die notwendige Testgeschwindigkeit um zumindest At-Speed-Tests zur Abdeckung dynamischer Fehlerphänomene auszuführen. Hierzu sind Funktionstests besser geeignet, allerdings ist der Aufwand enorm und die Fehlerdiagnose stark eingeschränkt. Insofern ist eine Testtechnik, welche alle Forderungen erfüllt, weder existent noch in Sicht. Vielmehr ist ein geeigneter Mix der richtige Weg. Als besonders interessante Kombination ist hierbei der Mix aus Boundary Scan Test und Emulationstest einzustufen. Feature Test method and access technique to UUT Automation level for Test Generation / Fault isolation Typical fault coverage and typical test frequency BGA Pin access quality and trend for future designs Test implementation costs and effort for future use Typical test throughput and scalability of ATE platform Electrical Test Technology FPT ICT FCT BST Ideal structural probes structural fixed nails analog static <10 MHz declining declining functional connectors structural non scan cells invasive digital at speed static at speed very no change increasing critical raising level increasing limited Tabelle 1 - Qualitativer Vergleich von Flying Probe Test (FPT), In-Circuit Test (ICT), Functional Test (FCT) und Boundary Scan Test (BST) 2 White Paper - VarioTAP

3 Boundary Scan und Emulationstest Freunde oder Feinde? Die Grundtechnik von Emulationstests ist nicht neu und wurde schon in den frühen 80er Jahren erfolgreich praktiziert und gerätetechnisch unterstützt [1]. Dabei kamen prozessorspezifi sche PODs zum Einsatz, welche anstelle des nativen µp in den Sockel eingesteckt wurden und die Steuerung des Systembuses übernahmen. Über einen solchen Busemulationstest waren alle angeschlossenen Bausteine einschließlich peripherer Interfaces dynamisch testbar. Die gleiche Technik wurde auch zur Softwareverifi kation in Form von In-Circuit Emulatoren (ICE) angewendet. Doch auch in diesem Bereich machten der sinkende physikalische Zugriff und die steigenden Taktraten neue Konzepte notwendig. Heutzutage erfolgt die Emulation über sogenannte On-Chip Emulatoren (OCE), welche das Software-Debugging über chipresidente Emulations-Logik ermöglichen. Neben proprietären Interfaces kommt als Kommunikationsport dabei insbesondere der vom IEEE bekannte JTAG-TAP zum Einsatz. Hierzu existiert auch ein entsprechender Standard [2], allerdings sind in der Praxis vielfältige Implementierung von JTAG- Ports anzutreffen. Das faszinierende an dieser Lösung ist, dass der µp-kern ohne Performanceverlust über lediglich fünf Wires und ohne weitere externe Hardwareressourcen vollständig kontrollierbar wird. Diese Eigenschaft lässt sich auch hervorragend für JTAG-TAP gesteuerte Emulationstests auszunutzen. Wie sich ein solcher Test im Vergleich zu Boundary Scan positioniert, zeigt Abbildung 1. Die Gegenüberstellung macht den sich ergänzenden Charakter beider Techniken deutlich. Dabei wird auch klar, dass Emulationstests prinzipiell klassische Funktionstests darstellen und somit auch mit allen Vor- und Nachteilen dieses Verfahrens behaftet sind. Eine Kombination beider Techniken erscheint damit absolut sinnvoll, allerdings müssen entsprechende Systemlösungen die Synergie zwischen beiden Verfahren auch umsetzen. Hier verfolgt VarioTAP von GÖPEL electronic einen revolutionär neuen Lösungsansatz. Abbildung 1 - Vergleich grundlegender Vor- und Nachteile zwischen Boundary Scan und traditionellem Emulationstest White Paper - VarioTAP 3

4 VarioTAP Fusion von Boundary Scan und Emulation Test Eine Betrachtung der bisher verfügbaren Systemlösungen führt zur Einteilung in drei verschiedene Leistungsklassen [3]: Lose Kombination Hybride Integration Totale Fusion Dabei unterscheiden sich die Systeme aus den ersten beiden Kategorien insbesondere durch die Möglichkeit, einheitliche Hard- und Software zur Testausführung zu nutzen, die Testgenerierung bleibt davon unberührt und erfolgt getrennt. Damit wird das Potential beider Verfahren aber nur teilweise freigesetzt, denn ein Boundary Scan Test wird dadurch nicht dynamischer und ein Boundary Scan TAP Emulationstest nicht struktureller oder diagnostischer. Alternativ hierzu betrachtet VarioTAP als erster Vertreter der dritten Kategorie das Prinzip des Emulationstests aus dem testtechnischen Blickwinkel von BScan als eine designintegrierte Pin-Elektronik (Abbildung 2). In konsequenter Umsetzung dieser Sichtweise ermöglichen die VarioTAP -Softwarewerkzeuge die Ansteuerung der dynamischen Emulations-Pin-Elektronik auf dem gleichen Vektor-Niveau wie für die statische Boundary Scan Pin-Elektronik. Damit wächst das Handling von Emulationstests organisch in das existente System-Handling von Boundary Scan Tests hinein und ermöglicht direkte Interaktionen als ein Element der vollständigen Fusion (Abbildung 3). Das zweite Element bildet die adaptive Streaming-Technologie von VarioTAP, welche die gleichzeitige Ansteuerung beider Pin-Elektroniken erlaubt (Abbildung 3). JTAG Emulation TAP TAP Controller Instruktion Register Standard Data Registers TAP Controller Instruktion Register Standard Data Registers Emulation Registers BScan Register I/O Controller (µp Core) Pin Interface Pin Interface (System bus) Statische Pin-Elektronik BScan Zellen definieren Vektoren Seriell gesteuertes Pin Interface skalierbare Pin-Anzahl Freies statisches Signaltiming Freie Vektordefinition per Pin Dynamische Pin-Elektronik µp definiert Vektoren parallel gesteuertes Pin Interface feste Pin-Anzahl starres dynamisches Signaltiming Vektordefinitionen nur für Adress- und Datenbus möglich Abbildung 2 - Vergleiche der Pin-Elektronik-Architektur zwischen Boundary Scan und JTAG basierendem Emulationstest 4 White Paper - VarioTAP

5 Da systemseitig auch eine Tool-Suite zur manuellen, und zur Automatischen VarioTAP -Testprogrammgenerierung (AVTG) zur Verfügung steht, sind vorhersagbare Fehlerabdeckungen und Pin-Level-Diagnostik erzielbar. Dabei nutzt z.b. das AVTG-Tool zum Zugriffstest von (dynamischem) RAM ebenfalls strukturelle Testvektoren und Diagnoseprozessoren wie beim Boundary Scan Test. Damit wird im Endeffekt eine totale Fusion von Boundary Scan und Emulationstest auf Basis einer einheitlichen Software- und Hardwareplattform erreicht und der Einsatz fortgeschrittene struktureller Teststrategien wird möglich. Abbildung 3 - Handling der Emulations-Tesoperationen auf dem gleichen Niveau, wie die Boundary Scan Operationen Konventionelle Kombination BScan Device (Normal Mode) Bypass Register Pin electronics (disabled) Processor Device (Test Mode) Emlation Registers Pin electronics (active) Fusion durch VarioTAP BScan Device (Test Mode) Boundary Scan Register Pin electronics (active) Processor Device (Test Mode) Emlation Registers Pin electronics (active) Abbildung 4 - Gleichzeitige Ansteuerung von Boundary Scan und JTAG Emulation durch VarioTAP White Paper - VarioTAP 5

6 Teamwork überwindet die Barrieren Der Emulationstest durch VarioTAP erweitert die Testabdeckung bei modernen Designs (Abbildung 4) über Boundary Scan hinaus deutlich. Gleichzeitig entschärft es die Notwendigkeit einiger kritischer DfT-Anforderungen (z.b. Steuerbarkeit von Clocks) und ermöglicht schnelle Flash-Programmierungen. Vor allem bei komplexen Tests von scanunfähigen analogen und digitalen Schaltungspartitionen und hochdynamischen Strukturen ist der Emulationstest äusserst effektiv und kann die Qualität der Testprogramm-Entwicklung fundamental beeinfl ussen (Abbildung 6). Damit überwindet VarioTAP prinzipiell die bereits in Abb.1 gezeigten Nachteile des statischen Boundary Scan und des konventionellen Emulationstest gleichermaßen. Abbildung 5 - Emulationstest in Ergänzung zu Boundary Scan ermöglicht strukturelle At-Speed-Tests und verbesserte Fehlerdiagnostik Abbildung 6 - Signifi kante Verbesserung der Testprogramm-Entwicklungsqualität durch höhere Testabdeckung in kürzerer Zeit 6 White Paper - VarioTAP

7 Bahnbrechende Vorteile durch VarioTAP Aufgrund der bisher dargestellten technischen Features und der Tatsache, dass in Interaktion zu VarioTAP nicht nur Boundary Scan, sondern auch externe Testinstrumente angesteuert werden können, ergeben sich eine Vielzahl essentieller Vorteile und neuer Möglichkeiten: Kalkulierbare Testabdeckung zur Definition optimaler Teststrategien Höchste Produktivität bei der Testprogramm- Generierung durch ATPG Fortgeschrittene strukturelle Testung mit Pin- Level-Diagnose Spezielle Diagnosesoftware oder Test-Firmware entfällt Einheitliche Systemplattform mit vollintegrierter Tool-Suite Eine zentrale Sprache zur Steuerung von Emulationstest und BScan Test Synchrones Debugging von BScan-, und Emulations-Vektoren Unterstützung sämtlicher JTAG-CPUs durch VarioTAP -Modellbibliothek Schnelle Programmierung von Embedded oder externem Flash Multi-TAP- und Multi-Core-Support einschließlich In-System-Emulation Benötigt weder spezifisches Wissen noch die native Tool-Chain des µp Nutzung als Stand-alone-System, oder integriert in ICT, FPT, MDA, FCT Da VarioTAP ohne invasive Nadeln auskommt und prinzipiell nur über die TAP-Signale gesteuert wird, kann das Verfahren in allen Produkt-Lebensphasen angewendet werden. Prototypen sind schneller und tiefer testbar (Rapid Prototyping) Software-Verifikation auf known-good -Boards ohne spezielle Diagnoseroutinen Concurrent Engineering von HW-/SW-Design und Test wird möglich Ermöglicht hierarchischen Test auf SoC-, Board-, und System-Level Das Timing für New Product Introductions (NPI) wird kürzer Produktionstests werden bei gesteigerter Qualität kostengünstiger Weniger Testpunkte und Nadeln beim ICT senken die Fixture-Kosten Kürzere Reparaturzeiten durch bessere Diagnosemöglichkeiten Verringerung des toten Kapitals an dead - und No-Failure-Found -Boards Höhere Effizienz beim Field-Service-Einsatz Während im Labor Stand-alone-Systeme zum Einsatz kommen, ist für die Produktion nach wie vor ein Mix verschiedener Testtechniken empfehlenswert. Dabei muss jedoch unter verschiedensten Aspekten abgewogen werden (Tabelle 2). Eine der interessantesten Varianten ist hierbei die Kombination mit Flying Probern, da sie sowohl den analogen Part abdecken können, die Proben aber gleichzeitig auch als virtuelle Boundary Scan Pins zum komplementären Boundary Scan Test und zur Feindiagnostik einsetzbar sind [4]. White Paper - VarioTAP 7

8 Feature BST Electrical Test Strategy BST +VarioTAP FPT+BST +VarioTAP ICT+BST +VarioTAP Predictive coverage calculation yes yes yes yes Structural Test coverage Very Very Functional Test coverage static Test Program Generation Diagnostics Quality Test access problems by nails Test of analog components ATPG ATPG ATPG ATPG very Not needed Very limited Not needed Very limited medium excellent excellent Fixture cost Investments / cost of ownership Tabelle 2 8 White Paper - VarioTAP

9 Blick auf die technische Implementierung in die System-Plattform VarioTAP ist komplett in die Integrierte Entwicklungsumgebung SYSTEM CASCON eingebunden (Abbildung 7). Die Entwicklung der Emulationstests beruht daher auch auf den gleichen Projektdaten wie bei Boundary Scan und nutzt auch die gleichen System-Auxiliaries wie Device-Library, Debugger, Testcoverage Analyzer oder ScanVision zur graphischen Anzeige diagnostizierter Fehler oder getesteter Pins. Neben den VarioTAP -Werkzeugen spielt ein Element eine zentrale Rolle die VarioTAP -Modelle. Sie sind als modulare IP strukturiert und refl ektieren de facto eine Art Verhaltensmodell des µp für die unterschiedlichen Applikationen. Dabei wird grundsätzlich zwischen Flash- Programmierung, Bus Emulations Test (BET) und System Emulation Test (SET) unterschieden. Abstrakt formuliert sind VarioTAP -Modelle für die Emulation in etwa das gleiche, wie BSDL-Files für Boundary Scan (Abbildung 8). Die Anzahl der IP in einem VarioTAP -Modell ist prinzipiell nicht limitiert, wobei auch die Ausführung kundenspezifi scher IP problemlos möglich ist und standardmäßig unterstützt wird. Da mehrere VarioTAP -Modelle gleichzeitig aktiv sein können, besteht grundsätzlich die Möglichkeit auch mehrere verschieden MCU auf einer Unit Under Test (UUT) anzusteuern. Hardwareseitig sind dabei bis zu 8 unabhängige TAPs auf Basis der SCANFLEX - Plattform verfügbar. Im Fall von Multi-Core-Applikationen ist die Zahl der Cores theoretisch unbegrenzt. Abbildung 7 - Unterstützung von BScan, In-System-Programmierung und Emulationstest in einer integrierten Entwicklungsumgebung BSDL File SYSTEM CASCON Platform S/W VarioTAP Model Boundary Scan Tool suite VarioTAP Tool Suite Beschreibung der Register Verhalten der Bscan-Zellen Definition der Op-Codes Pin-Deklarationen Beschreibung der Emulationsregister Verhaltensmodell des µp Definition der IP Funktionen Pin Referenzierung Abbildung 8 - Funktionale und strukturelle Beschreibung des µp-verhaltens durch die VarioTAP -Modelle in Ergänzung mit BSDL-Files für Boundary Scan White Paper - VarioTAP 9

10 Zusammenfassung Boundary Scan und JTAG-Emulation sind zwei einander hervorragend ergänzende Methoden, welche durch die von GOEPEL electronic entwickelte VarioTAP - Technologie zu einem extrem fl exiblen und leistungsstarken Team für fortgeschrittene strukturelle Tests verschmolzen werden. Aufgrund der organischen Implementierung ist eine einfache Migration von JTAG-Emulationstest in vorhandene Boundary Scan Projekte möglich. Der Einsatz von VarioTAP setzt das Potential beider Techniken vollständig frei und ermöglicht bei deutlich reduzierten Kosten eine wesentlich höhere Testqualität, kürzere Testund Programmierzeiten und beste Diagnosegüte. Durch die modulare, auf Software-IP basierende Architektur ist die Systemlösung vollständig unabhängig gegenüber dem Target Prozessor(en) und bereits für zukünftige Applikationen und Standards vorbereitet. VarioTAP -Logo 10 White Paper - VarioTAP

11 Über GÖPEL electronic GÖPEL electronic ist weltweit führender Anbieter von professionellen JTAG / Boundary Scan Lösungen und Technologietreiber bei IP-basierender Instrumentierung. Mit mehr als 400 verschiedenen Produkten bietet GÖPEL electronic das derzeit breiteste und leistungsfähigste Portfolio im Markt zum Boundary Scan Test, Flash-Programmierung, PLD-Programmierung, sowie zur JTAG- Emulation. Ein weltweites Service-Netzwerk sichert den Support für die mittlerweile mehr als Systeminstallationen rund um den Globus. Gegründet 1991 mit Hauptsitz in Jena beschäftigt GÖPEL electronic weltweit derzeit 160 Mitarbeiter und erzielte im Jahr 2008 einen Umsatz von 19,7 Millionen Euro. Zusätzliche Informationen zum Unternehmen und seinen Produkten sind im Internet unter zu fi nden. Die Autoren Thomas Wenzel -Kontakt: t.wenzel@goepel.com h.ehrenberg@goepelusa.com Heiko Ehrenberg White Paper - VarioTAP 11

12 Quellen [1] 9100FT Series Emulation Selection Guide, John Fluke Mfg. Co. Inc [2] IEEE-ISTO (NEXUS), Global Embedded Processor Debug Interface Standard (GEPDIS) [3] Jan Heiber - Boundary Scan versus Emulation Test, Proceedings of the NTF Forum 2008, Tallin [4] Tamas Marosvölgyi, Flying Probe and Boundary Scan Unite, T&M Europe, August/September, 1999 Verzeichnis der genutzten Abkürzungen und Akronyme ATPG AVTG BET BScan BSDL BST DFT DUT FCT FPT IC ICE ICP ICT IEEE IP ISP JTAG μc MCU MDA μp NPI OCE PCA PLD RAM SET SOC TAP TCK TDI TDO TMS /TRST UUT Automated Test Program Generator Automated VarioTAP Test Program Generator Bus Emulation Test Boundary Scan Boundary Scan Description Language Boundary Scan Test Design for Test (auch DfT) Device Under Test Functional Circuit Test Flying Probe Test Integrated Circuit (auch Chip genannt) In-Circuit Emulation In-Circuit Programming In-Circuit Test Institute of Electrical and Electronics Engineers Intellectual Property In-System Programming Joint Test Action Group Micro Controller Micro Controller Unit Manufacturing Defect Analyser Micro Processor New Product Introduction On-Chip Emulation Printed Circuit Assembly Programmable Logic Device Random Access Memory System Emulation Test System On Chip (auch SoC) Test Access Port Test Clock Test Data In Test Data Out Test Mode Select Test Reset Unit Under Test Get the total Coverage! GÖPEL electronic GmbH Göschwitzer Straße 58 / 60 D Jena Tel.: + 49 (0) Fax: + 49 (0) sales@goepel.com Internet: GOEPEL electronics LLC 9600 Great Hills Trail, Suite 150 W Austin, TX 78759, USA Tel.: Fax: us-sales@goepel.com Internet: 12