INHALTSVERZEICHNIS. Kapitel 1 Einleitung 1

Transkript

1 INHALTSVERZEICHNIS Kapitel 1 Einleitung Weiterentwicklung der Mikroelektronik im 21. Jahrhundert Ziele dieser Arbeit 6 1. Planare Double-Gate-MOSFETs 6 2. Vertikale Double-Gate-MOSFETs Aktuelle Forschungsprojekte Gliederung dieser Arbeit 9 Kapitel 2 Konzepte neuartiger MOS-Transistoren Die Referenz: Der konventionelle Bulk-MOSFET Herstellung eines Bulk-MOSFET Charakteristische Merkmale im Aufbau eines Bulk-MOSFET Grundlage für den Erfolg des Bulk-Konzeptes Skalierung nach der ITRS-Roadmap Roadmap-Trend Optimierungen auf der Schalterebene Funktionsprinzip eines MOSFET Definitionen der technologischen Kenngrößen Merkmale einer 0,18-µm-CMOS-Technologie (Stand der Technik) Definitionen der elektrischen Kenngrößen Elektrische Leistungsfähigkeit einer 0,1-µm-CMOS-Technologie Grenzen des konventionellen MOSFET-Konzeptes Vergleich zwischen Langkanal- und Kurzkanal-MOSFETs Allgemeine Maßnahmen zur Unterdrückung von Kurzkanaleffekten Kurzkanaleffekt (SCE, short channel effect) Barrierendegradation (DIBL, drain induced barrier lowering) Kanallängenmodulation (CLM, channel length modulation) Felddurchgriff (PT, punch through) Verdrahtungsproblem (interconnect crisis) Zusätzliche Maßnahmen zur Unterdrückung von Kurzkanaleffekten Weiterentwicklung zum GP-Konzept Grenzen der Bulk-Konzepte aufgrund von Dotierstofffluktuationen Schwankung aufgrund der Position der Dotierstoffatome Schwankung aufgrund der Anzahl der Dotierstoffatome im Kanalgebiet Anstieg der Einsatzspannung bei sehr hoher Dotierstoffkonzentration Einsatzspannungsschwankungen bei hergestellten MOSFETs Der potentielle Nachfolger: Der SOI-MOSFET Dünnschichttransistoren: Fully-Depleted (FD)-SOI Dickschichttransistoren: Partially-Depleted (PD)-SOI 32 i

2 2.3 Das neuartige Konzept: Der DG-MOSFET Besondere Eigenschaften eines Double-Gate-MOSFET Aufbau Stromtreiberfähigkeit Kurzkanaleffekte Volumeninversion SOI-Vorteile Gatesteuerung und Einsatzspannung Der neuartige Ansatz: Der vertikale MOSFET Vergleich nach geometrischer Ausrichtung Vergleich nach Herstellung der Kanallänge Konzepte zur Herstellung des Gateoxids vor dem Kanalgebiet Vergleich alternativer Barrieren: Bandgap Engineering Konzepte zur Begrenzung von parasitären Strompfaden Konzepte zur Vergrößerung der aktiven Siliziumfläche Bewertung der unterschiedlichen Double-Gate-Konzepte Technologie-Kriterien (Herstellung des Bauelments) Kanallängen-Definition Material im Kanalgebiet Kanalweiten-Definition Siliziumdicken-Definition Source/Drain-Definition Source/Drain-Selbstjustage Source/Drain-Kontakte Herstellung des Bottom-Gate-Kontakt Wafer-Typ Lage der Grenzflächen Gateoxid-Qualität Temperatur-Einfluß Kristallgitter-Ätzschäden Diffusions/Tunnel-Barrieren Bewertung aus technologischer Sicht Entwurfs-Kriterien (Optimierung des Bauelements) Kanallängen-Variation Kanalweiten-Variation Siliziumschichtdicken-Variation Bahn-Widerstände Überlapp-Kapazitäten Gate/Gate-Dejustage Bauelemente-Packungsdichte Kanallängen-Flöten Kanalweiten-Flöten Source/Drain-Symmetrie Besondere Parameter Parasitäres Kanten-Bauelement Substrat-Kontakt Bewertung aus schaltungstechnischer Sicht 54 ii

3 2.5.3 System-Kriterien (Funktion und Wirtschaftlichkeit des Bauelements) Preis-Leistungs-Verhältnis Elektrische Funktion Technologischer Aufwand Skalierbarkeit unter 50nm Lithographie-Kosten Wafer-Kosten Sonderprozesse CMOS-Aufwand Planar CMOS kompatibel Prozess-Komplexität Bewertung aus Sicht der System-Integration Gesamtbewertung Zusammenfassung 59 Kapitel 3 Prozess- und Bauelement-Simulation Prozesssimulation Motivation Simulatoren Quelltext Bauelementsimulation Transportmodelle Vergleich der Modelle DD und HD Halbleitergrundgleichungen Drift-Diffusions-Modell Hydrodynamisches Modell Bewertung der Modelle Geometrischer Aufbau der Simulationsstruktur Potentialverläufe GIDL Effekt Stromdichte und Elektronenverteilung Volumeninversion Ladungsträgerbeweglichkeit Vergleich eines vertikalen DG- mit einem planaren SG-MOSFET Simulationsergebnisse Kanallänge Kanaldotierung Siliziumschichtdicke Gateoxiddicke Gatematerialaustrittsarbeit Feste Oxidladungen Zusammenfassung der Ergebnisse Vertikaler Double-Gate-MOSFET (Partially-Depleted) Vertikaler Double-Gate-MOSFET (Fully-Depleted) Vertikaler Double-Gate-MOSFET (Kanallänge auf 50nm skaliert) Vertikaler Double-Gate-MOSFET (undotierter Kanal und Midgap-Gate) 88 iii

4 Kapitel 4 Technologische Herstellung Der Gesamtprozeß Epitaxie-Mesa (Epi) Definition der Kanallänge durch epitaktische Schichtabscheidung Vorteile und Nachteile der Epi-Mesa-Variante Implantation-Stufe (Sidewall) Definition der Kanallänge durch Stufenätzung und Implantation Vorteile und Nachteile Vertikaler Double-Gate (DG) Vorversuch Vertikaler Double-Gate mit Landing-Pad Vorteile und Nachteile Vertikaler Replacement-Gate (VRG) Definition der Kanallänge durch Schichtabscheidung und Ausdiffusion Vorteile und Nachteile Besondere Einzel-Prozeßschritte Isolation Epitaxie Strukturierung der Siliziumstege Kristallorientierung der Siliziumstege und Mesen Aufwachsen des Gateoxids Oxidwachstum auf unterschiedlichen Kristallorientierungen Verwendete Trocken- und Naß/Feucht-Oxide Oxidwachstum bei unterschiedlicher Dotierung Zerlaufen der Dotierstoffprofile während der Oxidation Definition der Gate-Elektrode durch Polysiliziumspacer Abscheidung von amorphen/polykristallinem Silizium als Gate-Elektrode Ätzung des amorphen/polykristallinen Siliziums Source/Drain Implantation und Temperung Kontaktierung 129 Kapitel 5 Elektrische Charakterisierung Der Meßaufbau Die Meßergebnisse Zur Epitaxie-Mesa (Epi)-Variante Beschreibung eines vertikalen MOSFET mit L=130nm und t OX=3nm MOSFET mit L=90nm und t OX=3nm MOSFET mit L=130nm und t OX=4,7nm MOSFET mit L=130nm und t OX=5nm Steilheit Steuerkapazität und Inversionsladungsträgerdichte Effektive Beweglichkeit und Feldeffektbeweglichkeit Figure of Merit (FOM) Modellierung der Epi-Variante HF-Charakterisierung 142 iv

5 5.2.2 Zur Implantation-Stufe (Sidewall)-Variante Beschreibung eines MOSFET mit L=100nm und N A=1E18cm MOSFET mit L=50nm und N A=1E18cm MOSFET mit L=50nm und N A=7E18cm Einsatzspannungsverschiebung aufgrund von QME Zur Vertikalen Double-Gate (DG)-Variante Vergleich von Meßergebnissen und Simulationsergebnissen Zusammenfassung 156 Kapitel 6 Versuch einer Darstellung und Bewertung möglicher Anwendungen Logikbausteine AND- und OR-Verknüpfung NAND-Verknüpfung Speicherbausteine Dynamisches RAM (DRAM) Statisches RAM (SRAM) Negative Differential Resistance SRAM (NDR-SRAM) Elektrisch Programmierbares ROM (EPROM) Programmierbares ROM (PROM) Phase-State Low Electron number Drive Memory (PLEDM) Hoch-Volt/Leistungs-MOSFETs Vertikaler Hoch-Volt-Transistor für Flash-EPROMs Vertikaler Leistungs-MOSFET (CoolMOS TM ) Optoelektronische Bausteine Fotodiode Charge Coupled Device (CCD) 178 Kapitel 7 Zusammenfassung und Ausblick Zusammenfassung Ausblick 182 v