Digitaltechnik II SS 2007



Ähnliche Dokumente
Digitaltechnik II SS 2007

Digitaltechnik II SS 2007

Flip Flops allgemein - Digitale Signalspeicher

Grundlagen der Informatik 2. Grundlagen der Digitaltechnik. 5. Digitale Speicherbausteine

Flipflops. asynchron: Q t Q t+t

Grundtypen Flip-Flops

9 Flipflops (FF) Basis-FF. (Auffang-FF, Latch) praxis verstehen chancen erkennen zukunft gestalten 9-1

Oliver Liebold. NAND (negierte Undverknüpfung) L L H L H H H L H H H L

Versuch 3: Sequenzielle Logik

Praktikum Digitaltechnik

Digital-Technik. Grundlagen und Anwendungen. Teil IV

Übung 1 RS-FFs mit NOR- oder NAND-Gattern

Schaltwerke Schaltwerk

DuE-Tutorien 17 und 18

Protokoll zu Grundelemente der Digitaltechnik

III. Asynchrone und synchrone Schaltwerke

Angewandte Physik II: Elektronik

Grundtypen Flip-Flops

Einteilung der Kippschaltungen (Schaltwerke) (=Flipflops)

1. Speicherbausteine JK-RS-Master-Slave-Flip-Flop

Hardwarearchitekturen und Rechensysteme

Zu DT Übung 11.1 FF oben links. (Lösungsvorschlag)

Schaltungen Jörg Roth 197

Arbeitsbereich Technische Aspekte Multimodaler Systeme. Praktikum der Technischen Informatik T1 2. Flipflops. Name:...

Eigenschaften von Zählerschaltungen (1) 1 1. Richtung

Praktikum Grundlagen der Elektronik

2.5.1 Das Basis-Flipflop

10. Elektrische Logiksysteme mit

Elektrische Logigsystem mit Rückführung

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Logik mit Gedächtnis : Sequentielle Logik

Dennis S. Weiß & Christian Niederhöfer. Versuchsprotokoll. (Fortgeschrittenen-Praktikum) zu Versuch 15. Digitalelektronik

Vorbereitung zum Versuch

16 Latches und Flipflops (Bistabile Kippstufen)

Hochschule Emden / Leer. Ausarbeitung. Speicherung digitaler Signale

RS-Flip Flop, D-Flip Flop, J-K-Flip Flop, Zählschaltungen

Aufgabensammlung. a) Berechnen Sie den Basis- und Kollektorstrom des Transistors T 4. b) Welche Transistoren leiten, welche sperren?

Technische Informatik Basispraktikum Sommersemester 2001

Füllstandsregelung. Technische Informatik - Digitaltechnik II

Digital-Technik. Grundlagen und Anwendungen. Teil IV

DuE-Tutorien 4 und 6. Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery. WOCHE 12 AM

Speicherung von Signalen - Flipflops, Zähler, Schieberegister

Ernst-Moritz-Arndt-Universität Greifswald Fachbereich Physik Elektronikpraktikum

Speicherung digitaler Signale

Rechnerarchitektur. Zustand Anzeige Untergeschoss U Erdgeschoss E 1. Stock 1

Grundlagen der Informatik

Versuch 3. Frequenzgang eines Verstärkers

Zeitabhängige binäre Schaltungen. Prof. Metzler

5. Schaltwerke und Speicherelemente S Q

5. Schaltwerke und Speicherelemente

KLAUSUR DIGITALTECHNIK SS 00

Eine charakteristische Gleichung beschreibt die Arbeitsweise eines Flipflops in schaltalgebraischer Form.

Lösung 3.1 Schaltalgebra - Schaltnetze (AND, OR, Inverter)

Basisinformationstechnologie I

Ergänzen Sie die Werte für y in dem unten angegebenen Ausschnitt der Schaltbelegungstabelle. Falsche Antworten führen zu Punktabzug.

2. Übung: Flipflops und Automaten Abteilung Verteilte Systeme, Universität Ulm

Klausuraufgaben: Flip-Flops

Praktikum Digitaltechnik SS Versuchsbeschreibungen

Digitaltechnik II SS 2007

Inhaltsverzeichnis. Inhalt. 1 Einleitung

Benutzte Quellen. Benutzte Bezeichnungen. Logik. Logik

Protokoll Flip-Flops. Protokollanten: Torsten Görig und Michael Horstmann

- Strukturentwurf elementarer Rechenwerke - Grund-Flipflop (RS-Flipflop) - Register, Schieberegister, Zähler

Versuch P1-63 Schaltlogik Vorbereitung

Computertechnik Schaltwerke, Sequentielle Schaltungen. Flip-Flops (FF) Flip-Flops (FF) Dr. Wolfgang Koch

Sequenzielle Schaltungen (1)

Wir benutzen im nachfolgenden Versuch ein PLA zur Implementierung zweier boolscher Funktionen. Dazu einige Vorüberlegungen.

9 Multiplexer und Code-Umsetzer

Einführung in die Elektronik für Physiker

7.0 Endliche Zustandsautomaten und Steuerwerke

Elektrische Messtechnik, Labor

A.3. A.3 Spezielle Schaltnetze Prof. Dr. Rainer Manthey Informatik II 1

Sequentielle Schaltungen (10a)

Klausur zur Vorlesung

Kapitel 2. Elementare Schaltwerke. 2.1 RS-Flipflop

Grundlagen der Technischen Informatik. Sequenzielle Netzwerke. Institut für Kommunikationsnetze und Rechnersysteme. Paul J. Kühn, Matthias Meyer

Einführung in. Logische Schaltungen

Elektronikpraktikum - SS 2014 H. Merkel, D. Becker, S. Bleser, M. Steinen Gebäude (Anfängerpraktikum) 1. Stock, Raum 430

Kapitel 4 Schaltungen mit Delays (Schaltwerke) Literatur: Oberschelp/Vossen, Kapitel 4. Kapitel 4: Schaltungen mit Delays Seite 1

Institut für Informatik. Aufgaben zum Elektronik - Grundlagenpraktikum. 4. Praktikumskomplex - Schaltungen mit digitalen Speicherschaltkreisen

AGROPLUS Buchhaltung. Daten-Server und Sicherheitskopie. Version vom b

Zeitabhängige binäre Schaltungen. Prof. Metzler 1

D Sequentielle Logik. D Sequentielle Logik. 1 Schaltwerke (2) 1 Schaltwerke. Einordnung in das Schichtenmodell:

FAKULTÄT FÜR INFORMATIK

Anlegen eines Speicherbereichs mit DB, DW eleganter in Kombination mit EQU, Timer-Interrupt

Signalverarbeitung 1

Labor Grundlagen der Elektrotechnik

Logik mit Gedächtnis : Sequentielle Logik

Digitaltechnik. TI-Tutorium. 29. November 2011

Lerntext zum Kapitel Digitaltechnik

Sequenzielle Schaltwerke

Aufgabe 1) Die folgenden Umwandlungen/Berechnungen beziehen sich auf das 32-Bit Single-Precision Format nach IEEE-754.

Wintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert

5. Flipflops. 5.1 Nicht-taktgesteuerte Flipflops NOR-Flipflop. Schaltung: zur Erinnerung: E 1 A 1 A 2 E 2.

Infoblatt Lehrer Organisation der Finanzierung und der Buchführung

3 Arithmetische Schaltungen

Grundlagen der Informationverarbeitung

11. Flipflops NOR-Flipflop. Schaltung: zur Erinnerung: E 1 A 1 A 2 E 2. Funktionstabelle: Fall E 1 E 2 A 1 A

Johann Wolfgang Goethe-Universität

Versuchsvorbereitung: P1-63, 64, 65: Schaltlogik

Transkript:

Digitaltechnik II SS 27 2. Vorlesung Klaus Kasper

Inhalt Schaltnetz vs. Schaltwerk NAND SR-Flip-Flop NOR SR-Flip-Flop Master-Slave Flip-Flop Zustandsdiagramm Flip-Flop Zoo

Schaltnetze vs. Schaltwerke Schaltnetz: Ausgangszustand hängt nur vom aktuellen Eingangszustand ab A = f( E) Schaltwerk: Ausgangszustand kann von allen bisherigen Eingangszuständen abhängen A= fet ( ( ), Et ( ),..., Et ( )) n n

Schaltwerke sequentielle Schaltungen Rückkopplung von Ausgangszuständen auf die Eingänge einer Schaltung Realisierung eines Gedächtnisses Darstellung durch Zustandstabelle oder Zustandsdiagramm

Bistabiles System Das System kann den Zustand oder den Zustand annehmen. Der Zustand kann von außen über die Eingänge gesetzt werden. Der Zustand kann am Ausgang abgefragt werden. Der gesetzte Zustand bleibt erhalten, wenn die Eingänge mit definierten Werten belegt werden.

Realisierung S R Q t R Q t- Q S -

Realisierung durch Verzögerung

Konstruktion SR-Latch I Wahrheitstabelle Disjunktive Normalform Vereinfachung über KV-Diagramm Realisierung mit Gattern

Konstruktion SR-Latch II * * Q Q* R S Wahrheitstabelle * * Q* R S KV-Diagramm ( * ) S Q R

Konstruktion SR-Latch III Q* R * * S Q = S Q R * ( ) Q = S Q R * ( ) Q = S Q R * ( )

Nomenklatur Q Q* S R Q Bezeichnung Q * Speichern R * * Rücksetzen (Reset) S Setzen (Set) - Verboten

NAND SR-Flip-Flop

!Q

Zustandsdiagramm für SR- Latch S R S R S R S R S R S R S R

SR-Latch einfaches Speicherelement zur Aufnahme der binären Werte oder hier nicht getaktet allgemein: Bistabile Kippstufe (Flip- Flop) Hazards und Läufe werden später betrachtet

Schaltsymbol für SR-Flip-Flop zustandsunabhängig

zustandsgesteuertes SR-Flip- Flop Diskutieren Sie die Funktionsweise der Schaltung!

Zustandstabelle T S R Q Reaktion Q* speichern Q* speichern Q* speichern Q* speichern Q* speichern Reset Set - verboten

Schaltsymbol zustandsgesteuertes SR-Flip-Flop

Master-Slave Flip-Flop Diskutieren Sie bitte die Funktionsweise der Schaltung!

Master-Slave Flip-Flop Zwei pegelgesteuerte Flip-Flop zwei Speicher besonders sicher Information steht am Slave-Flip-Flop erst verzögert zur Verfügung

Digital-Simulator Master-Slave Flip-Flop

Zustandsdiagramm MS-FF

Zustandsdiagramm MS-FF

Zustandsdiagramm MS-FF

Zustandsdiagramm MS-FF

Frequenz, Phase, Amplitude Eine cos-schwingung (oder sin-schwingung) x(t) lässt sich durch drei Parameter vollständig beschreiben: xt ( ) = Acos(2 πft+ φ) U[V] Frequenz f: 2 volle Schwingungen pro Sekunde, f = 2 Hz Phase φ: Verschiebung gegen null, φ = -,6 - t[s] Amplitude A: maximale Auslenkung, A = V

Übungsaufgabe Konstruktion eines SR-Latch mit NOR Gattern Wahrheitstabelle KV-Diagramm Minimalform algebraische Umformung für Realisierung mit NOR Gattern Schaltungsskizze

SR-Latch (NOR) * * Q Q* R S Wahrheitstabelle * * Q* R S KV-Diagramm ( * S) R Q

SR-Latch (NOR) Q = R ( Q* S) = R ( Q* S) = R ( Q* S)

Flip-Flop Zoo Flip-Flops Nicht getaktete Flip-Flops getaktete Flip-Flops Speicher Flip-Flops (Latch-Flip-Flops) Pegel gesteuerte Flip-Flops Flanken gesteuerte Flip-Flops Auffang Flip-Flops Einflanken gesteuerte Flip-Flops Zweiflanken gesteuerte Flip-Flops Einspeicher Flip-Flops Zweispeicher Flip-Flops mit dynamischem Zwischenspeicher Zweispeicher Flip-Flops (Master-Slave)

D-Flip-Flop I

D-Flip-Flop II Delay- oder Verzögerungs-Flip-Flop Der Ausgang Q folgt dem Eingang D so lange der Steuereingang T den Wert hat einfaches getaktetes Flip-Flop auch transparentes Flip-Flop genannt

Zustandsdiagramm für D-Flip- Flop T D T D T D T D

R-Flip-Flop T R S Q Q* SR-Flip-Flop mit dominierendem R-Eingang Es existieren keine undefinierten bzw. verbotenen Zustände

Konstruktion eines S-Flip-Flop T R S Q Q* SR-Flip-Flop mit dominierendem S-Eingang Es existieren keine undefinierten bzw. verbotenen Zustände

Flankengesteuerte Flip-Flops synchron zur steigenden oder fallenden Flanke des Taktsignals die taktgebende Flanke wird als aktive Flanke bezeichnet Minimierung der Schaltzeit Reduktion der Störanfälligkeit

Schaltsymbol aktiv bei positiver Taktflanke aktiv bei negativer Taktflanke

T-Flip-Flop I

T-Flip-Flop II Bei jeder positiven bzw. negativen Flanke ändert das T-Flip-Flop seinen Zustand Toggle- oder Trigger-Flip-Flop

Impulsdiagramm für D-Flip-Flop Datum Takt Pegel Flanke Das zeitliche Verhalten des Ausgangssignals hängt stark von der verwendeten Taktsteuerung des Flip-Flop ab.