Herbert Bernstein Hochintegrierte Digitalschaltungen und Mikroprozessoren mit 442 Abbildungen und 215 Tabellen V Technische Hochschule Darmstadt FACHBEREICH INFORMATIK B I B L I O T H E K Inventar-Nr.: Snrhgfthiota, Standort: Richard Pflaum Verlag KG München
Inhaltsverzeichnis 1. Zahlensysteme 13 1.1. Dezimales Zahlensystem 13 1.2. Duales Zahlensystem 13 1.3. Hexales Zahlensystem 14 1.4. Oktales Zahlensystem 15 1.5. Duodezimales Zahlensystem 16 1.6. Sedezimales Zahlensystem.. 17 1.7 Umwandlung vom dualen in das sedezimale Zahlensystem 19 1.8. Umwandlung einer sedezimalen Zahl in ein,e duale Zahl 20 2. Codes 21 2.1. Vierstellige Codes 21 2.1.1. Dual-Code 21 2.1.2. BCD-Code 22 2.1.3. Aiken-Code 24 2.1.4. Stibitz- oder Exzeß-3-Code 26 2.1.5. Zusammenfassung von mehrschrittigen, vierstelligen Codes 26 2.2. Einschrittige Codes 27 2.3. Pentadische Codes 28 2.3.1. Fehlererkennung und Fehlerkorrektur von Codes 28 2.3.2. Zweischrittigkeit bei den pentadischen Codes 29 ~2.3.3. Zusammenfassung der pentadischen Codes 30 2.4. m-aus-n-codes 31 2.5. Stark redundante Codes 32 2.6. Prüfbit-Codes 33 2.6.1. Einfacher Prüfbit-Code 33 2.6.2. Zweifache Prüfbit-Codes 33 2.6.3. Hamming-Code (dreifacher Prüfbit-Code) 34 2.7.) Codes für Datenverarbeitung und Datenübertragung 36 2.7.1. Fernschreib-Code CCIT Nr. 2 36 2.7.2. ALGOL-Code für Fernschreiber V...., 37 2.7.3. 8-Kanal-Code von IBM.' 38 2.7.4. ASCII-Code : '..-: 39 3. Karnaugh-Diagramm.: 44 3.1. Karnaugh-Diagramm für zwei Variable 44 3.2. ICarnaugh-Diagramm für drei Variable 45 3.3. Karnaugh-Diagramm für vier Variable ^_.. 47-3.4. Karnaugh-Diagramm für fünf Variable 51 3.5. Karnaugh-Diagramm für sechs Variable ' 52 4. Codierer, Decodierer und Umcodierer 53 4.1. Codierer 53 4.1.1. Dezimal- zu BCD-Codierer mit ODER-Gatter 54 4.1.2. Dezimal-zu-BCD-Codierer mit NAND-Gatter 55 4.1.3. Integrierter Dezimal-zu-BCD-Codierer 55 4.1.4. Dezimal-zu-BCD-Codierer mit Speicherung 55 4.1.5. Codierer mit Prüfbit-Erzeugung 57 4.1.6. Codierung einer Code-Scheibe 59 4.2. Decodierer 61
4.2.1. l-aus-10-decodierer... 61 4.2.2. Integrierter l-aus-10-decodierer 62 4.2.3. l-aus-10-decodierer für Ziffernröhren 63 4.2.4. 7-Segment-Decodierer 63 4.2.5. Decodierer für den Sedezimal-Code 67 4.2.6. Integrierter 7-Segment-Decodierer 69 4.2.7. Integrierter 7-Segment-Decodierer mit internen Kohstantstromquellen 71 4.2.8. Hexadezimal-Decodierer 72 4.3. Umcodierer '.- 73 4.3.1. BCD- in Aiken-Code-Umcodierer 73 4.3.2. BCD- in Exzeß-3-Code-Umcodierer 75 5. Zähltechnik 77 5.1. Asynchrone Vorwärtszähler 77 5.1.1. Asynchroner Vorwärtszähler im Dual-Code 77 5.1.2. Asynchroner Vorwärtszähler im BCD-Code 78 5.1.3. Asynchroner Vorwärtszähler im Aiken-Code 79 5.1.4. Asynchroner Vorwärtszähler im Exzeß-3-Code 80 5.2. Synchrone Vorwärtszähler 81 5.2.1. Synchroner Vorwärtszähler im Dual-Code 81 5.2.2. Synchroner Vorwärtszähler im BCD-Code 83 5.3. Vor- und Rückwärtszähler.. 85 5.3.1. Asynchroner Rückwärtszähler im Dual-Code 85 5.3.2. Asynchroner Rückwärtszähler im BCD-Code 86 5.3.3. Synchroner Rückwärtszähler im Dual-Code 87 5.3.4. Synchroner Rückwärtszähler im BCD-Code 88 5.3.5. Asynchroner Vor- und Rückwärtsbetrieb bei Zählern 88 5.3.6. Synchrone Vor- und Rückwärtszähler. 89 5.4. Programmierbare Einfachzähler 91 5.4.1. Bildung eines Übertrages 91 5.4.2. Programmierung für die Rückstellung 92 5.4.3. Programmierung für die Voreinstellung 92 5.5. Integrierte Komplexzähler ' 93 5.5.1. Einfache integrierte Zählerdekaden 93 5.5.2. Zähler mit internem Speicher und Decoder 95 5.5.3. Programmierbarer Zähler 98 6. Multiplexer und Demultiplexer 101 6.1. Aufbau von Multiplexern 101 6.2. Demultiplexer - 106 6.3. Einfaches Zeitmultiplex-System 109 7. Schieberegister 111 7.1. Seriell/Seriell-TTL-Schieberegister 111 7.2. Seriell/Parallel-TTL-Schieberegister 112 7.3. Parallel/Seriell-TTL-Schieberegister 113 7.4. Parallel/Parallel-TTL-Schieberegister 114 7.5. Zweirichtungsschieberegister und Universal-Schieberegister 114 7.6. Dynamisches MOS-Schieberegister 116 7.7. Statische MOS-Schieberegister 119 7.8. Schaltungen mit Schieberegistern in CCD-Technologie (Analog-Schieberegister)... 120
8: Sende- und Empfangseinrichtungen 123 8.1. Sendeeinrichtungen in Bussystem 123 8.2. Empfangseinrichtungen in Bussystem 127 8.3. Integrierte Sender- und Empfänger-Bausteine für Bussysteme 128 8.4. Sende- und Empfangseinrichtungen bei Übertragungssystemen 131 8.5. Sende- und Empfangseinrichtungen mit Optokoppler 138 9. Registerschaltungen 139 9.1. 8-stelliges Eingabesystem mit Speicherschaltung 139 9.2. Adressierbares 8-Bit-Speicherregister (ASR) 141=- 9.3. Adressierbares Halteregister (AHR) 143 10. Digitale Rechentechnik.' 149 10.1. Statische Addition von Dualzahlen 149 10.2. Statische Addition von BCD-Zahlen '. 153 10.3. Dynamische Addition im Dual-Code 155 10.4. Dynamische Addition im BCD-Code 158 10.5. Statische Subtraktion im Dual-Code 164 10.6. Statische Subtraktion im BCD-Code 168 10.7. Dynamisches Addier/Subtrahierwerk im Dual-Code 169 10.8. Dynamische Addier/Subtrahier-Methode im BCD-Code 173 10.9. Integrierter 4-Bit-Addierer/Subtrahierer 174 10.10. Mehrstelliges Addier/Subtrahierwerk im BCD-Code 174 10.11. Integrierte Rechenelemente 178 10.12. Rechenelemente und Übertragseinheiten 184 10.13. Addier/Subtrahier-Schaltungen mit Rechenelementen 187 10.14. Multiplikation von Dualzahlen durch das Additionsverfahren mit Stellenverschiebung 191 10.15. Multiplikation mittels Schleifenzähler 199 10.16. Statische Multiplikation durch Volladdierer 203 10.17., Integrierter Multiplizierer 206 10.18.' Dividierschaltungen 219 11. Halbleiter-Speicher 224 11.1. Dynamische Schieberegister in MOS-Technik 224 11.2. Statische Schieberegister in MOS- und CMOS-Technik -.- 230 11.3. Schreib-Lese-Speicher in TTL-Technik 232 11.4. Dynamische Schreib-Lese-Speicher in MOS-Technik 240 11.5. Statische Schreib-Lese-Speicher in MOS-Technik 246 11.6. Statische Schreib-Lese-Speicher in CMOS-Technik 252 11.7. MOS-Festwertspeicher (Masken-MOS-ROM)._^. 256 11.8. Charakter-Generatoren 259 11.9. MOS-PROM (programmierbare MOS-ROMs) 261 11.10. Bipolare Masken-ROM 263 11.11. Programmierbare Festwertspeicher nach dem Fusable-Link-Verfahren 267 11.12. Programmierbare Festwertspeicher nach dem AIM-Verfahren 274 11.13. Programmierbare ECL-Festwertspeicher 276 11.14. Löschbare Festwertspeicher EPROM oder REPROM 278 11.15. Programmierbare Logik-Anordnung 280 11.16. FIFO-Speicher (first in, first out) 284 '11.17. Abgleichspeicher SAR 287 11.18. Magnetblasen-Speichertechnik 293 11.19. CAM- oder Assoziativ-Speicher 296 9
12. Anwendung von Halbleiterspeicher 298 12.1. Schreib-Lese-Speicher in Verbindung mit Recheneinheiten 298 12.2. Addier/Subtrahierwerk im BCD-Code mit Korrektur-ROM 300 12.3. 2-Bit-Volladdierer mittels Festwertspeicher... 302 12.4. Multiplikationswerk mittels Festwertspeicher 303 12.5. Arithmetische Funktionen mit Festwertspeichern 304 12.6. Sequentielle Logikschaltungen mit Festwertspeicher 307 12.7. Mikroprogrammierung durch Festwertspeicher 310 12.8. Festverdrahtete Steuerungen mit Festwertspeichern 311 12.9. Folgesteuerung durch Festwertspeicher 312 12.10. Zähler im BCD-Code durch PLA-Steuerung 313 12.11. Vor/Rückwärts-Zähler im BCD-Code durch PLA-Steuerung 315 12.12. Programmierbare Zähler mit PLA-Steuerung 317 12.13. Schaltung mit SAR-Speichern 320 13. Komplexe Digitalschaltungen 323 13.1. Digitaler, steuerbarer Integrator 323 13.2. 12-Bit-Recheneinheit mit Akkumulator 325 13.3. Integrierter A/D-Wandler mit Leiterwiderstandsnetzwerk 329 13.4. Integrierter Analog-Digital-Wandler nach dem Dual-Slope-Verfahren 332 13.5. Analog-Digital-Wandler nach dem Spannungs-Frequenz-Verfahren 336 13.6. Analog-Digital-Wandler nach dem Sägezahnverfahren 337 14. Lehr- und Lern-Mikroprozessor der Firma pro didaktik" 339 14.1. Aufbau des internen Mikroprozessors 339 14.2. Aufbau des internen Mikroprogramm-Sequenzers 344 14.3. Programm-Festwertspeicher 346 14.4. Dateneingabe, Datenausgabe und Programmierung 346 14.5. Programmierung des pd-prozessors 348 14.5.1. Adressierung 348 14.5.2. ' Speicherung von Daten auf dem internen Mikroprozessor-RAM : 349 14.5.3. Programmierung von Additionen " 350 14.5.4. Programmierung von Subtraktionen 354 14.5.5. Addition und Subtraktionsschleifen 356 14.5.6. Programmierung von logischen Verknüpfungen 360 14.5.7. Schleifenprogramme mit PUSH- und POP-Befehl 365 14.5.8. Schiebefunktions-Programme 376 14.5.9. Externe Programmsteuerung 384 14.5.10. Unterprogramme 391 15. Mikroprpzessor-System 8080 ~~396 15.1. Mikroprozessor 8080 und 8080A 396 15.1.1. Register des 8080 396 15.1.2. Arithmetik-Logik-Einheit des 8080 396 15.1.3. Akkumulator 398 15.1.4. Befehlszähler 399 15.1.5. Befehlsregister, Steuerung und Decoder 400 15.1.6. Steuerlogik 401 15.1.7. Daten-Bus : Buffer (Data Bus Buffer) 401 15.2. Mikroprozessor-Operationen mit dem 8080 401' 15.2.1. Timingdes 8080 401 15.2.2. Befehlsabruf (Instruction Fetch) 402 10
15.2.3. Speicher-Lesevorgang (Memory Read) 402 15.2.4. Speicher-Einschreibvorgang (Memory Write) 402 15.2.5. Wartezustand (Speichersynchronisation) 402 15.2.6. Eingabe/Ausgabe (E/A) oder Input/Output (I/O) 403 15.2.7. Programm-Unterbrechungen (Interrupts) 403 15.2.8. Halt-Zustand (HOLD) 403 15.3. Arbeitszyklen des 8080 404 15.4. Operationsschritte des 8080 407 15.4.1. Unterbrechungs-Abläufe 411 15.4.2. Direkter Speicherzugriff (HOLD-Ablauf) 413 15.4.3. HALT-Ablauf 414 15.4.4. Einschalten des 8080 -. 415 15.5. Zusammenfassung über den 8080 416 15.6. l-chip-8-bit-n-kanal-mikroprozessor 8080A 424 15.7. Verschaltung des 8080-Systems ' 427 15.7.1. Realisierung der Zentraleinheit im System 8080 428 15.7.2. Zweiweg-Bus-Treiber und System-Steuerlogik 430 15.7.3. Zusammenschaltung des 8080 mit Speicher- und E/A-Bausteinen 433 15.7.4. ROM-Schnittstelle 433 15.7.5. RAM-Schnittstelle 434 15.7.6. E/A-Schnittstellen bei 8080-Systemen 435 15.8. Taktgeber und Treiber 8224 439 15.9. Baustein 8228 (System-Steuer- und Bus-Treiber-Baustein) 441 15.10. Baustein 8212 (8-Bit-Parallel-Eingabe/Ausgabe) 444 15.11. Baustein 8255 (programmierbare periphere Schnittstelle) 449 15.12. Baustein 8251 (programmierbare Serien-Schnittstelle) 463 15.13. Baustein 8257 (programmierbare Steuerung für den direkten Speicherzugriff) 473 15.14. Baustein 8259 (programmierbare Unterbrechungs-Steuerung) 476 15.15. Programmiersprache und Befehlssatz für den 8080 479 15.15.1. Befehle zur Darstellung 485 15.15.2. Befehle zur Definition von Datenbytes bzw. Wörtern 486 15.15.3. Anweisungen zur Datenübertragung 487 15.15.4. Arithmetische und logische Anweisungen 497 15.15.5. Registeranweisungen. '..... 512 15.15.6. Sprungbefehle 516 15.15.7. Unterprogrammbehandlung 521 15.15.8. Übrige Befehle., 527 15.15.9. Pseudo-Befehle 528 15.16. Programmiertechnik mit Makros und Unterprogrammen 532 15.16.1. Makros und Unterprogramme 532 15.16.2. Makro-Programmiertechnik T; 534 15.16.3. Konventionen des 8080-Makroassemblers 536 15.16.4. Unterprogramme 541 15.16.5. Pseudo-Unterprogramme 544 15.16.6. Alternierende Makro-Expansion 545 15.17. Programmunterbrechung beim 8080 Mikroprozessor 547 15.18. Wichtige Progrämmbeispiele 550 15.18.1. Indirekte Adressierung 550 15.18.2. Addition einer beliebigen Anzahl von Zahlen 551 15.18.3. Multiplizieren und Dividieren 553 15.18.4. Addition und Subtraktion über mehrere Bytes 555 15.18.5. Dezimale Addition 557 15.18.6. Dezimale Subtraktion 558 11
Literaturverzeichnis 561 Stichwortverzeichnis 562 12