Aufgabe 3.1 Schaltalgebra - Schaltnetze

Ähnliche Dokumente
Lösung 3.1 Schaltalgebra - Schaltnetze (AND, OR, Inverter)

Grundlagen der Digitaltechnik GD. Aufgaben und Musterlösungen

WS 2012/13 Klausur zur Digitaltechnik. Donnerstag,

Arbeitsblatt Logische Verknüpfungen Schaltnetzsynthese

Eingebettete Systeme

Aufgabe 1 Minimieren Sie mit den Gesetzen der Booleschen Algebra 1.1 f a ab ab 1 = + + Aufgabe 2. Aufgabe 3

Grundlagen der Digitaltechnik GD. Aufgaben und Musterlösungen

Anmerkungen zu den Aufgabenstellungen, Lösungen und Bewertungen. Beachten Sie also bei Ihrer Lösung unbedingt

2.5. Umwandlung von Schaltfunktionen in die NOR und NAND Technik

(Prüfungs-)Aufgaben zu Schaltnetzen

Computersysteme. 2. Grundlagen Digitaler Schaltungen 2.10 Minimierung Boole scher Funktionen 2.11 CMOS Komplexgatter

Digital Design 2 Schaltnetze (kombinatorische Logik) Digital Design

Lösung. H_DA Dr. Frank Fachbereich I. Unterschrift:

Digitaltechnik Grundlagen 5. Elementare Schaltnetze

Klausur Lösung

2.3 Logikoptimierung. Überblick digitale Synthese. Logikoptimierung

Ein ROM soll aus mehreren ROMs (vgl. Abbildung rechts: Enable-Leitung EN, Adressleitungen ADDR, Datenleitungen DATA) aufgebaut werden.

Klausur zur Vorlesung Technische Informatik 1 im WS 06/07 Donnerstag, den von Uhr Uhr, HS 5

Boolesche (Schalt-) Algebra (1)

Klausur Informatik II. Sommersemester 2006

Grundlagen der Technischen Informatik

Synthese digitaler Schaltungen Aufgabensammlung

Teil IV. Schaltwerke

Grundlagen der Technischen Informatik. 9. Übung

Boolesche Algebra (1)

DIGITALTECHNIK 06 SCHALTUNGS- SYNTHESE UND ANALYSE

IT 1 Übung / Kombinatorische Logik1

Teil III. Schaltnetze und ihre Optimierung

2.4. Das Karnaugh Veitch Diagramm ( KV Diagramm )

9. Kombinatorische Schaltungen

Grundlagen der Technischen Informatik. 7. Übung

Einführung in die Digitaltechnik

Grundlagen der Digitaltechnik GD. Aufgaben

Klausur-Nachbesprechung

DuE-Tutorien 4 und 6. Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery. WOCHE 11 AM

Inhaltsverzeichnis. Teil I Aufgaben 1

Technische Informatik I, SS03. Boole sche Algebra, Kombinatorische Logik

Klausur ( ) : Technische Grundlagen der Informatik 1 Digitale Systeme WS 2007/2008

V0~~ärts-RUckw~-Dezim~lef74190undCBit-Binllnatiler

Systemorientierte Informatik 1

Übung zu Grundlagen der Technischen Informatik

Protokoll zum Versuch Flip-Flop

Übungen zu Informatik 1

Aufgabe 1, (25 Punkte):

Übungen zur Vorlesung Grundlagen der Rechnerarchitektur

Digitaltechnik Grundlagen 9. Zählschaltungen

Schriftliche Prüfung

Bereiten Sie für alle Schaltungen einen Verdrahtungsplan vor unter Verwendung der Pin-Belegung aus den Datenblättern der verwendeten Bausteine.

5. Tutorium Digitaltechnik und Entwurfsverfahren

Technische Informatik I

Elektronikpraktikum. 9 Logische Gatter. Fachbereich Physik. Stichworte. Schriftliche Vorbereitung. Hinweis. 9.1 Eigenschaften von TTL-Logikbausteinen

Basisinformationstechnologie I

Protokoll zu Grundelemente der Digitaltechnik

Kapitel 3 - PLA und Flip-Flops

Elektronikerin. Beispielhafte Situation. integriert integriert. Semester. Lernkooperation Betrieb Bemerkungen. ID Ressourcen

a) Wie viele ROM-Bausteine benötigen Sie für den Aufbau des 64x16 ROMs? c) Wie viele Bytes Daten können im 64x16 ROM insgesamt gespeichert werden?

Bitte hier unbedingt Matrikelnummer und Adresse eintragen, sonst keine Bearbeitung möglich. Hörerstatus: Betreuer:

Algebra mit Schaltungen I Städtisches Gymnasium Bad Laasphe

- Zustandsvariable z i werden durch binäre Speicherelemente Flipflops FF realisiert, die entweder 1 gesetzt oder auf 0 rückgesetzt werden

Prüfungsklausur 1608/1609 SS 2013 Aufgabenteil 1608

Übungsklausur - Beispiellösung

Handelt es sich um ein taktzustands- oder taktflankengesteuertes D-Flipflop?

Technische Informatik 1

3.1 Schaltwerke als Reihenschaltung von Flipflops

Darstellung von negativen binären Zahlen

3 Verarbeitung und Speicherung elementarer Daten

KLAUSUR DIGITALTECHNIK SS 00

5. Tutorium Digitaltechnik und Entwurfsverfahren

Kapitel 6 Programmierbare Logik. Literatur: Kapitel 6 aus Oberschelp/Vossen, Rechneraufbau und Rechnerstrukturen, 9. Auflage

DuE-Tutorien 16 und 17

9 Multiplexer und Code-Umsetzer

Algorithmus von McClusky: Der Algorithmus von McCluskey liefert durch wiederholte Anwendung der ersten und zweiten Vereinfachungsregel:

Klausur zur Vorlesung. Grundlagen der Technischen Informatik (GTI) und. Grundlagen der Rechnerarchitektur (GRA)

DuE-Tutorien 4 und 6. Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery. WOCHE 8 AM

Technischen Informatik I, WS 2004/05

HARDWARE-PRAKTIKUM. Versuch L-2. Fehlersuche in digitalen Schaltungen. Fachbereich Informatik. Universität Kaiserslautern

Musterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller

2 Vervollständige die Wahrheitstabellen.

GTI ÜBUNG 11 AUTOMATEN

Musterlösungen. zu den Übungsaufgaben vom

DuE-Tutorien 17 und 18

Stichwortverzeichnis. Gerd Wöstenkühler. Grundlagen der Digitaltechnik. Elementare Komponenten, Funktionen und Steuerungen ISBN:

Elektronikpraktikum. 9 Logische Gatter. Hinweise: Fachbereich Physik

Schaltalgebra in der Schule

N Bit binäre Zahlen (signed)

Versuch: D1 Gatter und Flipflops

03 Boolesche Algebra. Technische Grundlagen der Informatik

Modul Computersysteme Prüfungsklausur SS Prof. Dr. J. Keller LG Parallelität und VLSI Prof. Dr.-Ing. W. Schiffmann LG Rechnerarchitektur

Auswertung. Hinweise. Einführung in die Technische Informatik WS 2006/2007 Probeklausur. Aachen, 02. November 2006 SWS: V2/Ü2, ECTS: 4

Vorwort zur dritten Auflage

Kombinatorische Schaltungen

Einführung in Computer Microsystems Sommersemester Vorlesung Dr.-Ing. Wolfgang Heenes

Rechnerstrukturen WS 2012/13

Das große All-in-All CPLD/FPGA Tutorial

Disitaltechni. Klaus Fricke. Lehr- und Übungsbuch für Elektrotechniker und Informatiker 6., überarbeitete Auflage Mit 210 Abbildungen und 103 Tabellen

Digitaltechnik II SS 2007

Teil 1: Digitale Logik

Transkript:

Aufgabe 3.1 Schaltalgebra - Schaltnetze Zeichnen Sie die folgenden Funktionen als Zusammenschaltung von AND-, OR- und Invertergattern: a) b) F = X ( Y Z) F = EN ( X Y) ( Y Z) zur Lösung 3.1

Aufgabe 3.2 Schaltalgebra - Schaltnetze Zeichnen Sie die Gatternetzliste der folgenden Funktion unter Verwendung von OR-Gattern und Invertern: F = X ( Y Z) zur Lösung 3.2

Aufgabe 3.3 Schaltalgebra - Theorem von DeMorgan Formen Sie folgende Schaltfunktion so um, daß sie ausschließlich mit NAND-Schaltgliedern realisiert werden kann: f( abc,, ) = ( a b) a ( a b) c zur Lösung 3.3

Aufgabe 3.4 Schaltalgebra - NOR-Logik Formen Sie folgende Schaltfunktion so um, daß sie ausschließlich mit NOR-Schaltgliedern realisiert werden kann: f( ab, ) = ( a b) ( a b) Hinweis: Bestimmen Sie zunächst aus der DNF die KNF! zur Lösung 3.4

Aufgabe 3.5 Schaltalgebra - Vereinfachen logischer Funktionen Ermitteln Sie aus der angegebenen Schaltung die Funktonsgleichung und vereinfachen Sie sie. Anschließend zeichnen Sie die Schaltung in ihrer vereinfachten Lösung. zur Lösung 3.5

Aufgabe 3.6 Schaltalgebra - Karnaugh-Plan Vereinfachen Sie rechnerisch und grafisch die folgende Funktionstabelle. Zeichnen Sie die Schaltung. A B C D F 0 0 0 0 1 0 0 0 1 1 0 0 1 0-0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 0 0 0-1 0 0 1-1 0 1 0 1 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 ( -... don t care) zur Lösung 3.6

Aufgabe 3.7 Schaltalgebra - KV-Diagramm Eine Schaltfunktion F(A,B,C,D,E) nimmt für die folgende Belegung des Eingangsverktors den Wert 1 an: A B C D E 0 0 0 0 0 0 0 0 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 1 0 Warum ist es falsch, die Funktion F in einem einzigen KV-Diagramm darzustellen? Skizzieren Sie hierzu ein solches KV-Diagramm für 5 Variablen! zur Lösung 3.7

Aufgabe 3.8 Schaltalgebra - Verfahren von Quine-McCluskey Eine Schaltfunktion F(a,b,c,d,e) nimmt für die folgende Belegung des Eingangsverktors den Wert 1 an: a b c d e 0 0 0 0 0 0 0 0 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 1 0 Vereinfachen Sie die Funktion nach der Methode von Quine-McCluskey! zur Lösung 3.8

Aufgabe 3.9 Schaltnetze - mehrstufige Logik-Realisierungen Gegeben ist folgendes Schaltnetz: a) Ermitteln Sie die Funktionsgleichung Y = b) Vereinfachen und minimieren Sie die Funktionsgleichung. c) Zeichnen Sie das Schaltnetz der minimierten Funktion. zur Lösung 3.9

Aufgabe 3.10 Schaltnetze - Paritätsbit Entwerfen Sie ein Schaltnetz, das bei paralleler Datenübertragung von 4-stelligen Binärwörtern im 8421-BCD- Code auf einer fünften Leitung ein Paritätsbit sendet. Ist die Anzahl der Einsen im zu übertragenden Binärwort ungerade, dann soll auf der Paritätsbitleitung eine Null gesendet werden. Ist die Anzahl der Einsen gerade soll eine Eins gesendet werden. Hinweis: Damit ist gewährleistet, daß das zu sendende Wort immer eine ungerade Anzahl Einsen enthält (ungerade Parität). Das sich ergebende fünfstellige Binärwort enthält dann mindestens eine Eins, nicht nur Nullen. zur Lösung 3.10

Aufgabe 3.11 Schaltnetze - 1-Bit Volladdierer Entwerfen Sie einen 1-Bit-Volladdierer! Lösen Sie dazu die folgenden Aufgaben: a) Stellen Sie die Funktionstabelle für die Stellensumme S und den Übertrag U auf. b) Erstellen Sie die DNF-KV-Diagramme für die Stellensumme und den Übertrag. c) Geben Sie die minimierte Schaltfunktion an zur Lösung 3.11

Aufgabe 3.12 Schaltnetze - Multiplexer Realisieren Sie folgende Schaltfunktion mit einem 4:1 Multiplexer und Schaltgliedern, die Elementarverknüpfungen (UND, ODER, NICHT) bilden können! F = A BD CD BD zur Lösung 3.12

Aufgabe 3.13 Schaltnetze - BCD-zu-Sieben-Segment-Decoder Erstellen Sie einen L-aktiven Sieben-Segment-Code, der die folgenden Zeichen darstellt: Stellen Sie außerdem die logischen Funktionen für die Segmente a, e, und g auf. zur Lösung 3.13

Aufgabe 3.14 Schaltnetze - Codeumsetzer Ermitteln Sie die Logikfunktion zur Realisierung eines 8-4-2-1- in 2-4-2-1- Codeumsetzers. Zeichnen Sie nach der Vereinfachung der Gleichungen die erforderlichen Logikschaltungen. zur Lösung 3.14

Aufgabe 3.15 R-S-Flipflop - Entprellen Der Kontakt eines mechanischen Schalters zeigt beim Betätigen einen Prelleffekt, der durch die Feder des Kontaktes verursacht wird. Bild a) zeigt einen mechanischen Schalter, der an einem Anschluß über einen Pull-Up-Widerstand R an die Versorgungsspannung U CC und an dem anderen Anschluß an das Bezugspotential GND geschaltet wird. Ist der Schalter geöffnet, so zeigt der Ausgang Y den H-Pegel, während bei geschlossenem Schalter am Ausgang der L-Pegel anliegt. Durch die Wirkung der Feder bedingt, prellt der Kontakt des Schalters beim Schließen, so dass der Kontakt kurzzeitig wieder öffnet und damit am Ausgang Y wieder der H-Pegel anliegt. Dieser Prelleffekt kann sich mehrfach wiederholen, so dass sich beispielsweise der zeitliche Verlauf des Ausgangssinals Y nach Bild b) ergibt. Wird der Schalter geöffnet, so ist es unwahrscheinlich, dass der Schalter prellt. Je nach Betätigung des Schalters kann aber auch bei diesem Zustandswechsel ein Prelleffekt auftreten. Entwerfen Sie eine Digitalschaltung, die ein entprelltes Schaltsignal an ihrem Ausgang Y erzeugt, welches den zeitlichen Verlauf nach Bild c) aufweist. b) c) a) zur Lösung 3.15

Aufgabe 3.16 Schaltwerke - Flipflops Leiten Sie aus der entsprechenden Übergangstabelle die Übergangsfunktion für folgende Flipflops her: a) T-Flipflop b) D-Flipflop c) JK-Flipflop zur Lösung 3.16

Aufgabe 3.17 Schaltwerke - JK-FF Stellen sie für die gegebene Schaltung einetabelle der nacheinander auftretenden Zustände auf: zur Lösung 3.17

Aufgabe 3.18 Schaltwerke - 2-Bit-Synchronzähler Analysieren Sie den abgebildeten Synchronzähler. a) Bestimmen Sie ausgehend vom Startzustand Q 0 =0 und Q 1 =0 den Zählzyklus für X=1 und X=0 und zeichnen Sie die Zustandstabelle! b) Zeichnen Sie den Zustandsgraphen! zur Lösung 3.18

Aufgabe 3.19 Schaltwerke - Serienaddierer Die folgende Abbildung zeigt den Zustandsgraphen eines Serienaddierers, d.h. der Serienaddierer wird als Schaltwerk betrachtet. Analysieren Sie das Schaltwerk und lösen Sie folgende Aufgaben: a) Um welchen Automatentyp handelt es sich? Begründen Sie Ihre Aussage! b) Erstellen Sie die Zustandsfolgetabelle! c) Geben Sie die Übergangs- und Ausgangsfunktion in minimaler DF an! d) Zeichnen Sie das Schaltwerk und benutzen Sie im Schaltnetz Antivalenzglieder! Hinweis: Der Anfangszustand des Speichergliedes soll als 0 angenommen werden! zur Lösung 3.19