Neue Features von SYSTEM CASCON TM und Norbert Münch

Transkript

1 Neue Features von SYSTEM CASCON TM und Norbert Münch GÖPEL electronic GmbH 2012

2 Themen in CASCON 4.6.x CASCON GALAXY Mission Assist Schritt-für-Schritt-Anleitung durch die Projekterstellung Component Explorer Filter, Drag & Drop Support von drei Libraries Modelle können sowohl projektübergreifend als auch projektzugehörig verwaltet werden Fensterlayout - Projektfenster und Workbench bessere Anpassbarkeit JTAG/Boundary Scan 2

3 Themen in CASCON 4.6.x Multi-Board Support vereinfachte Handhabung von mehr als zwei Boards Scan Vision III und mehrere Boards Connection List Editor ChipVORX übersichtlicher, Drag & Drop, Undo/Redo Test Accelerator, RAM-Test, Frequenzmessung, BootFLASH Projekt-Versionen, Archive Sonstiges verschiedene Versionen archivierbar; automatisiertes Entpacken JTAG/Boundary Scan 3

4 CASCON GALAXY Mission Assist Ziel Vereinfachung der Handhabung mittels einer Führung durch die wichtigsten Schritte der Projekterstellung Zielgruppe Anfänger seltene Nutzer, z.b. Board-Entwickler normale Nutzer mit Routine-Projekten Mission Was soll mit der Mission erreicht werden? Schritt für Schritt dorthin Vorhandene GUI soll prinzipiell erhalten bleiben JTAG/Boundary Scan 4

5 CASCON GALAXY Mission Assist Missionsziele beim Anlegen eines Projektes festgelegt u.a. Interconnection-Test FLASH-Programmierung FPGA/PLD-Download Der Umfang der notwendigen Schritte wird angepasst. Das Fenster Mission Assist wird (optional) zum zentralen Eingabefenster. Notwendige Tools (Editor, Component Explorer) werden hier temporär eingebaut. Andere Tools in anderen Fenstern dienen primär der Ausgabe (Informationsanzeige). Es gibt keine Aktionsbuttons (z.b. Generate) mehr, dafür ein Weiter und Zurück in einem definierten Ablauf JTAG/Boundary Scan 5

6 Mission Assist - Projektauswahl JTAG/Boundary Scan 6

7 Mission Assist - Neue Mission JTAG/Boundary Scan 7

8 Mission Assist - Missionsschritte JTAG/Boundary Scan 8

9 Mission Assist - AFPG JTAG/Boundary Scan 9

10 Mission Assist - Use Application JTAG/Boundary Scan 10

11 Component Explorer JTAG/Boundary Scan 11

12 Component Explorer Seitenleiste Anzeigefilter, z.b. Unknown, Not Mounted Drop-Ziel mit Drop-Menü (anstelle Kontext-Menü) Einzelner Baustein -> Gruppe klassifiziert Verfahren bei Modellpflege in Library (Import, Search, Create) Automatische Klassifikation nach Anfangsbuchstaben Not Mounted temporär im oberen Teil (mit Drag & Drop verschiebbar) nach Parse Net List (nicht mehr im NLT-File) im unteren Teil (nur mit Buttons rücksetzbar) JTAG/Boundary Scan 12

13 Component Explorer Kontextmenü neu sortiert Aktionen beim Device für Device-Typ ausgeführt Änderungen Target Library Filter Device-Typ auf beiden Seiten wirksam Update => Parse Netlist JTAG/Boundary Scan 13

14 Support von drei Libraries Bis 4.5.4: Dilemma Modelle im Projekt zur Projektweitergabe (Projekt- Bibliothek) Modelle in globaler Kunden-Bibliothek zwecks Nachnutzung in anderen Projekten Modelle von GÖPEL (CASCON.CLD) Ab 4.6.0: Drei Bibliotheken Primär-Bibliothek (Projekt-Bibliothek) Sekundär-Bibliothek (globale Kunden-Bibliothek) CASCON-Bibliothek (fest, read-only; Updates) JTAG/Boundary Scan 14

15 Support von drei Libraries Nutzung und Vorgehensweise Alle Modelle in globale Kundenbibliothek importieren Component Explorer (Ziel: 1. oder 2. Library) Modelle stehen projektübergreifend zur Verfügung. Mehrere Kundenbibliotheken für verschiedene Projekte sind denkbar (Auftragsfertiger, Testhäuser). Parse Netlist kopiert alle Modelle in primäre Bibliothek Primär-Bibliothek (Projekt-Bibliothek) kann mit Projekt weitergegeben werden CASCON Bibliothek zusätzlich nutzbar problemloses Update JTAG/Boundary Scan 15

16 CASCON Workbench-Fenster-Layout zwei neue Fensterbereiche 1 2a 1 4a b 5 4b effizientere Fensteraufteilung ist möglich. Bei Bedarf sind mehr Tools gleichzeitig sichtbar. Auch ein Mix ist möglich, z.b a 4b JTAG/Boundary Scan 16

17 Workbench-Fenster-Layout Dialog zur Zuordnung der Tools zu den Bereichen verschiedene Möglichkeiten per Drag & Drop zum Verschieben der Tools Ursprungs- und Zielbereich werden farbig hervorgehoben JTAG/Boundary Scan 17

18 Workbench-Fenster-Layout Design/Application- Auswahl im Workbench-Fenster Der Umweg über das Projektfenster kann entfallen JTAG/Boundary Scan 18

19 Workbench-Fenster-Layout Speichern/ Laden von fünf verschiedenen Layouts Workbench-Layout in Abhängigkeit vom Vorgang schnelles Umschalten erreichbar über die Statusleiste JTAG/Boundary Scan 19

20 Multi-Board Support Boards definieren Board A(1) Board A(2) Connections definieren Board B Link to Library Connect fügt alles zusammen Board C Parse Net List erhält die Ursprungs-Boards im Netlist-Table-File JTAG/Boundary Scan 20

21 Multi-Board Support Boards übernimmt die Aufgabe des CAD-Imports nicht file- sondern objektorientiert mehrere Instanzen desselben Boards verwaltet Präfixe und Suffixe hier definierbar - boardabhängig JTAG/Boundary Scan 21

22 Connection List Editor Connections die Connections werden paarweise definiert, d.h. für immer jeweils zwei Boards prinzipiell alter Connection-List-Editor - aber übersichtlicher JTAG/Boundary Scan 22

23 Connection List Editor Drag & Drop Undo/Redo Filter Sortierung JTAG/Boundary Scan 23

24 Multi-Board Support Connect / UUT Welche Boards und Connections werden tatsächlich verwendet? Boards als Adapter definierbar erzeugt aus allen DIF-Files ein gemeinsames MDF- File mit neuer Modul-/Board-Syntax. Link to Library erzeugt Netlist-Table-File mit modularem Aufbau. modulare ScanVision III - Anzeige JTAG/Boundary Scan 24

25 Multi-Board Support - ScanVision III Features Re-Import notwendig (in CASCON 4.6.1) Beim Navigieren zu SVIII wird automatisch das richtige Board geladen. Original Bauteilnamen werden auf dem Board verwendet (keine Präfixe, Suffixe). Daten in separaten Unterverzeichnissen pro Board JTAG/Boundary Scan 25

26 ChipVORX -Funktionen FPGA-basierte ChipVORX -Modelle Test Accelerator (4.5.4) automatisiert im AFPG enthalten. RAM-Test at-speed (4.6.0) für RAMs, bei denen normale DRSHIFTs zu langsam sind Frequenzmessung (4.6.0) Oszillatormessung bis 0,1% Genauigkeit BootFLASH (4.6.1) serielle SPI-BootFLASHs des FPGA JTAG/Boundary Scan 26

27 ChipVORX -Handhabung Erwerben der Lizenz Standard-CASCON-Lizenz und Modell-Lizenz Kontrolle im Fenster Help About Eintrag unter Special Function in der Library anschließend Build Scan Path Richtigkeit wird bei der Ausführung geprüft Checkbox ChipVORX nutzen? im AFPG, beim RAM-Test; ist per Default gesetzt Test generieren Frequenzmessung - momentan manuell BootFLASH - im AFPG; nutzt die Test-Accelerator-Lizenz JTAG/Boundary Scan 27

28 ChipVORX Test Accelerator - RAM-Test nur eine IP für alle ChipVORX-Funktionen Test Accelerator - AFPG RAM -Test verkürzt die Kette am effektivsten, wenn nur der FPGA den FLASH ansteuert auch nutzbar, wenn weitere ICs benötigt werden mehrere FPGAs sind gleichzeitig nutzbar theoretisch auch in anderen Tests verwendbar (manuell) RAM-Test wird in den FPGA geladen ggf. in mehrere Blöcke unterteilt nur nutzbar, wenn allein der FPGA den FLASH ansteuert momentan: mehrere UUTs nicht parallel ansteuerbar JTAG/Boundary Scan 28

29 ChipVORX -Frequenztest Manuell U2.Reset(); U2.setFrequencyMeasurement(); U2.measureFrequency(<IN input_zelle>, <OUT frequenz>); oder U2.expectFrequency(<IN input_zelle>, <IN frequenz>, <IN tolerance_ppm>); Prinzip Impulszählung (Durchschnittswert der Frequenz) Vergleich mit TCK-Frequenz Genauigkeit abhängig von Dauer der Messung und Genauigkeit der TCK-Frequenz Bei größerer Toleranz kann die Geschwindigkeit gesteigert werden JTAG/Boundary Scan 29

30 ChipVORX -BootFLASH Geschwindigkeitsteigerung bis Faktor 20 gegenüber Test Accelerator für FPGA-Boot-FLASHes müssen an speziellen Pins des FPGAs angeschlossen sein. nur spezielle Protokolle (SPI) neue Modelle Protocol-Abschnitt einfacher, da parallele Sicht neuer WRT-Parameter SPI_READ /SPI_SHIFT READ / EXP durch GET / CHECK ersetzt. (PROTOCOL SPI (ADDRESS 0) (DATA 8) (CONTROL 1) (FREQUENCY ) ) (WRT, 09FH, [L], SPI_SHIFT) JTAG/Boundary Scan 30

31 Programmierzeiten mit dem ChipVORX -BootFLASH Programmieren und Rücklesen; TCK 10 MHz Zeit in Sekunden USB ScanBooster TM Notebook Xilinx Spartan 6 1 MByte SFX/PCI-Controller Desktop PC Xilinx Virtex5 16 MByte IP Laden 2 4 Löschen BootFLASH programmieren 17 (16 MB: 272) 107 BootFLASH rücklesen Summe 459 (7:39 min) 294 (< 5 min) JTAG/Boundary Scan 31

32 Programmierzeiten mit dem ChipVORX -BootFLASH Programmieren Zeit in Sekunden USB ScanBooster TM Notebook Xilinx Spartan 6 BootFLASH 17 1 MByte TCK 10 MHz TestAccelerator kbyte TCK 16 MHz BScan 19 8 kbyte TCK 16 MHz JTAG/Boundary Scan 32

33 Projekt-Versionen und Archive Archiv einpacken Archiv automatisch auspacken bei Projektwechsel EZScan.1.uar EZScan.2.uar EZScan.3.uar Entwicklungsstation Teststationen JTAG/Boundary Scan 33

34 Projekt-Versionen und Archive Projektveränderungen - sequentiell - kein Problem - gleichzeitig - kein automatisches Mergen EZScan.1.uar EZScan.2.uar EZScan.3.uar Entwicklungsstationen Teststationen JTAG/Boundary Scan 34

35 Projekt-Versionen und Archive automatisierbare Verteilung von Projekten auf Teststationen Archivierung / Wiederherstellung von verschiedenen Projektständen Kennzeichnung der Testprotokolle mit der in START.MSG Version wird bei jedem Generate/Compile auf modified gesetzt Beim Archiv-Erstellen wird die Versionsnummer automatisch inkrementiert, wenn das Projekt modified ist. In den Projekt-Optionen kann die Versionsnummer mittels Release manuell inkrementiert werden (OK nicht vergessen) JTAG/Boundary Scan 35

36 Sonstiges Pineigenschaften im ATG-Report Driven-verursachende Pins im ATG-Report aufgelistet Typ des Pins Suche in CNL-Datei kann entfallen High Resolution Counter benutzt für genaue Zeitmessungen (~1 µs) auf manchen Rechnern durch Power Management beeinflusst Meldung in CASCON nach einem Test bei Abweichungen >10% Beheben durch Eintrag in Boot.ini von Windows oder Messagebox ausschalten JTAG/Boundary Scan 36

37 JTAG/Boundary Scan