ENTWURF UND REALISIERUNG EINES SATA PHYSICAL LAYERS FÜR ALTERA STRATIX II GX FPGAS

Größe: px
Ab Seite anzeigen:

Download "ENTWURF UND REALISIERUNG EINES SATA PHYSICAL LAYERS FÜR ALTERA STRATIX II GX FPGAS"

Transkript

1 Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur ENTWURF UND REALISIERUNG EINES SATA PHYSICAL LAYERS FÜR ALTERA STRATIX II GX FPGAS Großer Beleg - Verteidigung Thomas Frank Dresden, 17. April 2013

2 Inhalt 1 Einleitung Motivation und Ziele 2 Grundlagen Serial ATA Streaming optimierter SATA Controller Altera Stratix II GX 3 Transceiverkonfiguration Überblick Vorgehen Out of Band Signale Taktquelle SATA-fähige Konfiguration 4 Integration des Transceivermoduls TransceiverLayer Schnittstelle Anpassung des ATA-Streaming-Controllers 5 Messungen 6 Zusammenfassung TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 2 von 30

3 1 Einleitung TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 3 von 30

4 1 Einleitung Motivation: Streaming-optimierter Serial-ATA-Controller vorhanden Portabilität des SATA-Controllers zeigen FPGA als Beschleuniger: hohe Datenmengen erforderlich SATA-Eignung des Altera Stratix II GX FPGAs nachweisen Ziele: Gültige Transceiverkonfiguration für Verwendung von SATA Integration eines Altera-spezifischen Physical Layers in den SATA-Controller TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 4 von 30

5 2 Grundlagen TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 5 von 30

6 2 Grundlagen Serial ATA - Allgemeines Schnittstelle für interne/externe Festplatten mit hoher Verbreitung Nachfolger von IDE/PATA Treiber-Kompatibilität serielle Datenübertragung mit dezidiertem Sende- und Empfangskanal Kommunikationsschema halbduplex 3 Geschwindigkeiten: Bezeichnung Datenrate Nutzdatenrate SATA Revision 1.x 1,5 Gb/ s 150 MB/ s SATA Revision 2.x 3,0 Gb/ s 300 MB/ s SATA Revision 3.x 6,0 Gb/ s 600 MB/ s TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 6 von 30

7 2 Grundlagen Serial ATA - Schichtenmodell Abbildung nach [2] Application Layer OS-Schnittstelle, Schreib und Leseaufträge Command Layer Protokoll auf Transferebene, Adressübersetzung Transport Layer FIS Erzeugung Link Layer Protokoll auf Paketebene, CRC, Kodierung Physical Layer Erkennung, Initialisierung und Bereitstellung der Verbindung TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 7 von 30

8 2 Grundlagen Serial ATA - Physical Layer serielle Übertragung mit differenzieller Übertragungstechnik (LVDS) (De-)Serialisieren (SERDES) Taktsynchronisation/-rückgewinnung im Empfangspfad Ausgleich zwischen Empfangs- und Verarbeitungsrate (Ratematching) Finden des Byte- und Wortanfanges (Alignment) Verbindungsaufbau Erkennen/Erzeugen von Out Of Band-Signalen (OOB) TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 8 von 30

9 2 Grundlagen Streaming-optimierter SATA Controller Abbildung nach [3] SATA Implementation für Xilinx Virtex 5 (GTP DUAL) und Virtex 6 (GTXE1) Latenzminimierung durch sofortige Weiterleitung von Daten (Streaming) StreamDB als Beispielimplementierung für Applikationsschicht 32 Bit Datenpfad, variable Taktfrequenz Portabilität: Transceivermodul kapselt FPGA-spezifische Makros und stellt Controllertakt bereit 8b10b-Kodierung in TransceiverLayer verschoben TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 9 von 30

10 2 Grundlagen Altera Stratix II GX FPGA Leistung vergleichbar Xilinx Virtex 5 Transceiver (MGT) unterstützt Serielle Verbindungen bis zu 6,375 Gb/ s somit SATA 6 Gb/ s möglich SATA nicht offiziell unterstützt und kein SATA-Port vorhanden SATA-Port über SFP-Modul nachträglich hinzugefügt TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 10 von 30

11 3 Transceiverkonfiguration TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 11 von 30

12 3 Transceiverkonfiguration Überblick MultiGigaBit-Transceiver (MGT) besteht aus konfigurierbaren Elemente Ziel: SATA-fähige Konfiguration der Elemente Transceiveraufbau (Abbildung vereinfacht nach [1]) TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 12 von 30

13 3 Transceiverkonfiguration Vorgehen Konfigurationstool MegaWizard erlaubt nur vorbestimmte Transceivereinstellungen Empirisches Vorgehen: mehre Konfiguration mit MegaWizard erzeugen wichtige Konfigurationsparameter der Modulinstanziierungen identifizieren Instanziierung für SATA anpassen und mit Logikanalysator testen Beispiel: Threshold für Erkennung des Eletrical Idle Zustandes undokumentiert mehrere Tests mit Festplatten für nutzbaren Wert notwendig TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 13 von 30

14 3 Transceiverkonfiguration Out Of Band Signale 3 OOB-Signale: COMRESET, COMINIT, COMWAKE Aufbau: 6 Datenbursts (ALIGN P ) durch Electrical-Idle getrennt in jeder Übertragungsgeschwindigkeit gleiche Dauer Nutzung der Transceiver-Signale rx signaldetect und tx forceelecidle TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 14 von 30

15 3 Transceiverkonfiguration Taktquelle für SATA 6,0 Gb/ s ist Taktquelle von mind. 150 MHz nötig Altera Stratix II GX AV Entwicklungsboard besitzt keine geeignete Taktquelle, dafür konfigurierbaren VCO Austausch der Taktquelle (Quarzocszillator) des VCOs Konfiguration des VCOs für 150 MHz TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 15 von 30

16 3 Transceiverkonfiguration SATA-fähige Konfiguration Bandbreiten gesteuerter Transceiver mit konstanten Referenztakt (refclk) von 150 MHz SATA 6,0 Gb/ s: SERDES-Komponenten in double datarate SATA Geschwindigkeitsumschaltung über SATA Generation Signal TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 16 von 30

17 4 Integration des Transceivermoduls TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 17 von 30

18 4 Integration des Transceivermoduls TransceiverLayer Schnittstelle SATA Clock ist Taktsignal für Schichten des SATA-Controllers RX/TX Adapter realisieren Taktdomänenübergang der Daten RX Adapter zusätzlich für Wort-Alignment und Ratematching zuständig TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 18 von 30

19 4 Integration des Transceivermoduls Anpassung des Streamingcontrollers lange kombinatorische Pfade durch große Statemachines Pipelinestufe durch einstufigen FIFO Taktfrequenz 150 MHz für SATA 6,0 GB/ s erreicht TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 19 von 30

20 5 Messungen TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 20 von 30

21 5 Messungen Messverfahren ATASCMeasurement aus [3] zum Messen Messung mit Taktzählern Zählerwerte über FIFO abrufbar, ausgelesen mit Signaltap Messwerte: Takte ab vollständigen Erhalt des ersten FIS (SODB) bis zu letzten FIS (EODB) TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 21 von 30

22 5 Messungen SATA 1,5 Gb/s Datenrate 150 MiB/s 140 MiB/s 130 MiB/s 120 MiB/s 110 MiB/s 100 MiB/s 90 MiB/s 80 MiB/s 70 MiB/s 60 MiB/s 50 MiB/s 8 KiB Datenbankgröße Hit. DS 250GB OCZ V3 120GB WDC 500GB Limit 16 KiB 32 KiB 64 KiB 128 KiB 256 KiB 512 KiB 1 MiB 2 MiB 4 MiB 8 MiB 16 MiB 32 MiB 64 MiB 128 MiB 256 MiB 512 MiB TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 22 von 30

23 5 Messungen SATA 3,0 Gb/s Datenrate 310 MiB/s 280 MiB/s 250 MiB/s 220 MiB/s 190 MiB/s 160 MiB/s Hit. DS 250GB OCZ V3 120GB WDC 500GB Limit 130 MiB/s 100 MiB/s 70 MiB/s 40 MiB/s 8 KiB Datenbankgröße 16 KiB 32 KiB 64 KiB 128 KiB 256 KiB 512 KiB 1 MiB 2 MiB 4 MiB 8 MiB 16 MiB 32 MiB 64 MiB 128 MiB 256 MiB 512 MiB TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 23 von 30

24 5 Messungen SATA 6,0 Gb/s Datenrate 630 MiB/s 570 MiB/s 510 MiB/s 450 MiB/s 390 MiB/s 330 MiB/s OCZ V3 120GB WDC 500GB Limit 270 MiB/s 210 MiB/s 150 MiB/s 90 MiB/s 8 KiB Datenbankgröße 16 KiB 32 KiB 64 KiB 128 KiB 256 KiB 512 KiB 1 MiB 2 MiB 4 MiB 8 MiB 16 MiB 32 MiB 64 MiB 128 MiB 256 MiB 512 MiB TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 24 von 30

25 5 Messungen SATA 3,0 Gb/s: Vergleich Altera und Xilinx Xilinx Virtex 5 (V5) unterstützt maximal SATA 3,0 Gb/ s 330 MiB/s 300 MiB/s S2GX: OCZ S2GX: WDC V5: OCZ V5: WDC 270 MiB/s Datenrate 240 MiB/s 210 MiB/s 180 MiB/s 150 MiB/s 120 MiB/s 90 MiB/s 8 KiB Datenbankgröße 16 KiB 32 KiB 64 KiB 128 KiB 256 KiB 512 KiB 1 MiB 2 MiB 4 MiB 8 MiB 16 MiB 32 MiB 64 MiB 128 MiB 256 MiB 512 MiB TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 25 von 30

26 5 Messungen Ressourcenbedarf ALM Reg. ALUT M4K Clocks PLL Streaming-Ctrl SATA-Ctrl Trans-Layer Gesamt Anteil(%) ,5 TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 26 von 30

27 6 Zusammenfassung TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 27 von 30

28 6 Zusammenfassung Funktionierende Transceiverkonfiguration für SATA mit Altera Stratix II GX Unterstütztung für alle 3 Übertragungsgeschwindigkeiten Integration der Transceiverkonfiguration in Streaming-optimierten SATA Controller Anpassung des Controllers für SATA 6,0 Gb/ s auf 150 MHz Verarbeitungstakt TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 28 von 30

29 Ausgewählte Quellen [1] Altera. Stratix II GX Device Handbook, siigx5v1-4.3 edition, [2] D. Anderson. SATA Storage Technology: Serial ATA. MindShare technology series. MindShare Press, [3] P. Lehmann. Implementierung eines auf Streaming optimierten SATA-Host-Bus-Adapters (HBA). Bachelorarbeit, Technische Universität Dresden, [4] SerialATA Workgroup. Serial ATA: High Speed Serialized AT Attachment, 1.0a edition. TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 29 von 30

30 TU Dresden, 17. April 2013 SATA Physical Layer für Altera Stratix II GX Folie 30 von 30

Universelle Speicherschnittstelle für große externe Speicher

Universelle Speicherschnittstelle für große externe Speicher Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Belegverteidigung Universelle Speicherschnittstelle für große Marco Zulkowski Marco.Zulkowski@mailbox.tu-dresden.de

Mehr

Universelle Speicherschnittstelle für große externe Speicher

Universelle Speicherschnittstelle für große externe Speicher Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Universelle Speicherschnittstelle für große Marco Zulkowski Marco.Zulkowski@mailbox.tu-dresden.de

Mehr

Implementierung eines auf Streaming optimierten SATA-Host-Bus-Adapters (HBA)

Implementierung eines auf Streaming optimierten SATA-Host-Bus-Adapters (HBA) Fakultät Informatik, Inst. für Tech. Informatik, Prof. für VLSI-Entwurfssysteme, Diagnostik und Architektur Implementierung eines auf Streaming optimierten SATA-Host-Bus-Adapters (HBA) Patrick Lehmann

Mehr

Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur USB 3.0. Hauptseminar Technische Informatik. Bastian Lindner

Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur USB 3.0. Hauptseminar Technische Informatik. Bastian Lindner Fakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur USB 3.0 Hauptseminar Technische Informatik Bastian Lindner Dresden, 3.12.2008 Gliederung 1. Einleitung 2. Geschichte 3.

Mehr

Fakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. Diplomverteidigung

Fakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. Diplomverteidigung Fakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Diplomverteidigung Entwurf und Implementierung eines zuverlässigen verbindungsorientierten Transportprotokolls für die

Mehr

Realisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden Nutzerdesigns auf Rekonfigurierbarer Hardware

Realisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden Nutzerdesigns auf Rekonfigurierbarer Hardware Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Realisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden

Mehr

Entwurf und Implementierung eines statischen Backbones für die Kommunikation mit dynamischen Nutzerpartitionen auf einem Multi-FPGA-Board

Entwurf und Implementierung eines statischen Backbones für die Kommunikation mit dynamischen Nutzerpartitionen auf einem Multi-FPGA-Board Zwischenvortag zur Studienarbeit Entwurf und Implementierung eines statischen Backbones für die Kommunikation mit dynamischen Nutzerpartitionen auf einem Multi-FPGA-Board Albert Schulz Dresden, 1 Gliederung

Mehr

Implementierung eines universellen IPv6 Protokollstapels

Implementierung eines universellen IPv6 Protokollstapels Fakultät Informatik, Inst. für Technische Informatik, Prof. für VLSI-Entwurfssysteme, Diagnostik und Architektur Implementierung eines universellen IPv6 Protokollstapels Kolloquium zum Masterpraktikum

Mehr

ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR

ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR Vortrag zum großen Beleg Andrej Olunczek Andrej.Olunczek@mailbox.tu-dresden.de

Mehr

DYNAMISCHE ARCHITEKTURADAPTION VON HARDWARE-AGENTENSYSTEMEN

DYNAMISCHE ARCHITEKTURADAPTION VON HARDWARE-AGENTENSYSTEMEN Institut für Technische Informatik Fakultät Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur DYNAMISCHE ARCHITEKTURADAPTION VON HARDWARE-AGENTENSYSTEMEN Diplomverteidigung Marcel

Mehr

"FlexRIO hat sich als ideale Basis für den Test schneller Kommunikationsschnittstellen erwiesen." - Michael Rost, IRS Systementwicklung GmbH

FlexRIO hat sich als ideale Basis für den Test schneller Kommunikationsschnittstellen erwiesen. - Michael Rost, IRS Systementwicklung GmbH Test von Glasfaserkommunikation bis zu 2,5 Gbit/s auf Basis von NI FlexRIO "FlexRIO hat sich als ideale Basis für den Test schneller Kommunikationsschnittstellen erwiesen." - Michael Rost, IRS Systementwicklung

Mehr

Fachbereich Medienproduktion

Fachbereich Medienproduktion Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik I Datenübertragung Parallel z.b. PCI D0... D8 8 parallele Datenleitungen n parallele Steuerleitungen

Mehr

T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series

T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series Inhalt 1. Einführung... 2 2. Anforderungen... 2 3. Komponenten... 3 3.1. PXI 7952R... 3 3.2. Fiber Optical Interface Module

Mehr

High Level-Synthese eines Keypoint-Detection- Algorithmus für FPGAs

High Level-Synthese eines Keypoint-Detection- Algorithmus für FPGAs Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Belegarbeit High Level-Synthese eines Keypoint-Detection- Algorithmus für FPGAs Max

Mehr

DIPLOMARBEIT. Entwurf und Implementierung eines modularen USB-Stacks für eingebettete Controller ohne Betriebssystem. Uwe Pfeiffer

DIPLOMARBEIT. Entwurf und Implementierung eines modularen USB-Stacks für eingebettete Controller ohne Betriebssystem. Uwe Pfeiffer Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur DIPLOMARBEIT Entwurf und Implementierung eines modularen USB-Stacks für eingebettete

Mehr

FPGA-basierte Automatisierungssysteme

FPGA-basierte Automatisierungssysteme Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur FPGA-basierte Automatisierungssysteme Stephan Hensel Dresden, 05.12.2012 Gliederung

Mehr

Konzeption und Realisierung einer Testplattform zur Analyse von seriellen Hochgeschwindigkeitsschnittstellen für SoC Debug-Aufgaben

Konzeption und Realisierung einer Testplattform zur Analyse von seriellen Hochgeschwindigkeitsschnittstellen für SoC Debug-Aufgaben Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Konzeption und Realisierung einer Testplattform zur Analyse von seriellen Hochgeschwindigkeitsschnittstellen

Mehr

Realisierung einer MC-basierten Optionspreisberechnung mit FloPoCo

Realisierung einer MC-basierten Optionspreisberechnung mit FloPoCo Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Realisierung einer MC-basierten Optionspreisberechnung mit FloPoCo Christian Skubich

Mehr

Vortrag zur Diplomarbeit

Vortrag zur Diplomarbeit Fakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zur Diplomarbeit Entwurf und Implementierung eines zuverlässigen verbindungsorientierten Transportprotokolls für

Mehr

Untersuchungen zur effizienten Implementierung eines mathematischen Algorithmus in einem FPGA am Beispiel eines Sudoku-Lösers

Untersuchungen zur effizienten Implementierung eines mathematischen Algorithmus in einem FPGA am Beispiel eines Sudoku-Lösers Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Diplom Untersuchungen zur effizienten Implementierung eines mathematischen

Mehr

ANALYSE DER LATENZEN IM KOMMUNIKATIONSSTACK EINES PCIE-GEKOPPELTEN FPGA-BESCHLEUNIGERS. Sascha Kath

ANALYSE DER LATENZEN IM KOMMUNIKATIONSSTACK EINES PCIE-GEKOPPELTEN FPGA-BESCHLEUNIGERS. Sascha Kath ANALYSE DER LATENZEN IM KOMMUNIKATIONSSTACK EINES PCIE-GEKOPPELTEN FPGA-BESCHLEUNIGERS Sascha Kath Dresden, Gliederung 1. Motivation & Zielstellung 2. Systembeschreibung 3. Implementierung und Messungen

Mehr

Handbuch. S/ATA PCI Card 1+1. deutsch.

Handbuch. S/ATA PCI Card 1+1. deutsch. Handbuch S/ATA PCI Card 1+1 deutsch Handbuch_Seite 2 Inhalt 1. Einleitung, Eigenschaften, Lieferumfang 3 2. Software Installation 4 Änderungen des Handbuchs bleiben vorbehalten, auch ohne vorherige Ankündigung.

Mehr

Implementierung eines Dateisystems für Java-basierte eingebettete Systeme

Implementierung eines Dateisystems für Java-basierte eingebettete Systeme Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Implementierung eines Dateisystems (Zwischenstand Bachelorarbeit) Dresden, 2012 Gliederung

Mehr

Implementierung eines auf Streaming optimierten SATA-Host-Bus-Adapters (HBA)

Implementierung eines auf Streaming optimierten SATA-Host-Bus-Adapters (HBA) Fakultät Informatik, Inst. für Tech. Informatik, Prof. für VLSI-Entwurfssysteme, Diagnostik und Architektur optimierten SATA-Host-Bus-Adapters (HBA) Kolloquium zur Bachelorarbeit Patrick Lehmann Dresden,

Mehr

Cswitch Seminar. HWS 08 Von Andreas Peters. Cswitch Seminar, Andreas Peters

Cswitch Seminar. HWS 08 Von Andreas Peters. Cswitch Seminar, Andreas Peters Cswitch Seminar Von Andreas Peters 1 Gliederung Einführung Daten / Anwendungsgebiete Aufbau: Kommunikationsstruktur Vier Tiles Sonstige Features Kleine Zusammenfassung 2 Einführung Was ist Cswitch? 3 Exceeding

Mehr

Parametrisierbare Busschnittstelle für IP-Cores

Parametrisierbare Busschnittstelle für IP-Cores Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Parametrisierbare Busschnittstelle für IP-Cores Belegverteidigung Dresden, 30.11.2010

Mehr

Großer Beleg. Björn Gottschall Dresden,

Großer Beleg. Björn Gottschall Dresden, Implementierung eines Linux-Gerätetreibers zur dynamischen Allokation von isolierten Kommunikationskanälen zu partiell konfigurierten FPGA-Kernen in einem Zynq-System Großer Beleg Björn Gottschall Dresden,

Mehr

Thread basierte partielle Rekonfiguration von SoC Systemen. Frank Opitz INF-M1 Anwendung 1 - Wintersemester 2009/

Thread basierte partielle Rekonfiguration von SoC Systemen. Frank Opitz INF-M1 Anwendung 1 - Wintersemester 2009/ Thread basierte partielle Rekonfiguration von SoC Systemen INF-M1 Anwendung 1 - Wintersemester 2009/2010 24. November 2009 Inhalt Motivation Zielsetzung dynamische Re-/Konfiguration von SoC FPGAs Auswahl

Mehr

Realisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden Nutzerdesigns auf rekonfigurierbarer Hardware

Realisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden Nutzerdesigns auf rekonfigurierbarer Hardware Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Realisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden

Mehr

Test of 1 GBit/s Fiber optical communication

Test of 1 GBit/s Fiber optical communication Test of 1 GBit/s Fiber optical communication interfaces based on FlexRIO R-Series Lösungen von IRS für den Test von schnellen Kommunikationsschnittstellen im Bereich von 1 Gbit/s Michael Rost Dipl. Ing.

Mehr

Übersicht aktueller heterogener FPGA-SOCs

Übersicht aktueller heterogener FPGA-SOCs Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Übersicht aktueller heterogener FPGA-SOCs Vortrag zum Lehrstuhlseminar Tilo Zschau tilo.zschau@mailbox.tu-dresden.de

Mehr

Beschleunigung von Bild-Segmentierungs- Algorithmen mit FPGAs

Beschleunigung von Bild-Segmentierungs- Algorithmen mit FPGAs Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Algorithmen mit FPGAs Vortrag von Jan Frenzel Dresden, Gliederung Was ist Bildsegmentierung?

Mehr

3D-Punktkorrelation auf Basis von 2D-Bildern auf einer FPGA-Plattform

3D-Punktkorrelation auf Basis von 2D-Bildern auf einer FPGA-Plattform Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI Entwurfssysteme, Diagnostik und Architektur 3D-Punktkorrelation auf Basis von 2D-Bildern auf einer FPGA-Plattform Zwischenvortrag

Mehr

3D-Punktkorrelation auf Basis von 2D-Bildern auf einer FPGA-Plattform

3D-Punktkorrelation auf Basis von 2D-Bildern auf einer FPGA-Plattform Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI Entwurfssysteme, Diagnostik und Architektur 3D-Punktkorrelation auf Basis von 2D-Bildern auf einer FPGA-Plattform Verteidigung

Mehr

COOL HASHING MIT FPGAS. Robert Bachran

COOL HASHING MIT FPGAS. Robert Bachran COOL HASHING MIT FPGAS Robert Bachran Dresden, 16.1.2012 Einführung Grundlagen Kriterien für gute Hashverfahren Grundlagen FPGAs Hashverfahren auf FPGAs Skein auf FPGA Evolutionäre Hashverfahren Energiesparendes

Mehr

Masterarbeit. Entwicklung und Inbetriebnahme eines Coprozessors zur Ansteuerung von BLDC-Motoren mit einem leistungsschwachen Prozessorkern

Masterarbeit. Entwicklung und Inbetriebnahme eines Coprozessors zur Ansteuerung von BLDC-Motoren mit einem leistungsschwachen Prozessorkern Fakultät Informatik Institut für Technische Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Masterarbeit Entwicklung und Inbetriebnahme eines Coprozessors zur Ansteuerung von

Mehr

Ausarbeitung eines Praktikumsversuches zum Design eines 1-Wire-Master-Controllers Falk Niederlein

Ausarbeitung eines Praktikumsversuches zum Design eines 1-Wire-Master-Controllers Falk Niederlein Großer Beleg Ausarbeitung eines Praktikumsversuches zum Design eines 1-Wire-Master-Controllers Falk Niederlein Folie 1 Gliederung 1 Allgemein 2 Architektur 3 1-Wire-Protokoll 4 Praktikumsversuch 5 Zusammenfassung

Mehr

ABLEITUNG ZUSÄTZLICHER STEUERGRÖSSEN FÜR DIE STRAHLFORMUNG IN EINEM LASER-SCANNER IM ECHTZEITBETRIEB

ABLEITUNG ZUSÄTZLICHER STEUERGRÖSSEN FÜR DIE STRAHLFORMUNG IN EINEM LASER-SCANNER IM ECHTZEITBETRIEB Fakultät Informatik, Institut für Technische Informatik ABLEITUNG ZUSÄTZLICHER STEUERGRÖSSEN FÜR DIE STRAHLFORMUNG IN EINEM LASER-SCANNER IM ECHTZEITBETRIEB Studienarbeit Patrick Schöps Dresden, 09.02.2017

Mehr

Verteidigung der Bachelorarbeit, Willi Mentzel

Verteidigung der Bachelorarbeit, Willi Mentzel Verteidigung der Bachelorarbeit, Willi Mentzel Motivation U.S. Energy Consumption Breakdown 3x Durchschnittliche Leistungsaufnahme 114 Millionen kw Hohes Optimierungspotential 2 Ziele für Energieoptimierung

Mehr

Digitale Signalprozessor - Architekturen im Überblick

Digitale Signalprozessor - Architekturen im Überblick Fakultät Informatik Institut für technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Digitale Signalprozessor - Architekturen im Überblick Dresden, 3. Februar 2010 Dirk

Mehr

Energieeffizienz und Performance von Networks-on-Chip

Energieeffizienz und Performance von Networks-on-Chip Fakultät Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Energieeffizienz und Performance von Networks-on-Chip Marco Zulkowski Marco.Zulkowski@mailbox.tu-dresden.de Dresden,

Mehr

Software Defined Radio

Software Defined Radio Vortrag zum Hauptseminar Software Defined Radio Eine Anwendung der schnellen digitalen Signalverarbeitung Michael Freitag, michael.freitag@mailbox.tu-dresden.de Dresden, 03.02.2010 Gliederung 1. Einführung

Mehr

Das ISO / OSI -7 Schichten Modell

Das ISO / OSI -7 Schichten Modell Begriffe ISO = Das ISO / OSI -7 Schichten Modell International Standardisation Organisation Dachorganisation der Normungsverbände OSI Model = Open Systems Interconnection Model Modell für die Architektur

Mehr

Produkte und Preise TERRA MOBILE

Produkte und Preise TERRA MOBILE Produkte und Preise TERRA Art# CH1220459 CH1220564 CH1220550 CH1220574 CH1220539 Bezeichnung TERRA 1451 TERRA 1460 TERRA 1515 TERRA 1515 TERRA 1530 Intel Core i3-5020u Processor (3M Cache, 2.20 GHz) Intel

Mehr

PCI Express SATA III RAID Controller Karte mit Mini-SAS SFF-8087 Anschluss intern mit HyperDuo

PCI Express SATA III RAID Controller Karte mit Mini-SAS SFF-8087 Anschluss intern mit HyperDuo PCI Express SATA III RAID Controller Karte mit Mini-SAS SFF-8087 Anschluss intern mit HyperDuo StarTech ID: PEXSAT34SFF Mit der PCI Express 2.0 SATA-Controllerkarte PEXSAT34SFF können einem Computer über

Mehr

Großer Beleg. Arithmetische Optimierung eines kryptographischen Algorithmus für moderne FPGA-Architekturen. Peter Heinzig. 17.

Großer Beleg. Arithmetische Optimierung eines kryptographischen Algorithmus für moderne FPGA-Architekturen. Peter Heinzig. 17. Großer Beleg Arithmetische Optimierung eines kryptographischen Algorithmus für moderne FPGA-Architekturen Peter Heinzig 17. Januar 2011 1/23 Peter Heinzig Großer Beleg Überblick Einleitung 1 Einleitung

Mehr

Ist NVMe das Speicherprotokoll der Zukunft?

Ist NVMe das Speicherprotokoll der Zukunft? Ist NVMe das Speicherprotokoll der Zukunft? Storage Symposium Wien 20. November 2018 1 Warum ein neues Speicherzugriffsprotokoll? NVMe wurde für den Block-Zugriff auf PCIe Speicherkarten entwickelt Bisherige

Mehr

Untersuchung und Vorstellung moderner Grafikchiparchitekturen

Untersuchung und Vorstellung moderner Grafikchiparchitekturen Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Untersuchung und Vorstellung moderner Grafikchiparchitekturen Hauptseminar Technische

Mehr

Ein Überblick über MIMO- Systeme und deren Einsatzgebiete.

Ein Überblick über MIMO- Systeme und deren Einsatzgebiete. Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Hauptseminar Ein Überblick über MIMO- Systeme und deren Einsatzgebiete.

Mehr

Embedded Linux für SoC Applikationen

Embedded Linux für SoC Applikationen Mitglied der Helmholtz-Gemeinschaft Embedded Linux für SoC Applikationen Beispielkonfiguration Virtex4 FX12 23. März 2009 Georg Schardt Embedded Linux für SoC Applikationen Modulaufbau Entwicklungsumgebung

Mehr

Multi-Port-Speichermanager für die Java-Plattform SHAP

Multi-Port-Speichermanager für die Java-Plattform SHAP Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Multi-Port-Speichermanager für die Java-Plattform SHAP DASS 2008 Martin Zabel, Peter

Mehr

Hardware/Software-Entwicklung + Teststand für Libera Hadron. im Rahmen des Kollaborationstreffen am 27.11.2009

Hardware/Software-Entwicklung + Teststand für Libera Hadron. im Rahmen des Kollaborationstreffen am 27.11.2009 Hardware/Software-Entwicklung + Teststand für Libera Hadron im Rahmen des Kollaborationstreffen am 27.11.2009 1 Inhalt Vorstellung der zentralen Hardware BPM Extender 3000 (2. Prototyp) Hardwareentwicklung

Mehr

STORAGEGEHÄUSE FÜR 2 3,5" SATA/SATAII FESTPLATTEN. Bedienungsanleitung. 1 Funktionsmerkmale. 2 Systemanforderungen

STORAGEGEHÄUSE FÜR 2 3,5 SATA/SATAII FESTPLATTEN. Bedienungsanleitung. 1 Funktionsmerkmale. 2 Systemanforderungen 1 Funktionsmerkmale Stimmt überein mit den Standardspezifikationen USB 1.1 und USB 2.0 STORAGEGEHÄUSE FÜR 2 3,5" SATA/SATAII FESTPLATTEN Hochgeschwindigkeitsübertragung mit einer Datenrate von bis zu 480

Mehr

FPGA - aktuelle Bausteine und ihre Anwendungen von Altera

FPGA - aktuelle Bausteine und ihre Anwendungen von Altera FPGA - aktuelle Bausteine und ihre Anwendungen von Altera T E C H N I S C H E I N F O R M A T I K P R Ä S E N T A T I O N 1 8. 0 1. 2 0 1 8 B E R N H A R D S A N G M A T R I K E L N U M M E R : 6 4 0 3

Mehr

Single-Ended -Datenübertragung (Asymmetrische Übertragung)

Single-Ended -Datenübertragung (Asymmetrische Übertragung) Datenübertragung 1 Asymmetrische Datenübertragung ( Single ended ) und symmetrische (differenzielle) Datenübertragung Parallele und serielle Übertragung Anhang Topologien Datenübertragungssysteme: Beispiele

Mehr

Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext

Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext Till Fischer 03.11.2011 FZI Forschungszentrum Informatik Embedded Systems & Sensors Engineering (ESS)

Mehr

Effiziente Bibliotheken für FPGA-Resynthese- Algorithmen

Effiziente Bibliotheken für FPGA-Resynthese- Algorithmen Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Effiziente Bibliotheken für FPGA-Resynthese- Algorithmen Basierend auf: Kennings,

Mehr

Entwicklung mit Xilinx-FPGAs

Entwicklung mit Xilinx-FPGAs Entwicklung mit Xilinx-FPGAs FZJ - ZEL - Abteilung für Experimentsysteme und Kommunikationstechnik (Harald Kleines) Motivation Technologie Entwicklungsprozeß DAQ in der Hadronenphysik Projekte im FZJ mit

Mehr

MESSTECHNIK. Die neue Generation.

MESSTECHNIK. Die neue Generation. Die neue Generation. ROTEC Die vierte Generation von ROTEC Messsystemen. Das ROTEC wurde für einen noch flexibleren Einsatz entwickelt. Es ist mobiler, vielseitiger und bietet eine verbesserte Signalqualität

Mehr

SATA - USB 2,5" HDD-LAUFWERK (DA-70555) Benutzerhandbuch

SATA - USB 2,5 HDD-LAUFWERK (DA-70555) Benutzerhandbuch SATA - USB 2,5" HDD-LAUFWERK (DA-70555) Benutzerhandbuch INHALT 1. Eigenschaften........................... 1 2. Systemanforderungen.................... 1 3. Treiber-Installation.......................

Mehr

PCI Express 3.0 Features and Highspeed Switching / Interconnect

PCI Express 3.0 Features and Highspeed Switching / Interconnect PCI Express 3.0 Features and Highspeed Switching / Interconnect Präsentation von Conrad Sachweh Gliederung 1. Was ist PCIe 2. PCIe 3.0 Features 3. Switches 4. Fazit Präsentation von Conrad Sachweh 2 1.

Mehr

Hardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg

Hardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg Hardware PCI-Bus Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Hardware PCI-Bus 1/23 2008-08-06 Übersicht Inhalt:

Mehr

Hardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg

Hardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg Hardware PCI-Bus Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2007/2008 Hardware PCI-Bus 1/23 2007-10-26 Übersicht Inhalt:

Mehr

Klausur - Digitaltechnik

Klausur - Digitaltechnik Klausur - Digitaltechnik Aufgabe : Testen integrierter Schaltungen: D-Algorithmus (3 Punkte: a 2, b, c 5, d 3, e 2) B = S N A >= O OR Der Ausgang des N-Gatters soll auf einen Stuck-AT--Fehler überprüft

Mehr

Tristate Buffer / erste Module

Tristate Buffer / erste Module IP-Core Generator / Automaten / Platzierung Tristate Buffer / erste Module 27 November 2009 Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel Self-Organization 27 November 2009 1 Inhalt IP-Core Generator Implementierung

Mehr

Core. Proxy. In einer Stunde überträgt die Funkzelle 50 Mbit/s * 3600 s / 8 bits/byte = 22,5 GB.

Core. Proxy. In einer Stunde überträgt die Funkzelle 50 Mbit/s * 3600 s / 8 bits/byte = 22,5 GB. 1. Die Allnet Flat Unter dieser Bezeichnung bietet ein Mobilnetzbetreiber einen netzübergreifenden monatlichen Pauschaltarif an. Das eigene Netz wird nach dem neuesten Mobilfunk-Standard mit Übertragungsgeschwindigkeiten

Mehr

SU738-0 Manual. Allgemein: Funktion:

SU738-0 Manual. Allgemein: Funktion: SU738 SFP Interface 2.5Gbps 16bitSeite 1 von 824. Januar 2014 SU738-0 Manual Allgemein: Die Platine SU738 wurde als Submodulsteckkarte für die Logicbox entwickelt. Sie dient als optische Schnittstelle

Mehr

Messsysteme für den SwissFEL

Messsysteme für den SwissFEL Messsysteme für den SwissFEL Signalauswertung mit Xilinx Virtex-5 FPGAs Embedded Computing Conference 2011 Christa Zimmerli Masterstudentin MSE Wissenschaftliche Assistentin christa.zimmerli@fhnw.ch Institut

Mehr

Einfaches und sicheres Pairing für Bluetooth Smart

Einfaches und sicheres Pairing für Bluetooth Smart Einfaches und sicheres Pairing für Bluetooth Smart (Präsentiert an der Embedded Computing Conference Winterthur, 5. Juni 2018) Lukas Widmer, Marcel Meli Kontakt: Prof. Dr. Marcel Meli Marcel.Meli@zhaw.ch

Mehr

Dimensionierung einer Sequenz- und Flusskontrolle für die zuverlässige Hochleistungsdatenübertragung auf FPGAs

Dimensionierung einer Sequenz- und Flusskontrolle für die zuverlässige Hochleistungsdatenübertragung auf FPGAs Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Dimensionierung einer Sequenz- und Belegverteidigung s8380809@mail.zih.tu-dresden.de

Mehr

Zenit Music

Zenit Music 13.05.2013 (1) Allgemeines (2) Vorwissen(?) (3) Funktionsweise des (4) -RS232 (5) beim ATMEGA 32 13.05.2013 2 Allgemeines 13.05.2013 3 : Universal Asynchronus Reciever and Transmitter 13.05.2013 4 : Universal

Mehr

Sicherheit von SafetyLON und LON-over-IP

Sicherheit von SafetyLON und LON-over-IP Fakultät Informatik, Institut für Angewandte Informatik, Lehrstuhl für Technische Informationssysteme Sicherheit von SafetyLON und LON-over-IP Sebastian Nelk (sebastian@nelk.de) Technische Universität

Mehr

Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI - EDA. Implementierung eines UDP/IP-Stacks in Hardware.

Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI - EDA. Implementierung eines UDP/IP-Stacks in Hardware. Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI - EDA Implementierung eines -Stacks in Hardware Dresden, Gliederung 1. Aufgabenstellung 2. Überblick 1. Allgemein 2. MAC 3. IP

Mehr

Benutzerhandbuch 3,5" HDD-LAUFWERK SATA - USB (DA-70575)

Benutzerhandbuch 3,5 HDD-LAUFWERK SATA - USB (DA-70575) SATA - USB 3,5" HDD-LAUFWERK (DA-70575) Benutzerhandbuch INHALT 1. Eigenschaften........................... 1 2. Systemanforderungen..................... 3 3. Treiber-Installation.......................

Mehr

USB auf 2x Seriell Adapter - USB zu RS232 / RS422 / RS485 Seriell Konverter (COM) StarTech ID: ICUSB

USB auf 2x Seriell Adapter - USB zu RS232 / RS422 / RS485 Seriell Konverter (COM) StarTech ID: ICUSB USB auf 2x Seriell Adapter - USB zu RS232 / RS422 / RS485 Seriell Konverter (COM) StarTech ID: ICUSB2324852 Der ICUSB2324852 2 Port USB-auf-RS232/RS422/RS485-Seriell-Adapter mit COM-Speicherung ermöglicht

Mehr

Hypertransport. Parallele Rechnerarchitekturen. Patrice Weisemann

Hypertransport. Parallele Rechnerarchitekturen. Patrice Weisemann Hypertransport Parallele Rechnerarchitekturen Patrice Weisemann Gliederung Meilensteine der Hypertransport-Entwicklung Motivation & Ziele Technischer Überblick Anwendungsgebiete Hypertransport vs. Infiniband

Mehr

Verlustleistungsreduzierung in Datenpfaden

Verlustleistungsreduzierung in Datenpfaden Verlustleistungsreduzierung in Datenpfaden F. Grassert, F. Sill, D. Timmermann Inhalt Motivation Analyse der Ausgangssituation Verlustleistung in der Schaltungstechnik Selbstgetaktete dynamische Logiken

Mehr

Dekodierung eines Funkfernschreibersignals mithilfe der Zynq-Plattform. Lehrstuhlseminar Benjamin Koch

Dekodierung eines Funkfernschreibersignals mithilfe der Zynq-Plattform. Lehrstuhlseminar Benjamin Koch Dekodierung eines Funkfernschreibersignals mithilfe der Zynq-Plattform Lehrstuhlseminar Benjamin Koch Dresden, 27.08.2015 Gliederung Aufgabenstellung Funkfernschreiben (RTTY) Aufbau des Systems Fazit und

Mehr

Simulative Verifikation und Evaluation des Speichermanagements einer Multi-Core-Prozessorarchitektur am Beispiel von SHAP

Simulative Verifikation und Evaluation des Speichermanagements einer Multi-Core-Prozessorarchitektur am Beispiel von SHAP Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Simulative Verifikation und Evaluation des Speichermanagements einer Multi-Core-Prozessorarchitektur

Mehr

Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO

Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO Dipl.-Ing. (FH) Christoph Landmann, M.Sc. Regional Product Engineer Automated Test National Instruments Germany GmbH Agenda Was ist Peer-To-Peer

Mehr

Verteidigung der Studienarbeit ANALYSE DER BEOBACHTBARKEIT DER FEHLERFORTPFLANZUNG IN EINEM MIKROPROZESSOR ANHAND VERSCHIEDENER TRACE-KONFIGURATIONEN

Verteidigung der Studienarbeit ANALYSE DER BEOBACHTBARKEIT DER FEHLERFORTPFLANZUNG IN EINEM MIKROPROZESSOR ANHAND VERSCHIEDENER TRACE-KONFIGURATIONEN Verteidigung der Studienarbeit ANALYSE DER BEOBACHTBARKEIT DER FEHLERFORTPFLANZUNG IN EINEM MIKROPROZESSOR ANHAND VERSCHIEDENER TRACE-KONFIGURATIONEN Dresden, 11.05.2017 Matthias Brinker Gliederung 1.

Mehr

Mikrocomputertechnik. Thema: Serielle Schnittstelle / UART

Mikrocomputertechnik. Thema: Serielle Schnittstelle / UART Mikrocomputertechnik Thema: Serielle Schnittstelle / UART Parallele vs. serielle Datenübertragung Parallele Datenübertragung Mehrere Bits eines Datums werden zeitgleich mittels mehrerer Datenleitungen

Mehr

Wird mit einer 2-jährigen StarTech.com-Garantie sowie lebenslanger kostenloser technischer Unterstützung geliefert.

Wird mit einer 2-jährigen StarTech.com-Garantie sowie lebenslanger kostenloser technischer Unterstützung geliefert. 4 Port PCI Express USB 3.0 SuperSpeed Schnittstellenkarte mit UASP - SATA intern StarTech ID: PEXUSB3S4V Mit der PCI Express USB 3.0-Karte (mit SATA-Stromversorgung) PEXUSB3S4V werden einem PCI Expressfähigen

Mehr

2 Port PCI Express 2.0 SATA III 6Gb/s Raid Controller Karte mit 2 msata Anschlüssen und HyperDuo SSD Tiering

2 Port PCI Express 2.0 SATA III 6Gb/s Raid Controller Karte mit 2 msata Anschlüssen und HyperDuo SSD Tiering 2 Port PCI Express 2.0 SATA III 6Gb/s Raid Controller Karte mit 2 msata Anschlüssen und HyperDuo SSD Tiering StarTech ID: PEXMSATA3422 Mit der PCI Express SATA-Karte PEXMSATA3422 können Sie die Gesamtgeschwindigkeit

Mehr

Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. PCI Express. Dirk Wischeropp. Dresden, 07.06.

Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. PCI Express. Dirk Wischeropp. Dresden, 07.06. Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur PCI Express Dirk Wischeropp Dresden, 07.06.2011 Gliederung 1 Einleitung 2 Architektur 3 Layering 4 Zusammenfassung

Mehr

Simulative Verifikation und Evaluation des Speichermanagements einer Multi-Core-Prozessorarchitektur am Beispiel von SHAP

Simulative Verifikation und Evaluation des Speichermanagements einer Multi-Core-Prozessorarchitektur am Beispiel von SHAP Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Simulative des Speichermanagements einer Multi-Core-Prozessorarchitektur am Beispiel

Mehr

Benutzer Handbuch. Front-Panel I/O BOX mit dazugehörigen Verbindungskabeln.

Benutzer Handbuch. Front-Panel I/O BOX mit dazugehörigen Verbindungskabeln. Benutzer Handbuch ALLGEMEINE SPEZIFIKATION Front-Panel I/O BOX mit dazugehörigen Verbindungskabeln. INSTALLATION: A. Stellen Sie sicher, daß das System nach dem Herunterfahren ausgeschaltet ist und öffnen

Mehr

Einleitung Architektur Schnittstellen Dateisysteme 3D XPoint im Vergleich Zusammenfassung Literatur. 3D XPoint. Patrick Wittke

Einleitung Architektur Schnittstellen Dateisysteme 3D XPoint im Vergleich Zusammenfassung Literatur. 3D XPoint. Patrick Wittke 3D XPoint Patrick Wittke Arbeitsbereich Wissenschaftliches Rechnen Fachbereich Informatik Fakultät für Mathematik, Informatik und Naturwissenschaften Universität Hamburg 2015-06-07 Patrick Wittke 3D XPoint

Mehr

Modul 117. OSI-Referenzmodell

Modul 117. OSI-Referenzmodell Modul 117 Modulbezeichnung: Kompetenzfeld: Kompetenz: - und Netzinfrastruktur für ein kleines Unternehmen realisieren Network Management 6.3. Kennt den Zweck und die Funktion der Schichtenmodelle( OSI

Mehr

Untersuchungen zur effizienten Implementierung eines mathematischen Algorithmus in einem FPGA am Beispiel eines Sudoku-Lösers

Untersuchungen zur effizienten Implementierung eines mathematischen Algorithmus in einem FPGA am Beispiel eines Sudoku-Lösers Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Diplom Untersuchungen zur effizienten Implementierung eines mathematischen

Mehr

Peripherie Komplexe serielle Schnittstellen

Peripherie Komplexe serielle Schnittstellen Peripherie Komplexe serielle Schnittstellen Kennzeichen Aufwändigere Physical Layer Darstellungen Praktisch immer asynchron Blockübertragungen Asynchronität: Taktrückgewinnung nötig Overhead bei Bit-Übertragung

Mehr

Die nächste Storage Generation Vorteile und Änderungen mit 12Gb/s SAS von Avago Storage Dominik Mutterer, Field Application Engineer

Die nächste Storage Generation Vorteile und Änderungen mit 12Gb/s SAS von Avago Storage Dominik Mutterer, Field Application Engineer Die nächste Storage Generation Vorteile und Änderungen mit 12Gb/s SAS von Avago Storage Dominik Mutterer, Field Application Engineer Agenda Avago Who? 12Gb/s SAS Produktüberblick Vorteile durch 12Gb/s

Mehr

Bussysteme zur Anbindung von Massenspeichern

Bussysteme zur Anbindung von Massenspeichern Fakultät Informatik, Technische Informatik, Professur für VLSI-Entwurfssysteme Diagnostik und Architektur Bussysteme zur Anbindung von Max Köhler Dresden, 16. Juni 2010 Übersicht 1. Motivation 2. ST-506

Mehr

Rechnernetze II WS 2013/2014. Betriebssysteme / verteilte Systeme Tel.: 0271/ , Büro: H-B 8404

Rechnernetze II WS 2013/2014. Betriebssysteme / verteilte Systeme Tel.: 0271/ , Büro: H-B 8404 Rechnernetze II WS 2013/2014 Betriebssysteme / verteilte Systeme rolanda.dwismuellera@duni-siegena.de Tel.: 0271/740-4050, Büro: H-B 8404 Stand: 5. Mai 2014 Betriebssysteme / verteilte Systeme Rechnernetze

Mehr