3D-Punktkorrelation auf Basis von 2D-Bildern auf einer FPGA-Plattform
|
|
- Kerstin Hase
- vor 5 Jahren
- Abrufe
Transkript
1 Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI Entwurfssysteme, Diagnostik und Architektur 3D-Punktkorrelation auf Basis von 2D-Bildern auf einer FPGA-Plattform Verteidigung zur Diplomarbeit Simon Willeke Dresden,
2 Gliederung 1 Einleitung 2 Grundlagen 3 FPGA Entwurf 5 Ergebnisse 6 Diskussion Folie 2 von 34
3 1 Einleitung 3D Scanning: viele Verfahren Beispielanwendungen Computer Vision: Kinect, autonome Navigation Kooperation mit Wissenschaftlern vom Institut für angewandte Optik, Friedrich Schiller Universität Jena Optische Hochpräzisions-3D-Vermessung Großer Beleg: Analyse Hardwarebeschleunigungspotential Folie 3 von 34
4 1 Einleitung Aufgabenstellung Implementierung der 3D-Punktkorrelation auf dem FPGA Erstellung einer Programmbibliothek für Linux Evaluierung unter relevanten Parametrierungen Folie 4 von 34
5 2 Grundlagen Motivation Pixelgenaue Tiefeninformation keine Approximation von Objektkanten (Bild) Fensterkorrelation [2] Fensterkorrelation schon in Hardware implementiert Neuentwicklung: Punktkorrelation Punktkorrelation [2] Folie 5 von 34
6 2 Grundlagen Aufbau Messvolumen 2 Kameras (8bit Grauwerte) Projektion zeitveränderlicher statistischer Muster Laser-Speckles (Bild) Diaprojektor Aufnahme und Auswertung einer Sequenz von Stereobildern: Stereobildsequenz Kamera 1 Messobjekt Laser Kamera 2 Folie 6 von 34
7 2 Grundlagen Folie 7 von 34
8 2 Grundlagen Basisalgorithmus Suche nach homologen Punkten Pixel im linken und rechten Bild zeigen selben Objektpunkt Berechnung mittels normalisierter Kreuzkorrelation ρ ρ liegt zwischen -1,0 und 1,0 Zwei Punkte sind homolog, wenn ρ > 0,8 Objektpunkt nur von einer Kamera sichtbar Schwellwert wird nicht erreicht Triangulation Kamera 1 Kamera 2 Pixel (x, y) Pixel (x, y ) Folie 8 von 34
9 2 Grundlagen Verbesserung der Performance Punktsuche im ganzen Bild dauert sehr lange Beschränkung auf Epipolarlinien bei bekannten Kameraparametern Rektifizierung zur Verbesserung der Cachenutzung und Pipelinebarkeit der Speicherzugriffe (Burst-Zugriff) [3] Folie 9 von 34
10 2 Grundlagen Zusammenfassung des Algorithmus Rektifizierung Punktkorrelation Normalisierung Punktsuche ρ x, y, x ', y ' = N (g x, y,s g x, y ) (g x', y', s g x', y' ) s=1 N (g x, y, s g x, y ) 2 s=1 N s=1 (g x ', y ', s g x', y' ) 2 Triangulation Folie 10 von 34
11 3 FPGA Entwurf Überblick Host Kommunikationsinterface Bildcache Rektifizierung Punktsuche Normalisierung Zeilencache DRAM Steuerlogik externer DRAM Folie 11 von 34
12 3 FPGA Entwurf Rektifizierung Festkomma-Arithmetik Pipelines Projektive Transformation 3x2 Matrix-Vektor-Multiplikation Division (Newton-Raphson Verfahren) Bikubische Interpolation 4 horizontale Interpolationen (parallel) 1 vertikale Interpolation Folie 12 von 34
13 3 FPGA Entwurf Rektifizierung Festkomma-Arithmetik Pipelines Projektive Transformation 3x2 Matrix-Vektor-Multiplikation Division (Newton-Raphson Verfahren) Bikubische Interpolation 4 horizontale Interpolationen (parallel) 1 vertikale Interpolation Folie 13 von 34
14 3 FPGA Entwurf Rektifizierung Festkomma-Arithmetik Pipelines Projektive Transformation 3x2 Matrix-Vektor-Multiplikation Division (Newton-Raphson Verfahren) Bikubische Interpolation 4 horizontale Interpolationen (parallel) 1 vertikale Interpolation Folie 14 von 34
15 3 FPGA Entwurf Rektifizierung Festkomma-Arithmetik Pipelines Projektive Transformation 3x2 Matrix-Vektor-Multiplikation Division (Newton-Raphson Verfahren) Bikubische Interpolation 4 horizontale Interpolationen (parallel) 1 vertikale Interpolation Folie 15 von 34
16 3 FPGA Entwurf Rektifizierung Festkomma-Arithmetik Pipelines Projektive Transformation 3x2 Matrix-Vektor-Multiplikation Division (Newton-Raphson Verfahren) Bikubische Interpolation 4 horizontale Interpolationen (parallel) 1 vertikale Interpolation Folie 16 von 34
17 3 FPGA Entwurf Rektifizierung Festkomma-Arithmetik Pipelines Projektive Transformation 3x2 Matrix-Vektor-Multiplikation Division (Newton-Raphson Verfahren) Bikubische Interpolation 4 horizontale Interpolationen (parallel) 1 vertikale Interpolation Folie 17 von 34
18 3 FPGA Entwurf Normalisierung DRAM Ausgabe liefert 8 Bursts je 6 Pixel Parallele Festkomma-Arithmetik Pipelines je Pixel Mittelwert: Akkumulation und Konstantenmultiplikation Inverse Quadratwurzel: iteratives Newton Verfahren n x, y, s = (g x, y,s g x, y ) N s=1 (g x, y, s g x, y ) 2 Normalisierte Grauwerte weiter zum Zeilencache Folie 18 von 34
19 3 FPGA Entwurf Punktsuche und Zeilencache Suche homologe Punktpaare mit maximaler Korrelation Einfach in Hardware, aber: hohe Zugriffsparallelität erforderlich 48 Worte je Takt N ρ x, y, x ', y ' = s =1 (n x, y, s n x ', y', s ) Speicherorganisation schlecht auf BlockRAM abbildbar Folie 19 von 34
20 3 FPGA Entwurf Punktsuche und Zeilencache Suche homologe Punktpaare mit maximaler Korrelation Zur Erinnerung: Einfach in Hardware, aber: hohe Zugriffsparallelität erforderlich 48 Worte je Takt N ρ x, y, x ', y ' = s =1 (n x, y, s n x ', y', s ) Speicherorganisation schlecht auf BlockRAM abbildbar: Schreibvorgang Folie 20 von 34
21 3 FPGA Entwurf Punktsuche und Zeilencache Suche homologe Punktpaare mit maximaler Korrelation Zur Erinnerung: Einfach in Hardware, aber: hohe Zugriffsparallelität erforderlich 48 Worte je Takt N ρ x, y, x ', y ' = s =1 (n x, y, s n x ', y', s ) Speicherorganisation schlecht auf BlockRAM abbildbar: Lesevorgang Folie 21 von 34
22 5 Ergebnisse Rekonstruktionen je Sekunde Rekonstruktionen je Sekunde erreichbar ,47 Vergleich Software: 2 Rekonstruktionen Mit PCIe bis zu 34 Rekonstruktionen 120 Ethernet stellt Flaschenhals dar Teilmodule gut parallelisierbar 100 Weitere Beschleunigung durch größere FPGAs möglich Hz Verfeinerung der Punktzuordnung (Subpixelrefinement) 40 34,68 schlecht für FPGA geeignet in Software sehr effizient ,98 Software 11,34 Virtex6 mit Ethernet Virtex6 mit PCIe (geschätzt) Virtex7 (geschätzt) Folie 22 von 34
23 Quellen [1] S. Willeke. Untersuchung der auf hochparallelen Plattformen. Großer Beleg, Technische Universität Dresden, Fakultät Informatik, Institut für Technische Informatik, November [2] P. Albrecht et al. (1998): Improvement of the Spatial Resolution of an optical 3-D measurement Procedure, IEEE Transactions on Instrumentation and Measurement, Vol. 47. No. 1, February [3] www2.informatik.hu-berlin.de/cv/index.php?menu=teaching& submenu=overviewteaching&mode=overviewteaching [4] T. Luhmann. Nahbereichsphotogrammetrie. Grundlagen, Methoden und Anwendun-gen. Herbert Wichmann Verlag, Heidelberg, [5] M. Schaffer, M. Grosse, R. Kowarschik. High-speed pattern projection for three-dimensional shape measurement using laser speckles. Applied Optics, 49(18): S , Juni Folie 23 von 34
24 Folie 24 von 34
25 Anhang Rektifizierung Bildcache Projektive Transformation Interpolation Interpolation Interpolation Interpolation Interpolation Folie 25 von 34
26 Anhang Rektifizierung Folie 26 von 34
27 Anhang Normalisierung DRAM Output MAC MAC MAC MAC MAC MAC MAC MAC FIFO Register Register Register Register Register Register Register Register Normalisierung Normalisierung Normalisierung Normalisierung Normalisierung Normalisierung Normalisierung Normalisierung Zeilencache Folie 27 von 34
28 Anhang Normalisierung Sub FIFO Mult Iterativ Newton Akkumulator Register<1> x2 Add Mult Mult Mult Register<3> Sub Mult Register<2> 0 gleich Null? Mux Folie 28 von 34
3D-Punktkorrelation auf Basis von 2D-Bildern auf einer FPGA-Plattform
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI Entwurfssysteme, Diagnostik und Architektur 3D-Punktkorrelation auf Basis von 2D-Bildern auf einer FPGA-Plattform Zwischenvortrag
MehrUntersuchung der Berechnung der 3D-Punktkorrelation auf hochparallelen Plattformen
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI Entwurfssysteme, Diagnostik und Architektur Untersuchung der Berechnung der 3D-Punktkorrelation auf hochparallelen Plattformen
MehrUntersuchung der Berechnung der 3D-Punktkorrelation auf hochparallelen Plattformen
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI Entwurfssysteme, Diagnostik und Architektur Untersuchung der Berechnung der 3D-Punktkorrelation auf hochparallelen Plattformen
MehrUniverselle Speicherschnittstelle für große externe Speicher
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Belegverteidigung Universelle Speicherschnittstelle für große Marco Zulkowski Marco.Zulkowski@mailbox.tu-dresden.de
MehrHigh Level-Synthese eines Keypoint-Detection- Algorithmus für FPGAs
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Belegarbeit High Level-Synthese eines Keypoint-Detection- Algorithmus für FPGAs Max
MehrAnalyse von 3D-Punkt-Triangulations- Verfahren für Structure-from-Motion
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI Entwurfssysteme, Diagnostik und Architektur Analyse von 3D-Punkt-Triangulations- Verfahren für Structure-from-Motion Verteidigung
MehrRealisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden Nutzerdesigns auf Rekonfigurierbarer Hardware
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Realisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden
MehrFakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. Diplomverteidigung
Fakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Diplomverteidigung Entwurf und Implementierung eines zuverlässigen verbindungsorientierten Transportprotokolls für die
MehrImplementierung eines universellen IPv6 Protokollstapels
Fakultät Informatik, Inst. für Technische Informatik, Prof. für VLSI-Entwurfssysteme, Diagnostik und Architektur Implementierung eines universellen IPv6 Protokollstapels Kolloquium zum Masterpraktikum
MehrBeschleunigung von Bild-Segmentierungs- Algorithmen mit FPGAs
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Algorithmen mit FPGAs Vortrag von Jan Frenzel Dresden, Gliederung Was ist Bildsegmentierung?
MehrEntwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext
Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext Till Fischer 03.11.2011 FZI Forschungszentrum Informatik Embedded Systems & Sensors Engineering (ESS)
MehrRealisierung einer MC-basierten Optionspreisberechnung mit FloPoCo
Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Realisierung einer MC-basierten Optionspreisberechnung mit FloPoCo Christian Skubich
MehrUntersuchungen zur effizienten Implementierung eines mathematischen Algorithmus in einem FPGA am Beispiel eines Sudoku-Lösers
Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Diplom Untersuchungen zur effizienten Implementierung eines mathematischen
MehrMulti-Port-Speichermanager für die Java-Plattform SHAP
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Multi-Port-Speichermanager für die Java-Plattform SHAP DASS 2008 Martin Zabel, Peter
MehrASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR Vortrag zum großen Beleg Andrej Olunczek Andrej.Olunczek@mailbox.tu-dresden.de
MehrFPGA-basierte Automatisierungssysteme
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur FPGA-basierte Automatisierungssysteme Stephan Hensel Dresden, 05.12.2012 Gliederung
MehrKonzeption heterogener Mehrkernprozessoren für die HD-Videodekodierung auf Basis der SoC-Plattform LEON3
Fakultät Informatik; Institut für Technische Informatik; Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Konzeption heterogener Mehrkernprozessoren für die HD-Videodekodierung auf Basis
MehrUntersuchungen zur effizienten Implementierung eines mathematischen Algorithmus in einem FPGA am Beispiel eines Sudoku-Lösers
Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Diplom Untersuchungen zur effizienten Implementierung eines mathematischen
MehrDer Quantencomputer. Unterschiede zum Digitalrechner und Nutzungsmöglichkeiten. Dresden, Simon Willeke
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architketur Der Quantencomputer Unterschiede zum Digitalrechner und Nutzungsmöglichkeiten Simon
MehrStereo-Matching. Medieninformatik IL. Andreas Unterweger. Vertiefung Medieninformatik Studiengang ITS FH Salzburg. Wintersemester 2014/15
Stereo-Matching Medieninformatik IL Andreas Unterweger Vertiefung Medieninformatik Studiengang ITS FH Salzburg Wintersemester 2014/15 Andreas Unterweger (FH Salzburg) Stereo-Matching Wintersemester 2014/15
MehrEffiziente Bibliotheken für FPGA-Resynthese- Algorithmen
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Effiziente Bibliotheken für FPGA-Resynthese- Algorithmen Basierend auf: Kennings,
MehrInstitut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik Universität Rostock.
Seite 1 Optimierung der Verbindungsstrukturen in Digitalen Neuronalen Netzwerken Workshop on Biologically Inspired Methods on Modelling and Design of Circuits and Systems 5.10.2001 in Ilmenau, Germany
MehrImplementierung eines Dateisystems für Java-basierte eingebettete Systeme
Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Implementierung eines Dateisystems (Zwischenstand Bachelorarbeit) Dresden, 2012 Gliederung
MehrANALYSE DER LATENZEN IM KOMMUNIKATIONSSTACK EINES PCIE-GEKOPPELTEN FPGA-BESCHLEUNIGERS. Sascha Kath
ANALYSE DER LATENZEN IM KOMMUNIKATIONSSTACK EINES PCIE-GEKOPPELTEN FPGA-BESCHLEUNIGERS Sascha Kath Dresden, Gliederung 1. Motivation & Zielstellung 2. Systembeschreibung 3. Implementierung und Messungen
MehrEntwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme
Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme R. Merker, Technische Universität Dresden, Fakultät ET und IT J. Kelber, Fachhochschule Schmalkalden, ET Gliederung
MehrCloud mit rekonfigurierbaren Hardwarebeschleunigern
Fakultät Informatik, Institut für technische Informatik Evaluation eines SchedulingAlgorithmus für eine elastische Cloud mit rekonfigurierbaren Hardwarebeschleunigern Abschlusspräsentation zur Projektarbeit
MehrEnergieeffizienz und Performance von Networks-on-Chip
Fakultät Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Energieeffizienz und Performance von Networks-on-Chip Marco Zulkowski Marco.Zulkowski@mailbox.tu-dresden.de Dresden,
MehrUntersuchung zur Realisierung des Hashalgorithmus Scrypt auf einer energieeffizenten parallelen Plattform Vortrag zur Belegverteidigung
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Untersuchung zur Realisierung des Hashalgorithmus Scrypt auf einer energieeffizenten
MehrMultiplikation. Grundlagen der Rechnerarchitektur Logik und Arithmetik 79
Multiplikation Grundlagen der Rechnerarchitektur Logik und Arithmetik 79 Multiplikation nach der Schulmethode Gegeben seien die Binärzahlen A und B. Was ist a * b? Beispiel: Multiplikand A: 1 1 0 1 0 Multiplikator
MehrDigitale Signalprozessor - Architekturen im Überblick
Fakultät Informatik Institut für technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Digitale Signalprozessor - Architekturen im Überblick Dresden, 3. Februar 2010 Dirk
MehrKamera-Sensorforensik: Erkennungsraten im Kontext von Bildkompression
Kamera-Sensorforensik: Erkennungsraten im Kontext von Bildkompression Martin Rosenfeld, Reiner Creutzburg, Claus Vielhauer Vortragender: Christian Krätzer Brandenburg University of Applied Sciences, Germany
MehrDepth from Focus 3D Scanning
Fakultätsname Informatik, XYZ, Fachrichtung Computergraphik XYZ, und Institutsname Visualisierung XYZ, Professur XYZ Depth from Focus 3D Scanning Roy Ledermüller Betreuer Dr. Anita Sellent, Prof. Stefan
MehrSimulative Verifikation und Evaluation des Speichermanagements einer Multi-Core-Prozessorarchitektur am Beispiel von SHAP
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Simulative Verifikation und Evaluation des Speichermanagements einer Multi-Core-Prozessorarchitektur
MehrErhöhung der Messgenauigkeit von 3D-Lasertriangulation
Erhöhung der Messgenauigkeit von 3D-Lasertriangulation Das Messprinzip von Laser-Triangulation Triangulationsgeometrie Beispiel Z Y X Messobjekt aus der Kamerasicht Sensorbild der Laserlinie 3D Laser-Triangulation
MehrFahrspurerkennung in Videoechtzeit mit SoC. Eike Jenning INF-M3 - Seminar/Ringvorlesung - Wintersemester 2007/
Fahrspurerkennung in Videoechtzeit mit SoC Eike Jenning INF-M3 - Seminar/Ringvorlesung - Wintersemester 2007/2008 30. November 2007 Agenda Einleitung Algorithmus zur Fahrspurerkennung Fahrspurerkennung
MehrImplementierung des Genom-Alignments auf modernen hochparallelen Plattformen
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Implementierung des Genom-Alignments auf modernen hochparallelen Plattformen Vortrag
MehrEntwicklung einer robusten Methode zur Berechnung von Stereokorrespondenzen
Entwicklung einer robusten Methode zur Berechnung von Stereokorrespondenzen Seminar - Wintersemester 2010/2011 Fakultät Technik und Informatik Department Informatik Gregory Föll Übersicht Rückblick Stereo
MehrToshiba Teli USB3-Vision-Kameras
Toshiba Teli USB3-Vision-Kameras Kameras USB3-Vision-Kameras von Toshiba Teli Das USB-3.0-Vision-Kameraprogramm beinhaltet diverse CCD- und CMOS-Sensoren als S/W- und Farbkameramodelle mit Auflösungen
MehrLEISTUNGSVERGLEICH VON FPGA, GPU UND CPU FÜR ALGORITHMEN ZUR BILDBEARBEITUNG PROSEMINAR INF-B-610
LEISTUNGSVERGLEICH VON FPGA, GPU UND CPU FÜR ALGORITHMEN ZUR BILDBEARBEITUNG PROSEMINAR INF-B-610 Dominik Weinrich dominik.weinrich@tu-dresden.de Dresden, 30.11.2017 Gliederung Motivation Aufbau und Hardware
MehrEin Structure and Motion Ansatz zur Umfeldrekonstruktion in komplexen Fahrzeugumgebungen
Sicherheit durch Fahrerassistenz 2010 Ein Structure and Motion Ansatz zur Umfeldrekonstruktion in komplexen Fahrzeugumgebungen Wojciech Derendarz, Thorsten Graf Volkswagen AG Friedrich M. Wahl TU Braunschweig,
MehrDekonvolution von Omnikamerabildern
1 / 23 Dekonvolution von Omnikamerabildern Tobias Börtitz, Hermann Lorenz, Lutz Krätzer, Josef Söntgen Betreuer: Richard Schmidt HTW Dresden, Deutschland Abschluß Präsentation 15. Februar 2012 2 / 23 1
MehrKünstliche Neuronale Netze
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Künstliche Neuronale Netze Hauptseminar Martin Knöfel Dresden, 16.11.2017 Gliederung
MehrEntwicklung eines fächerartigen Distanzmesssystems zur Messung von Rotorblättern. Konzept, Orientierung und erste Ergebnisse
Entwicklung eines fächerartigen Distanzmesssystems zur Messung von Rotorblättern Konzept, Orientierung und erste Ergebnisse Martina Göring M.Sc. & Prof. Dr. Thomas Luhmann AUFGABENSTELLUNG Entwicklung
MehrModellierung und Codegenerierung von SOC-Beschleunigermodulen am Beispiel eines Kalman-Filters
Modellierung und Codegenerierung von SOC-Beschleunigermodulen am Beispiel eines Kalman-Filters Erik Andresen 26.11.2010 1 / 21 Inhalt Inhalt 2 / 21 Hardware - FPGA FPGA als System on Chip SOC Roadmap Beschleunigung
MehrProseminar "Aufgabenstellungen der Bildanalyse und Mustererkennung"
Fakultät Informatik, Institut für künstliche Intelligenz, Intelligent Systems Proseminar "Aufgabenstellungen der Bildanalyse und Mustererkennung" Lokale Merkmalsdeskriptoren Jens Stormberg - Dresden, 19.06.2009
MehrSchaltkreis- und Systementwurf. Übung: Einführung Belegarbeit
Elektrotechnik und Informationstechnik, Stiftungsprofessur hochparallele VLSI Systeme und Neuromikroelektronik Schaltkreis- und Systementwurf Übung: Einführung Belegarbeit Ziel Implementierung eines Algorithmus
MehrHigh speed 3D measurements with array projection
High speed 3D measurements with array projection Ilmenau, STEINBEIS SpectroNet Collaboration Forum 2014, 26.03.2014 Dr. Gunther Notni, Fraunhofer IOF Jena Quelle: Fraunhofer IWU Optische 3D-Sensorik Stand
MehrVerteidigung der Studienarbeit ANALYSE DER BEOBACHTBARKEIT DER FEHLERFORTPFLANZUNG IN EINEM MIKROPROZESSOR ANHAND VERSCHIEDENER TRACE-KONFIGURATIONEN
Verteidigung der Studienarbeit ANALYSE DER BEOBACHTBARKEIT DER FEHLERFORTPFLANZUNG IN EINEM MIKROPROZESSOR ANHAND VERSCHIEDENER TRACE-KONFIGURATIONEN Dresden, 11.05.2017 Matthias Brinker Gliederung 1.
MehrMultiplikation. Grundlagen der Rechnerarchitektur Logik und Arithmetik 79
Multiplikation Grundlagen der Rechnerarchitektur Logik und Arithmetik 79 Multiplikation nach der Schulmethode Gegeben seien die Binärzahlen A und B. Was ist a * b? Beispiel: Multiplikand A: 1 1 0 1 0 Multiplikator
MehrEntwicklung eines Lehrpraktikums auf Basis der Zynq-Plattform
Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Projektarbeit im Rahmen des Hauptseminars Ludger Irsig Dresden, 11.02.2015 Gliederung
MehrVolumenakquise. Vortrag von Benjamin Gayer
10.11.11 1 Volumenakquise Vortrag von Benjamin Gayer Einführung Bildquelle: http://www.medical.siemens.com/siemens/de_de/rg_marcom_fbas/files/patienteninformationen/ct_geschichte_technologie. pdf 10.11.11
MehrKontinuierliche Echtzeit 3D-Modell Erfassung
Kontinuierliche Echtzeit 3D-Modell Erfassung Im Kontext von kollaborativen Mixed-Reality-Anwendungen Iwer Petersen HAW Hamburg Fakultät TI, Dept. Informatik 19. Juni 2014 I. Petersen (MInf HAW Hamburg)
MehrDas Verfahren in Hardware
Das Verfahren in Hardware Links Shift 8 Bit Multiplikand Demonstration mit 1001 * 0110 = 110110 2.Links Shift 8 Bit ALU Rechts Shift 4 Bit Multiplikator 3.Rechts Shift 8 Bit Produkt 1. Produkt = Produkt
MehrUntersuchungen zur Trace-basierten iterativen Rekonstruktion von Registerinhalten durch Simulation
Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Untersuchungen zur Trace-basierten iterativen Rekonstruktion von Registerinhalten durch
MehrDYNAMISCHE ARCHITEKTURADAPTION VON HARDWARE-AGENTENSYSTEMEN
Institut für Technische Informatik Fakultät Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur DYNAMISCHE ARCHITEKTURADAPTION VON HARDWARE-AGENTENSYSTEMEN Diplomverteidigung Marcel
MehrEckehard Steinbach Fachgebiet Medientechnik. Technische Universität München. EIKON e.v. Jahresversammlung
Bildbasierte 3D Welten Eckehard Steinbach Fachgebiet Medientechnik Lehrstuhl für Kommunikationsnetze Technische Universität München EIKON e.v. Jahresversammlung 10.02.200902 2009 Traditionell: Geometrische
MehrNumerische Methoden. Thomas Huckle Stefan Schneider. Eine Einführung für Informatiker, Naturwissenschaftler, Ingenieure und Mathematiker.
Thomas Huckle Stefan Schneider Numerische Methoden Eine Einführung für Informatiker, Naturwissenschaftler, Ingenieure und Mathematiker 2. Auflage Mit 103 Abbildungen und 9 Tabellen 4Q Springer Inhaltsverzeichnis
MehrEntwurf eines Generators zur Erzeugung von Hard- und Software-Beschreibungen für Bildverarbeitungspipelines
Entwurf eines Generators zur Erzeugung von Hard- und Software-Beschreibungen für Bildverarbeitungspipelines Verteidigungsvortrag zur Studienarbeit Ludger Irsig Fraunhofer IIS/EAS Digitale Kameras allgemein
MehrProfessur für VLSI-Entwurfssysteme, Diagnostik und Architektur USB 3.0. Hauptseminar Technische Informatik. Bastian Lindner
Fakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur USB 3.0 Hauptseminar Technische Informatik Bastian Lindner Dresden, 3.12.2008 Gliederung 1. Einleitung 2. Geschichte 3.
MehrAlgorithmen zur Division
Algorithmen zur Division Umkehrung der Multiplikation: Berechnung von q = a / b durch wiederholte bedingte Subtraktionen und Schiebeoperationen in jedem Schritt wird Divisor b testweise vom aktuellen Rest
MehrUntersuchung und Modellierung des Rolling-Shutter-Effekts für photogrammetrische Einzel- und Mehrbildauswertungen
Untersuchung und Modellierung des Rolling-Shutter-Effekts für photogrammetrische Einzel- und Mehrbildauswertungen 16. Oldenburger 3D-Tage 2017 Oldenburg, 2. Februar 2017 Robin Rofallski & Thomas Luhmann
MehrDIPLOMARBEIT. Entwurf und Implementierung eines modularen USB-Stacks für eingebettete Controller ohne Betriebssystem. Uwe Pfeiffer
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur DIPLOMARBEIT Entwurf und Implementierung eines modularen USB-Stacks für eingebettete
MehrAnalyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten
Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten E. Zenker 24. Februar 2011 1 / 20 Gliederung 1. Satisfiability Testing 2. FPGAs 3. Aktuelle Hardware SAT Solver
MehrVortrag zum Hauptseminar Hardware/Software Co-Design
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Hauptseminar Hardware/Software Co-Design Robert Mißbach Dresden, 02.07.2008
MehrThread basierte partielle Rekonfiguration von SoC Systemen. Frank Opitz INF-M1 Anwendung 1 - Wintersemester 2009/
Thread basierte partielle Rekonfiguration von SoC Systemen INF-M1 Anwendung 1 - Wintersemester 2009/2010 24. November 2009 Inhalt Motivation Zielsetzung dynamische Re-/Konfiguration von SoC FPGAs Auswahl
MehrVHDL - Grundlagen des Pointrenderings
VHDL - Grundlagen des Pointrenderings Marc Reichenbach, Timo Nieszner Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 2013 1 / 25 Rendern von Dreiecksnetzen Quelle: Inf9, CG-Slides grobmaschiges
MehrUniverselle Speicherschnittstelle für große externe Speicher
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Universelle Speicherschnittstelle für große Marco Zulkowski Marco.Zulkowski@mailbox.tu-dresden.de
MehrAlgorithmen für die Speicherhierarchie
Lineare Algebra: untere Schranken Lehrstuhl für Effiziente Algorithmen Fakultät für Informatik Technische Universität München Vorlesung Sommersemester 2009 Gliederung 1 2 Zusätzliche Überlegungen Erinnerung
MehrIst MuPAD die neue Art zu rechnen?
Fakultät Informatik Institut für Angewandte Informatik, Professur Technische Informationssysteme Ist MuPAD die neue Art zu rechnen? Dresden, 13.12.2010 Gliederung I. Was ist MuPAD? a) Überblick b) Was
MehrRechnerarithmetik. Vorlesung im Sommersemester Eberhard Zehendner. FSU Jena. Thema: Auswertung von Standardfunktionen
Rechnerarithmetik Vorlesung im Sommersemester 2008 Eberhard Zehendner FSU Jena Thema: Auswertung von Standardfunktionen Eberhard Zehendner (FSU Jena) Rechnerarithmetik Standardfunktionen 1 / 30 Auswertung
Mehr'Visual Hull' mit Hilfe von Spiegeln
'Visual Hull' mit Hilfe von Spiegeln hwww.dip.ee.uct.ac.za/~kforbes/doublemirror/doublemirror.html Dreidimensionales Computersehen Dr.-Ing. Simon Winkelbach www.rob.cs.tu-bs.de/teaching/courses/cs 1 Zur
MehrEvaluation einer modernen Zynq-Plattform am Beispiel der Implementierung einer Hough Transformation
Evaluation einer modernen Zynq-Plattform am Beispiel der Implementierung einer Hough Transformation Zwischenpräsentation der Bachelorarbeit Dominik Weinrich dominik.weinrich@tu-dresden.de Dresden, 31.05.2018
MehrGrundlagen der Rechnernetze. Übertragungssicherung
Grundlagen der Rechnernetze Übertragungssicherung Übersicht Fehlerdetektion Fehlerkorrektur Flusskontrolle Fehlerkontrolle Framing Grundlagen der Rechnernetze Übertragungssicherung 2 Fehlerdetektion Grundlagen
MehrGroßer Beleg. Arithmetische Optimierung eines kryptographischen Algorithmus für moderne FPGA-Architekturen. Peter Heinzig. 17.
Großer Beleg Arithmetische Optimierung eines kryptographischen Algorithmus für moderne FPGA-Architekturen Peter Heinzig 17. Januar 2011 1/23 Peter Heinzig Großer Beleg Überblick Einleitung 1 Einleitung
MehrImplizite Modellierung zur Objekterkennung in der Fernerkundung
Implizite Modellierung zur Objekterkennung in der Fernerkundung Mitarbeiterseminar 20.01.2011 (IPF) Fakultät für Bauingenieur-, Geo- und Umweltwissenschaften KIT Universität des Landes Baden-Württemberg
MehrFehlerdetektion. Cyclic Redanduncy Check. Grundlagen der Rechnernetze Übertragungssicherung 7
Fehlerdetektion Cyclic Redanduncy Check Grundlagen der Rechnernetze Übertragungssicherung 7 Modulo 2 Arithmetik Addition Modulo 2 Subtraktion Modulo 2 Multiplikation Modulo 2 A B A B 0 0 0 1 1 0 1 1 A
MehrFakultät Informatik, Institut für Technische Informatik, Professur für VLSI - EDA. Implementierung eines UDP/IP-Stacks in Hardware.
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI - EDA Implementierung eines -Stacks in Hardware Dresden, Gliederung 1. Aufgabenstellung 2. Überblick 1. Allgemein 2. MAC 3. IP
MehrRealisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden Nutzerdesigns auf rekonfigurierbarer Hardware
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Realisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden
MehrAssembler Integer-Arithmetik
Assembler Integer-Arithmetik Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2008 Assembler Integer-Arithmetik 1/23 2008-04-01 Arithmetik
MehrAutomatisch-generierte Texturen aus Laserpunktwolken
Automatisch-generierte Texturen aus Laserpunktwolken Sharon Friedrich, Maik Häsner Ruprecht-Karls-Universität Heidelberg Interdisziplinäres Zentrum für wissenschaftliches Rechnen (IWR) Softwarepraktikum
MehrControl Beispiel. Control wird als kombinatorische Schaltung realisiert. Hierzu die Wahrheitstabelle: Control
Control Beispiel Store R1 4 Bit Register R1 SUB 4 Bit Register R2 Store R2 R2 Bit 0 Control wird als kombinatorische Schaltung realisiert. Hierzu die Wahrheitstabelle: Eingabe R2 Bit 0 Zero 0 0 Ausgabe
MehrDatenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung
Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung Frederik Grüll, Udo Kebschull Infrastruktur und Rechnersysteme in der Informationsverarbeitung Goethe-Universität Frankfurt ZKI-Frühjahrstagung
MehrProjektarbeiten WiSe 13/14
Projektarbeiten WiSe 13/14 Fynn Schwiegelshohn, Muhammed Al Kadi, Max Ferger Prof. Dr.-Ing. Michael Hübner, Lehrstuhl für Eingebettete Systeme der Informationstechnik (ESIT) Fakultät für Elektrotechnik
MehrErhöhung der Ausfallsicherheit einer Mikropumpensteuerung mit Hilfe einer hierarchisch organisierten, heterogenen Controllerplattform
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Erhöhung der Ausfallsicherheit einer Mikropumpensteuerung mit Hilfe einer hierarchisch
MehrAnwendungssoftware für autostereoskopische Displays- Applikationen für die Medizin
Anwendungssoftware für autostereoskopische Displays- Applikationen für die Medizin Thomas Schmitt Dr. Baldeweg AG Bildanalytische Diagnosesysteme Hans-Grundig-Straße 28 01307 Dresden Best Practice Seminar,
MehrSimulative Verifikation und Evaluation des Speichermanagements einer Multi-Core-Prozessorarchitektur am Beispiel von SHAP
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Simulative des Speichermanagements einer Multi-Core-Prozessorarchitektur am Beispiel
MehrErschließung von Just-in-Time- Compilierungstechniken in der Realisierung eines retargierbaren Architektursimulators
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur - in der Realisierung eines retargierbaren Architektursimulators Vortrag zum Diplom
MehrVorstellung der SUN Rock-Architektur
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vorstellung der SUN Rock-Architektur Hauptseminar Ronald Rist Dresden, 14.01.2009
Mehr3D-Aspekte bei der Bildfusion am Beispiel von IR- und VIS-Daten Referenten: Dipl.-Ing. Torsten Koch PD Dr. Karl-Heinz Franke
3D-Aspekte bei der Bildfusion am Beispiel von IR- und VIS-Daten Referenten: Dipl.-Ing. Torsten Koch PD Dr. Karl-Heinz Franke Bildmaterial mit freundlicher Genehmigung von JenOptik L.O.S. Zielstellung 4
MehrVortrag zum Ergebnis der Literaturrecherche. Fehlerinjektion mittels Trace-Architektur auf einem Mips-Prozessor. Matthias Brinker
Vortrag zum Ergebnis der Literaturrecherche Fehlerinjektion mittels Trace-Architektur auf einem Mips-Prozessor Matthias Brinker Dresden, 27.10.2016 Gliederung 1. Einleitung und Motivation 2. Trace-Architektur
MehrTest und Diagnose digitaler Systeme, prüffreundlicher Entwurf
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Test und Diagnose digitaler Systeme, prüffreundlicher Entwurf Fabian Pilz Dresden,
MehrMulti-Core Architectures and Programming. Bilateral Grid Filter
Multi-Core Architectures and Programming Bilateral Grid Filter - Parallelisierung mit CUDA - C. Kugler und E. Sert Inhalt Motivation Bilateral Filter (Exkurs) Bilateral Grid Filter Portierung auf Grafikkarte
MehrAutomatisches Layout von Graphen
Fakultät Informatik» Institut für Angewandte Informatik» Professur für Technische Informationssysteme Automatisches Layout von Graphen Mabel Joselin Brun Chaperon Dresden, 10.06.2011 Inhalt Vortragsübersicht:
MehrBusse. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg
Einleitung Bus-Konfiguration Bus-Arbitrierung Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Einleitung Bus-Konfiguration Bus-Arbitrierung
MehrPartitionierung von rechenintensiven Aufgaben zwischen FPGA und CPUs
Partitionierung von rechenintensiven Aufgaben zwischen FPGA und CPUs Embedded Computing Conference 2017 Tobias Welti, Dr. M. Rosenthal High Performance Embedded Platforms ZHAW Institute of Embedded Systems
MehrGrundlagen der Rechnernetze
Grundlagen der Rechnernetze Übertragungssicherung Übersicht Fehlerdetektion Fehlerkorrektur Flusskontrolle Fehlerkontrolle Framing Grundlagen der Rechnernetze Übertragungssicherung 2 Fehlerdetektion Grundlagen
MehrBildverarbeitung: 3D-Geometrie. D. Schlesinger () Bildverarbeitung: 3D-Geometrie 1 / 13
Bildverarbeitung: 3D-Geometrie D. Schlesinger () Bildverarbeitung: 3D-Geometrie 1 / 13 Lochkamera Modell C Projektionszentrum, Optische Achse, Bildebene, P Hauptpunkt (optische Achse kreuzt die Bildebene),
MehrParametrisierbare Busschnittstelle für IP-Cores
Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Parametrisierbare Busschnittstelle für IP-Cores Belegverteidigung Dresden, 30.11.2010
MehrHyperrekonfigurierbare Hardware - Modelle, Partitionierungsprobleme und Schedulingstrategien
Hyperrekonfigurierbare Hardware - Modelle, Partitionierungsprobleme und Schedulingstrategien Sebastian Lange Martin Middendorf Parallelverarbeitung und Komplexe Systeme Inhalt Einführung Hyperrekonfiguration
MehrEchtzeitbildverarbeitung mit FPGAs. Feith Sensor to Image GmbH, Schongau Matthias Schaffland
Echtzeitbildverarbeitung mit FPGAs Feith Sensor to Image GmbH, Schongau Matthias Schaffland Feith Sensor to Image GmbH Gegründet 1989 als Bildverarbeitungs- Spezialist für kundenspezifische Komponenten
Mehr