Modellierung und Codegenerierung von SOC-Beschleunigermodulen am Beispiel eines Kalman-Filters
|
|
- Maike Winter
- vor 6 Jahren
- Abrufe
Transkript
1 Modellierung und Codegenerierung von SOC-Beschleunigermodulen am Beispiel eines Kalman-Filters Erik Andresen / 21
2 Inhalt Inhalt 2 / 21
3 Hardware - FPGA FPGA als System on Chip SOC Roadmap Beschleunigung von Algorithmen durch Auslagerung in Hardware durch DSP oder FPGA. Verwendung z.b. zur Bildverarbeitung. Beschleunigung durch Parallelverarbeitung. Entlastung des Prozessors. 3 / 21
4 Hardware - FPGA FPGA als System on Chip SOC Roadmap FPGA - Field Programmable Gate Array Lookup-Tabellen bilden alle Logik-Gatter ab. Flip-Flops zur Zustandsspeicherung. Mehrere Hunderttausend Logikblöcke. Durch Hintereinanderschaltung von Logikblöcken realisierung komplexer dig. Hardware (DSP, CPU) Schnittstellen zur Aussenwelt. Zusätzlich BRAMs, DSP-Elemente, HW-Prozessoren... Modellierung bit Hardware-Bechreibungssprachen (HDLs) 4 / 21
5 Hardware - FPGA FPGA als System on Chip SOC Roadmap FPGA als System on Chip 5 / 21
6 Hardware - FPGA FPGA als System on Chip SOC Roadmap SOC Roadmap 6 / 21
7 Matlab als Abstraktionslayer 1 Modellierung und Implementierung des Algorithmus in Matlab und AccelDSP. 2 Konvertierung der Fließkommazahl-Arithmetik in Festkomma-Arithmetik mit AccelChip. 3 Vergleich der Modellierungs-Varianten und ggf. Anpassen der Wortbreiten. 4 Optimierung und Generierung in einer Hardware-Beschreibungssprache 7 / 21
8 Grundidee Gleichungen Kalman-Verstärkung Algorithmus Rekursiver Schätzalgorithmus, 1960 durch den Mathematiker R.E. Kalman vorgestellt. Eingesetzt im Apollo-Programm der NASA In der Bildverarbeitung zur Objektverfolgung eingesetzt. Messungen sind Fehlerbehaftet. Messungen mit großer Genauigkeit sollen stärker berücksichtig werden. Grundlagen des beobachteten Systems bekannt. Messverfälschungen sind bekannt. Rekursiv. Liefert optimalen Schätzwert für den Zustand x eines Systems 8 / 21
9 Grundidee Gleichungen Kalman-Verstärkung Algorithmus Gleichungen Zustandsgleichung x k+1 = A k x k + B k u k + w k x k Zustand A k Systemmatrix B k Eingabematrix u k Steuer-Vektor w k Systemrauschen Messgleichung y k = H k x k + v k y k Messung H k Messmatrix v k Messrauschen τ ) e k = x k ˆx k, P k = E(e k e k e + k = x k ˆx + k, P+ k = E(e+ k e+ τ k ) ˆx k, ˆx+ k Schätzwert a priori und a posteriori P k, P+ k Schätzfehlerkovarianz a priori a posteriori 9 / 21
10 Grundidee Gleichungen Kalman-Verstärkung Algorithmus Kalman-Verstärkung K k Kalman-Verstärkung R k Varianz des Messfehlers K k = P k HT k R k +H k P k HT k Wenn Varianz des Messfehlers R k steigt, wird der Messung weniger Vertraut, der Schätzung jedoch mehr. Wenn die Schätzfehlerkovarianz P k zunimmt, wird der Messung mehr vertraut, der Schätzung jedoch weniger. 10 / 21
11 Grundidee Gleichungen Kalman-Verstärkung Algorithmus Algorithmus I Einheitsmatrix Q k Systemrauschen 11 / 21
12 Rekonstruktion eines verrauschten Signals Matlab Testbench Vereinfachter Algorithmus Filter Ausgabe Konvertierung in Festkomma-Zahlen Hardware Auslastung für Virtex 4 fx12 Beispiel aus Xilinx Xcell Journal #53: Verrauschtes Signal Reales System: Erzeugung von Sinus und Cosinus Werten. (Ausgangswert) Künstlich verfälscht durch Zufallswerte. Ziel: Annährung an die Ausgangswerte. A k = 1 Zustand ist zeitlich konstant. u k = 0 Keine äußeren Einflüsse. H k = 1 System ist direkt messbar. 12 / 21
13 Matlab Testbench 0001 % Real Input Signal 0002 A = [ 0003 cos(0:pi/400:(5/3)*pi)/2; 0004 sin(0:pi/200:(10/3)*pi)/2; 0005 sin(0:pi/100:(20/3)*pi)/ ] ; % Add some noise 0009 A in = A + 0.5*(rand(size(A)) - 0.5); % Run Kalman 0012 for i=1:size(a,1), 0013 [S(i,:)] = simple kalman(a in(i,:)); 0014 end % Plot 0017 subplot(3,1,1); 0018 plot(a); 0019 axis([ ]) 0020 title( Input Signal without Noise ) subplot(3,1,2); 0023 plot(a in); 0024 axis([ ]) 0025 title( Input Signal with Random Noise ) subplot(3,1,3); 0028 plot(s); 0029 axis([ ]) 0030 title( Filtered Output Signal )
14 Rekonstruktion eines verrauschten Signals Matlab Testbench Vereinfachter Algorithmus Filter Ausgabe Konvertierung in Festkomma-Zahlen Hardware Auslastung für Virtex 4 fx12 Vereinfachter Algorithmus 14 / 21
15 Rekonstruktion eines verrauschten Signals Matlab Testbench Vereinfachter Algorithmus Filter Ausgabe Konvertierung in Festkomma-Zahlen Hardware Auslastung für Virtex 4 fx function [S] = simple kalman(y) 0002 persistent x est P est if isempty(p est) 0005 P est = eye(size(y,2))*8; % Schätzfehlerkovarianz = x est = ones(size(y,2),1)/2; % Systemzustand = end; I = eye(size(y,2)); % Einheitsmatrix 0010 Q = eye(size(y,2)); % Systemrauschen = R = eye(size(y,2))*128; % Varianz des Messfehlers = % correction step: 0014 % (1) Berechnung der Kalman-verstärkung 0015 K = P est * inv(r + P est); 0016 % (2) Korrektur der Schätzung mit der Messung 0017 x = x est + K * (y - x est); 0018 % (3) Korrektur mit der Messung 0019 P = (I - K)*P est; % estimate step: 0022 % (1) Präzidiere den Systemzustand 0023 x est = x; 0024 % (2) Präzidiere die Fehlerkovarianzmatrix 0025 P est = P+Q; % Return 0028 S = x ; 15 / 21
16
17 Konvertierung in Festkomma-Zahlen - Parametrierung steht aus
18 Rekonstruktion eines verrauschten Signals Matlab Testbench Vereinfachter Algorithmus Filter Ausgabe Konvertierung in Festkomma-Zahlen Hardware Auslastung für Virtex 4 fx12 Hardware Auslastung für Virtex 4 fx12 42 Multiplizierer 70 Addierer 65 Subtrahierer 3*13 Eingänge für Matrix A 3 Steuerleitungen als Eingang 3*13 Ausgänge für Matrix S 1 Steuerleitung als Ausgang 18 / 21
19 Zukunft mit DualCore ARM CPU Zukunft mit DualCore ARM CPU 19 / 21
20 Zukunft mit DualCore ARM CPU Modell vervollständigen und für Ganzzahlen anpassen. Parameter für Kalman-Filter, Objektverfolgung. Dual-Core Plattform. 20 / 21
21 Quellen Nischwitz, Fischer, Haberäcker: Masterkurs Computergrafik und Bildverarbeitung: Alles für Studium und Praxis. Verlag Vieweg+Teubner, 2. Auflage. Xilinx DSP Magazine #1 (2005). - Xilinx Xcell Journal #53 (2005). - Xilinx Xcell Journal #71 (2010) / 21
Ausarbeitung AW 1 - WS Erik Andresen Modellierung und Codegenerierung von SOC-Beschleunigermodulen am Beispiel eines Kalman-Filters
Ausarbeitung AW 1 - WS10 11 Erik Andresen Modellierung und Codegenerierung von SOC-Beschleunigermodulen am Beispiel eines Kalman-Filters Fakultät Technik und Informatik Department Informatik Faculty of
MehrDer diskrete Kalman Filter
Der diskrete Kalman Filter Fachbereich: Informatik Betreuer: Marc Drassler Patrick Winkler 1168954 6. Dezember 2004 Technische Universität Darmstadt Simulation und Systemoptimierung Darmstadt Dribbling
MehrMathematische Grundlagen Kalman Filter Beispielprogramm. Kalman Filter. Stephan Meyer
Kalman Filter Stephan Meyer FWPF Ortsbezogene Anwendungen und Dienste Georg-Simon-Ohm-Hochschule Nürnberg 07.12.2007 Outline 1 Mathematische Grundlagen 2 Kalman Filter 3 Beispielprogramm Mathematische
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
MehrTracking. Einführung. Allgemeiner Systemaufbau. Objektlokalisation: Template-Matching. Prädiktionsfilter: Kalman
Tracking Einführung Allgemeiner Systemaufbau Objektlokalisation: Template-Matching Prädiktionsfilter: Kalman Birgit Möller & Denis Williams AG Bioinformatik & Mustererkennung Institut für Informatik Martin-Luther-Universität
MehrZusammenfassung der 8. Vorlesung
Zusammenfassung der 8. Vorlesung Beschreibung und Analyse dynamischer Systeme im Zustandsraum Steuerbarkeit eines dynamischen Systems Unterscheidung: Zustandssteuerbarkeit, Zustandserreichbarkeit Unterscheidung:
MehrFPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007
Paderborn Center for Parallel l Computing Paderborn University 29. Mai 2007 Übersicht 1. FPGAs 2. Entwicklungssprache VHDL 3. Matlab/Simulink 4. Entwicklungssprache Handel-C 5. Fazit Übersicht FPGAs 1.
MehrThread basierte partielle Rekonfiguration von SoC Systemen. Frank Opitz INF-M1 Anwendung 1 - Wintersemester 2009/
Thread basierte partielle Rekonfiguration von SoC Systemen INF-M1 Anwendung 1 - Wintersemester 2009/2010 24. November 2009 Inhalt Motivation Zielsetzung dynamische Re-/Konfiguration von SoC FPGAs Auswahl
MehrInstitut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik Universität Rostock.
Seite 1 Optimierung der Verbindungsstrukturen in Digitalen Neuronalen Netzwerken Workshop on Biologically Inspired Methods on Modelling and Design of Circuits and Systems 5.10.2001 in Ilmenau, Germany
MehrPartitionierung von rechenintensiven Aufgaben zwischen FPGA und CPUs
Partitionierung von rechenintensiven Aufgaben zwischen FPGA und CPUs Embedded Computing Conference 2017 Tobias Welti, Dr. M. Rosenthal High Performance Embedded Platforms ZHAW Institute of Embedded Systems
MehrRealisierung einer MC-basierten Optionspreisberechnung mit FloPoCo
Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Realisierung einer MC-basierten Optionspreisberechnung mit FloPoCo Christian Skubich
MehrSchwerpunktprogramm 1148 Rekonfigurierbare Rechensysteme. Rekonfigurierbare Controller
Schwerpunktprogramm 1148 Rekonfigurierbare Rechensysteme Rekonfigurierbare Controller Roland Kasper Thomas Reinemann Institut für Mechatronik und Antriebstechnik Otto-von-Guericke-Universität Magdeburg
MehrAnalyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten
Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten E. Zenker 9. November 2011 1 / 28 Gliederung 1. Field Programmable Gate Array - FPGA 2. Satisfiability Testing
MehrInstitut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik Universität Rostock.
Seite 1 Implementierung Neuronaler Netze mittels Digit-Online Algorithmen Vortrag im Rahmen des 10. Symposium Maritime Elektronik 2001 M.Haase, A.Wassatsch, D.Timmermann Seite 2 Gliederung Was sind Neuronale
MehrInhalt. Zahlendarstellungen
Inhalt 1 Motivation 2 Integer- und Festkomma-Arithmetik Zahlendarstellungen Algorithmen für Integer-Operationen Integer-Rechenwerke Rechnen bei eingeschränkter Präzision 3 Gleitkomma-Arithmetik Zahlendarstellungen
MehrFPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen.
FPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen. Kasdaghli Ameni Inhalt. Die Klassifizierung von ASIC 2. Simple Programmable Logic Device SPLD 3. Complex Programmable Logic
MehrHardware Programmierbare Logik
Hardware Programmierbare Logik Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Hardware Programmierbare Logik 1/23
MehrBeispiel: Positionsschätzung
Das Kalman Filter Beispiel: Positionsschätzung Beispiel: Positionsschätzung. Messung: mit Varianz Daraus abgeleitete Positionsschätzung: mit Varianz ˆX = = f f ( y ) y 3 Beispiel: Positionsschätzung. Messung:
MehrTeil V. Programmierbare Logische Arrays (PLAs)
Teil V Programmierbare Logische Arrays (PLAs) 1 Aufbau von PLAs Programmierbares Logisches Array (PLA): Programmierbarer Einheitsbaustein aufgebaut als ein Gitter (Array) von Basisbausteinen (Zellen).
MehrFahrspurerkennung in Videoechtzeit mit SoC. Eike Jenning INF-M3 - Seminar/Ringvorlesung - Wintersemester 2007/
Fahrspurerkennung in Videoechtzeit mit SoC Eike Jenning INF-M3 - Seminar/Ringvorlesung - Wintersemester 2007/2008 30. November 2007 Agenda Einleitung Algorithmus zur Fahrspurerkennung Fahrspurerkennung
MehrSPKC. Inhalte der Vorlesung. Signalprozessoren und Kommunikationscontroller. Prof. Dr.-Ing. Peter Schulz. Signalprozessoren
Signalprozessoren und Kommunikationscontroller für den Schwerpunkt Telekommunikationstechnik: für alle anderen Schwerpunkte: Pflichtfach Wahlpflichtfach Inhalte der Vorlesung Signalprozessoren Systemarchitekturen
MehrHigh Performance Motion Control. Modellbasierte Entwicklung Virtueller Sensorik
High Performance Motion Control Modellbasierte Entwicklung Virtueller Sensorik Führend in Technologie Weltweit nah am Kunden Wirtschaftlich unabhängig Unser Team für Ihren Erfolg 2.820 Mitarbeiter 585
MehrF Programmierbare Logikbausteine
1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur
MehrÜbersicht aktueller heterogener FPGA-SOCs
Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Übersicht aktueller heterogener FPGA-SOCs Vortrag zum Lehrstuhlseminar Tilo Zschau tilo.zschau@mailbox.tu-dresden.de
MehrF Programmierbare Logikbausteine
1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur
MehrProf. Dr.-Ing. Peter Schulz
Wahlpflichtfächer für Antriebe und Automation Motivation: Antriebe Antriebssysteme enthalten Mess- und Regelkreise, z.b.: - Drehzahlmessung und -regelung - Positionserfassung und -regelung - Verschleißmessung
MehrKalman Filter. Stephan Meyer Matrix nennt man ein rechteckiges Zahlenschema der Form: a 11 a 12 a 13
Kalman Filter Ortsbezogene Anwendungen und Dienste Stephan Meyer meyerst23084@ohm-hochschule.de Zusammenfassung: Der Kalman Filter stellt ein mathematisches Regelwerk zur Verfügung, welches Werteschätzung
MehrAutomatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform
Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Prof. Dr.-.-Ing.. Frank Kesel Fachhochschule Pforzheim Übersicht Vom Algorithmus zum Chip High-Level Synthese Anwendungsbeispiel
MehrFPGA-basierte Automatisierungssysteme
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur FPGA-basierte Automatisierungssysteme Stephan Hensel Dresden, 05.12.2012 Gliederung
MehrLösung 2.1 PROM - Dual-zu-Siebensegmentdecoder
Lösung 2. PROM - Dual-zu-Siebensegmentdecoder Die Ziffern bzw. Buchstaben sollen auf der Siebensegmentanzeige gemäß der Abbildung dargestellt werden: 0 2 3 4 5 6 7 8 9 0 2 3 4 5 Die Ansteuerung der Leuchtsegmente
MehrAlgorithmen zur Division
Algorithmen zur Division Umkehrung der Multiplikation: Berechnung von q = a / b durch wiederholte bedingte Subtraktionen und Schiebeoperationen in jedem Schritt wird Divisor b testweise vom aktuellen Rest
MehrAm Beispiel der SHARC-DSPs Jan Kiene
Besonderheiten von DSP-Architekturen Am Beispiel der SHARC-DSPs Jan Kiene Inhalt Digitale Signalverarbeitung (kurze Wdh) Anforderungen an DSPs Besonderheiten von DSP-Architekturen Die SHARC-DSPs von Analog
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
Mehr3D-Punktkorrelation auf Basis von 2D-Bildern auf einer FPGA-Plattform
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI Entwurfssysteme, Diagnostik und Architektur 3D-Punktkorrelation auf Basis von 2D-Bildern auf einer FPGA-Plattform Verteidigung
MehrCPU, GPU und FPGA. CPU, GPU und FPGA Maximilian Bandle, Bianca Forkel 21. November 2017
CPU, GPU und FPGA, Bianca Forkel 21. November 2017 CPU, GPU und FPGA Inhalt CPU: Central Processing Unit GPU: Graphical Processing Unit FPGA: Field Programmable Gate Array 2 CPU Central Processing Unit
MehrRechnerarchitektur und Betriebssysteme (CS201): Architektur, ALU, Flip-Flop
Rechnerarchitektur und Betriebssysteme (CS201): Architektur, ALU, Flip-Flop 17. September 2013 Prof. Dr. Christian Tschudin Departement Mathematik und Informatik, Universität Basel Uebersicht Ausgewählte
MehrModellbasierte Systementwicklung für Smarte Sensoren. Dr. Benjamin Schwabe, Andrea Hollenbach
Modellbasierte Systementwicklung für Smarte Sensoren Dr. Benjamin Schwabe, Andrea Hollenbach 26.5.217 Agenda 1 Einführung Smarte Sensoren 2 Entwicklung der Auswertealgorithmen und Code Generierung 3 Erweiterungen
MehrAlterungsbestimmung bei Lithium-IonenBatterien auf Basis des Kalmanfilters in
Alterungsbestimmung bei Lithium-IonenBatterien auf Basis des Kalmanfilters in EV- und PV-Anwendungen Nils Armbruster Fraunhofer ISE 18. DESIGN&ELEKTRONIK - Entwicklerforum München, 16. Februar 2011 Gliederung
MehrTheorie digitaler Systeme
Theorie digitaler Systeme Vorlesung 1: Fakultät für Elektro- und Informationstechnik, Manfred Strohrmann Vergleich zeitkontinuierlicher und zeitdiskreter Systeme Systemtheorie hat zeitkontinuierliche Systeme
Mehr(1) Problemstellung. (2) Kalman Filter
Inhaltsverzeichnis (1) Problemstellung...2 (2) Kalman Filter...2 Funktionsweise... 2 Gleichungen im mehrdimensionalen Fall...3 Schätzung des Systemzustands...3 Vermuteter Schätzfehler... 3 Aktualisierung
Mehr3D-Punktkorrelation auf Basis von 2D-Bildern auf einer FPGA-Plattform
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI Entwurfssysteme, Diagnostik und Architektur 3D-Punktkorrelation auf Basis von 2D-Bildern auf einer FPGA-Plattform Zwischenvortrag
MehrLizenz zum Wissen. Springer für Professionals. Jetzt 30 Tage testen!
Kalman-Filter Lizenz zum Wissen. Sichern Sie sich umfassendes Technikwissen mit Sofortzugriff auf tausende Fachbücher und Fachzeitschriften aus den Bereichen: Automobiltechnik, Maschinenbau, Energie +
Mehr2. Der ParaNut-Prozessor "Parallel and more than just another CPU core"
2. Der ParaNut-Prozessor "Parallel and more than just another CPU core" Neuer, konfigurierbarer Prozessor Parallelität auf Daten- (SIMD) und Thread-Ebene Hohe Skalierbarkeit mit einer Architektur neues
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
MehrModellierung einer Fahrspurführung für eine ARM-MPSoC Plattform mit FPGA-Ressourcen
Modellierung einer Fahrspurführung für eine Erik Andresen 24.05.2012 1 / 30 Inhalt Einleitung Inhalt 1 Überblick zu FAUST-SoC 2 3 4 2 / 30 Inhalt Einleitung FAUST: Fahrerassistenz- und Autonome Systeme.
MehrTristate Buffer / erste Module
IP-Core Generator / Automaten / Platzierung Tristate Buffer / erste Module 27 November 2009 Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel Self-Organization 27 November 2009 1 Inhalt IP-Core Generator Implementierung
MehrRekonfigurierbare Komponenten für anwendungsspezifische Prozessorarchitekturen
Rekonfigurierbare Komponenten für anwendungsspezifische Prozessorarchitekturen Lehrstuhl für Allgemeine Elektrotechnik und DV-Systeme RWTH Aachen Übersicht Motivation Vorarbeiten exemplarische Optimierungen
Mehr13 Programmierbare Speicher- und Logikbausteine
13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares
MehrFPGA. Field Programmable Gate Array
FPGA Field Programmable Gate Array FPGA Was ist das? Das FPGA ist ein relativ neuer, programmierbarer Baustein, der zum Aufbau digitaler, logischer Schaltungen dient. Aufbau Ein FPGA besteht aus einzelnen
MehrNUMERISCHE MATHEMATIK I
D-MATH ETH Zürich, 22. August 2011 Prof. Ch. Schwab NUMERISCHE MATHEMATIK I 1. Interpolation und Quadratur (25 P.) a) Sei [a, b] R 1 mit a < b ein beschränktes Intervall, und f C 2 ([a, b]). Zeigen Sie,
MehrREKONFIGURIERBARE ARCHITEKTUREN. Robert Rasche
REKONFIGURIERBARE ARCHITEKTUREN Robert Rasche Dresden, 24.05.2011 01 Motivation Ausgangssituation in eingebetteten Systemen: Verarbeitungsleistung ist auf Embedded Prozessor begrenzt Prozessor (General
MehrFPGA vs. Mikrocontroller. Agenda
FPGA vs. Mikrocontroller Name: Jan Becker Matrikelnummer: 546508 Agenda - Kurzvorstellung eines FPGAs - Komponenten eines FPGAs - Programmierung eines FPGAs - Kurzvorstellung eines Mikrocontrollers - Komponenten
MehrF. Technologische Grundlagen
F. Technologische Grundlagen F.1. Einordnung Bisher: - wenige Schaltkreise pro Chip, - feste Verdrahtung. Nun: - Generischer Schaltkreis, - Löschen & programmieren, - Umfangreiche Funktionalität, - Einstellbare
MehrVerilog Hardware Description Language (HDL)
Elektrotechnik Intelligent Systems Design Verilog Hardware Description Language (HDL) Einführung Prof. Dr.-Ing. Michael Karagounis Sommersemester 2016 HDL Konzept Was ist eine Hardwarebeschreibungssprache?
MehrSystemidentikation und Regelung in der Medizin Rekursives Verfahren der kleinsten Fehlerquadrate - Recursive Least Squares (RLS)
Systemidentikation und Regelung in der Medizin 1 2.3 Rekursives Verfahren der kleinsten Fehlerquadrate - Recursive Least Squares (RLS) LS: Schätzung der Modellparameter basierend auf einer Anzahl von Beobachtungen
MehrASIC s (Application Specific Integrated Circuit)
6. Semester Hard- und Softwaretechnik ASIC s (Application Specific Integrated Circuit) Andreas Zbinden Gewerblich-Industrielle Berufsschule Bern, GIBB Zusammenfassung Das vorliegende Dokument zeigt eine
MehrCOOL HASHING MIT FPGAS. Robert Bachran
COOL HASHING MIT FPGAS Robert Bachran Dresden, 16.1.2012 Einführung Grundlagen Kriterien für gute Hashverfahren Grundlagen FPGAs Hashverfahren auf FPGAs Skein auf FPGA Evolutionäre Hashverfahren Energiesparendes
MehrKalman-Filter und Target Tracking
Kalman-Filter und Target Tracking Peter Poschmann Hochschule für Technik und Wirtschaft Dresden Fakultät Informatik/Mathematik 23. März 2016 Inhalt 1 Kalman-Filter Einleitung Eindimensionaler Kalman-Filter
MehrEHP Einführung Projekt A
Volker Dörsing EHP Einführung Projekt A email: doersing@uni-jena.de praktische Übung www: http://users.minet.uni-jena.de/~ehp-head Vorbereitung, Durchführung, Kolloquium Infos zur Veranstaltung, Versuchsanleitung
MehrStruktur der CPU (1) Die Adress- und Datenpfad der CPU: Befehl holen. Vorlesung Rechnerarchitektur und Rechnertechnik SS Memory Adress Register
Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Prog. Counter Memory Adress Register Befehl holen Incrementer Main store Instruction register Op-code Address Memory Buffer Register CU Clock Control
MehrIndoor Location Tracking and Information System
Master Thesis Indoor Location Tracking and Information System Thomas Blocher tblocher@ee.oulu.fi TU Graz Österreich IMST GmbH Deutschland Indoor Location Tracking and Information System p. 1/14 Gliederung
MehrPraktikum Systementwurf mit VHDL HDL Design Lab
Praktikum Systementwurf mit VHDL HDL Design Lab Inhalt Kryptographie - Aufgaben VHDL - Konzepte Beispiel: 16 bit XOR Kryptographie - Aufgaben Geheimhaltung Integrität Authentifizierung Verbindlichkeit
MehrResearch Collection. Digital estimation of continuous-time signals using factor graphs. Doctoral Thesis. ETH Library. Author(s): Bolliger, Lukas
Research Collection Doctoral Thesis Digital estimation of continuous-time signals using factor graphs Author(s): Bolliger, Lukas Publication Date: 2012 Permanent Link: https://doi.org/10.3929/ethz-a-007342807
MehrRessourceneffiziente Informationsverarbeitung Universität Bielefeld, CITEC, AG-KS Martin Kaiser.
Ressourceneffiziente Informationsverarbeitung Universität Bielefeld, CITEC, AG-KS Martin Kaiser www.its-owl.de Ressourceneffiziente Informationsverarbeitung Anwendungsdomänen Verkehrstechnik IKT Medizintechnik
MehrImplementation des SIS18 BPM Designs
Implementation des SIS8 BPM Designs Vortrag zum SD-Gruppenseminar am 4.. Von Kevin Lang Überblick Upgrade des BPM System am SIS8 Sonden und Elektronik Was wird ersetzt, bzw. kommt neu dazu Libera Inside
MehrHPC für embedded Systeme Antriebsschlupfregelung. Johann-Nikolaus Andreae 4. Juni 2009 Ausarbeitung Anwendungen 2
HPC für embedded Systeme Antriebsschlupfregelung Johann-Nikolaus Andreae 4. Juni 2009 Ausarbeitung Anwendungen 2 Agenda Einführung Antriebsschlupfregelung Übersicht des Konzeptes Java Real Time Modellierung
MehrAutomatische MPSoC-Architektursynthese für Bildverarbeitungsalgorithmen. Raphael Kemmler Betreuer: Prof. Dr.-Ing. Bernd Schwarz
Automatische MPSoC-Architektursynthese für Bildverarbeitungsalgorithmen Raphael Kemmler Betreuer: Prof. Dr.-Ing. Bernd Schwarz Inhalt 1. Automatische Architektursynthese auf Basis von C/C++ 2. Anwendung
Mehr. EMC Folie: 1 Prof. Dr.-Ing. Alfred Rozek Berlin. SoC. Rapid Prototyping VoIP
-Berlin EMC45 732002 Folie: 1 Prof Dr-Ing Alfred Rozek Berlin Schöne neue Welt (Brave New World; Aldous Huxley) -Berlin ebusiness ecommerce emobile mcommerce edesign Bluetooth SoC GSM GPRS UMTS Time-To-Market
MehrKalmanfiter (1) Typische Situation für den Einsatz von Kalman-Filtern
Kalmanfiter (1) Typische Situation für den Einsatz von Kalman-Filtern Vorlesung Robotik SS 016 Kalmanfiter () Kalman-Filter: optimaler rekursiver Datenverarbeitungsalgorithmus optimal hängt vom gewählten
Mehr5. Aufgabenblatt mit Lösungsvorschlag
Einführung in Computer Microsystems Sommersemester 2010 Wolfgang Heenes 5. Aufgabenblatt mit Lösungsvorschlag 19.05.2010 Aufgabe 1: Logik, Latch, Register Geben Sie für alle folgen reg-variablen an, ob
MehrImplementierung von Neuronalen Netzen mit LabVIEW und LabVIEW FPGA
Virtuelle Instrumente in der Praxis VIP 2017 Implementierung von Neuronalen Netzen mit LabVIEW und LabVIEW FPGA Prof. Dr.-Ing. Alfred Rozek, Dirk Naparty Beuth Hochschule für Technik Berlin Kurzfassung
MehrAlgorithmen zur Division
Algorithmen zur Division Umkehrung der Multiplikation: Berechnung von q = a / b durch wiederholte bedingte Subtraktionen und Schiebeoperationen in jedem Schritt wird Divisor b testweise vom aktuellen Rest
MehrFraktale Landschaften. Das Erstellen von Bergen und Wolken mit Hilfe von zwei verschiedenen Methoden
Fraktale Landschaften Das Erstellen von Bergen und Wolken mit Hilfe von zwei verschiedenen Methoden Midpoint Displacement Zur Erzeugung des Grundgitters verwendet man das Midpoint Displacement. Dadurch
MehrMATLAB im Studium. Analyse niederfrequenter Magnetfeldsignale in eingebetteten Algorithmen. Claudia Beyß. Datum:
MATLAB im Studium Analyse niederfrequenter Magnetfeldsignale in eingebetteten Algorithmen Datum: 16.10.2014 Claudia Beyß MATLAB in Höhere Regelungstechnik MATLAB in Sensortechnik & Datenverarbeitung MATLAB
MehrLEISTUNGSVERGLEICH VON FPGA, GPU UND CPU FÜR ALGORITHMEN ZUR BILDBEARBEITUNG PROSEMINAR INF-B-610
LEISTUNGSVERGLEICH VON FPGA, GPU UND CPU FÜR ALGORITHMEN ZUR BILDBEARBEITUNG PROSEMINAR INF-B-610 Dominik Weinrich dominik.weinrich@tu-dresden.de Dresden, 30.11.2017 Gliederung Motivation Aufbau und Hardware
MehrSession: 7 Rekonfigurierbare Co-Prozessoren für intelligente Gebäudesteuerungen (helectronics GmbH) 06. Juli 2016 Bielefeld.
Session: 7 Rekonfigurierbare Co-Prozessoren für intelligente Gebäudesteuerungen (helectronics GmbH) 06. Juli 2016 Bielefeld www.its-owl.de Agenda Abschlusspräsentation itsowl-tt-recopigs Einführung Zielsetzung
MehrWarum modellbasiert entwickeln? Zielsetzung. Projektmotivation. Modelle besser verständlich als Code Kürzere Entwicklungszeiten
Projektmotivation Warum modellbasiert entwickeln? Modelle besser verständlich als Code Kürzere Entwicklungszeiten Zielsetzung Automatische Generierung von C Code und VHDL Code aus einem einzigen Modell
MehrMultiplizierer. Beispiel komplexer arithmetischer Schaltung. Langsamer als Addition, braucht mehr Platz. Sequentielle Multiplikation
Multiplizierer 1 Beispiel komplexer arithmetischer Schaltung Langsamer als Addition, braucht mehr Platz Sequentielle Multiplikation Kompakte kombinatorische Variante mit Carry-Save-Adders (CSA) Vorzeichenbehaftete
MehrOutline Schieberegister Multiplexer Zähler Addierer. Rechenschaltungen. Marc Reichenbach und Michael Schmidt
Rechenschaltungen Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 05/11 1 / 22 Gliederung Schieberegister Multiplexer Zähler Addierer 2 / 22 Schieberegister
Mehr3.1 Schaltungselemente 129. b) Tragen Sie in nachfolgende Abbildung die Realisierung eines 1 Bit 4-auf-1 Multiplexers aus Logikgattern ein.
3.1 Schaltungselemente 129 b) Tragen Sie in nachfolgende Abbildung die Realisierung eines 1 Bit 4-auf-1 Multiplexers aus Logikgattern ein. 2 1 0 1 1 130 3 Arithmetische Schaltungen emultiplexer emultiplexer
MehrTutorial Vivado/Verilog Teil 6 Zählerbasierter Taktgenerator
Tutorial Vivado/Verilog Teil 6 Zählerbasierter Taktgenerator Prof. Dr.-Ing. Michael Karagounis Dipl.-Ing. Rolf Paulus 1. Motivation Das Ziel dieses Laborversuchs ist es, die Nutzung von synthetisierbaren
MehrRechnerarithmetik. Vorlesung im Sommersemester Eberhard Zehendner. FSU Jena. Thema: Addierschaltungen
Rechnerarithmetik Vorlesung im Sommersemester 2008 Eberhard Zehendner FSU Jena Thema: Addierschaltungen Eberhard Zehendner (FSU Jena) Rechnerarithmetik Addierschaltungen 1 / 19 Addierer für UInt 2 (l)
MehrKapitel 5. Standardschaltnetze. Prof. Dr. Dirk W. Hoffmann. Hochschule Karlsruhe w University of Applied Sciences w Fakultät für Informatik
Kapitel 5 Standardschaltnetze Prof. Dr. Dirk W. Hoffmann Hochschule Karlsruhe w Universit of Applied Sciences w Fakultät für Informatik Inhalt und Lernziele Inhalt Vorstellung der wichtigsten Standardelemente
MehrQuadratische Funktion
Quadratische Funktion sind Funktionen die nur eine Variable enthalten, deren Exponent 2 ist und keine Variable die einen Exponenten enthält, der größer ist als 2. Zum Beispiel die quadratische Funktion
MehrZustandsraum: Historische Einordnung
Zustandsraum: Historische Einordnung Die Grundlagen der Zustandsraummethoden wurden im Zeitraum 1955 1965 von Kalman und seinen Kollegen in dem Research Institute for Advanced Studies in Baltimore entwickelt.
MehrSynthese Eingebetteter Systeme. 13 Synthese: Systolische Arrays
12 Synthese Eingebetteter Systeme Sommersemester 2011 13 Synthese: Systolische Arrays Michael Engel Informatik 12 TU Dortmund 2011/06/10 Synthese: Systolische Arrays Granularität paralleler Systeme Systolische
MehrSOC - System on a Chip
SOC - System on a Chip Was ist das und wofür sind sie gut? HS Düsseldorf Technische Informatik Prof. Dr.-Ing. Ulrich Schaarschmidt Maximilian Roitzheim Matrikelnummer: 639071 Wintersemester 17/18 Inhaltsverzeichnis
MehrMaßschneiderung von MPSoCs durch Code-Analyse
Maßschneiderung von MPSoCs durch Code-Analyse Abschlussvortrag Matthias Steinkamp Vorname.Nachname@tu-dortmund.de Ziele der Arbeit Ableitung der Hardwarekonfiguration aus der Software Höhere Abstraktion
MehrDigitale Auswertung von Bienenflügen zur Analyse des Einflusses von Neonicotinoiden auf das Lernverhalten von Bienen
Digitale Auswertung von Bienenflügen zur Analyse des Einflusses von Neonicotinoiden auf das Lernverhalten von Bienen Masterarbeit Zur Erlangung des akademischen Grades Master of Science in Bioinformatics
MehrCoreSight-Zugang auf dem ZedBoard. Alex Bereza
Alex Bereza Dresden, Gliederung 1. Aufgabenstellung 2. Das 3. CoreSight 4. Trace-Pakete 5. Implementierung des IP-Cores 6. Fazit 7. Quellen Folie Nr. 2 von 26 1. Aufgabenstellung ARM-Prozessor des verfügt
MehrVerilog. Modellbildung für Synthese und Verifikation von Bernhard Hoppe. Oldenbourg Verlag München Wien
Verilog Modellbildung für Synthese und Verifikation von Bernhard Hoppe Oldenbourg Verlag München Wien Inhalt Vorwort des Herausgebers XI 1 Einleitung 1 2 Electronic-Design mit Verflog HDL 5 2.1 Der Design-Zyklus
Mehr(1) Schätzung. ˆΘ(k) = ˆΘ(k 1) + R 1 (k)α kϕ(k) (6) (9) (10) (14) (16) (17)
Systemidentikation und Regelung in der Medizin 1 2.3 Rekursives Verfahren der kleinsten Fehlerquadrate - Recursive Least Squares (RLS) LS: der Modellparameter basierend auf einer Anzahl von Beobachtungen
MehrComputerarithmetik (15b)
Computerarithmetik (15b) Dazugehöriges Beispiel: Schleife Schritt Multiplikator Multiplikand Produkt 0 Anfangswerte 0011 0000 0010 0000 0000 1 1a: 1 -> Prod. = Prod. + Mcand 0011 0000 0010 0000 0010 2:
MehrDigitaltechnik II SS 2007
Digitaltechnik II SS 27 9. Vorlesung Klaus Kasper Inhalt Realisierung digitaler Systeme Nutzung isplever Automaten Moore-Automat Mealy-Automat Beispiel Übung Massenspeicher Digitaltechnik 2 2 Realisierung
MehrIT-Security. Teil 15: Zufall
IT-Security Teil 15: Zufall 09.05.17 1 Literatur [15-1] http://de.wikipedia.org/wiki/kryptographisch_sicherer_zufallszahlen generator [15-2] https://gnupg.org/documentation/manuals/gcrypt/fips-prng- Description.html
MehrEntwicklung eines Lehrpraktikums auf Basis der Zynq-Plattform
Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Projektarbeit im Rahmen des Hauptseminars Ludger Irsig Dresden, 11.02.2015 Gliederung
MehrNumerik für Ingenieure I Wintersemester 2008
1 / 47 Numerik für Ingenieure I Wintersemester 2008 J. Michael Fried Lehrstuhl Angewandte Mathematik III 14.1.2009 2 / 47 Wiederholung Gleitkomma Arithmetik Polynom Interpolation Vandermonde Ansatz Vandermonde
Mehr