SOC - System on a Chip

Größe: px
Ab Seite anzeigen:

Download "SOC - System on a Chip"

Transkript

1 SOC - System on a Chip Was ist das und wofür sind sie gut? HS Düsseldorf Technische Informatik Prof. Dr.-Ing. Ulrich Schaarschmidt Maximilian Roitzheim Matrikelnummer: Wintersemester 17/18 Inhaltsverzeichnis 1. Einleitung 2. System on a Chip 3. Weiterentwicklungen des SOCs 4. Fazit 2 1

2 Einleitung Eingebettete Systeme datenverarbeitende Systeme, Bauformen die im übergeordneten System integriert sind. Sie führen spezielle Aufgaben und Funktionen im übergeordneten System aus und werden ausschließlich für diese Board-System Funktion entwickelt. Multi-Chip-Module [1] (MCM) SOC 3 Aufbau: Board-System: Multi-Chip-Modul: SOC: Das Eingebettete System besteht aus einer oder mehreren Platinen aufgebaut. mehreren Chips, die auf einen Verdrahtungsträger verdrahtet werden und in ein einzelnes Gehäuse eingeschweißt werden. einem Chip, indem das ganze System integriert ist. 4 2

3 Soc MCM Board-Systeme Größe sehr klein klein sehr groß Leistungsverbrauch sehr niedrig sehr niedrig sehr hoch Zuverlässigkeit sehr hoch sehr hoch relativ gering Entwicklungskosten, Entwicklungszeit sehr hoch hoch gering Stückkosten bei sehr hoher Stückzahl ( 10 6 ) sehr gerin gerin hoch 5 System on a Chip Bauform eines ES Ganzes System auf einem Chip Ein oder mehrere Prozessoren Speicher Schnittstellen Bus Besonderheiten Robust Zuverlässig Energiesparend Einsatzgebiete: Wo viele Schnittstellen bedient werden müssen Wo die Stückzahlen sehr hoch sind Wo die Ausfall- und Funktionale Sicherheit eine wesentliche Rolle spielt Beispiele: Wearables Mobilgeräte Herzschrittmacher 6 3

4 Nachteil des System on a Chip ist der hohe Entwicklungsaufwand. nicht immer neu entwickelt aus bereits entwickelten Komponenten zusammengesetzt die einzelnen Komponenten werden in VHDL beschrieben und getestet 7 Weiterentwicklungen des SOCs System on a Programmable Chip (SOPC) In der Regel in einem FPGA realisiert Kann umprogrammiert werden An aktuelle Bedürfnisse / Anforderungen anpasst werden Implementierung/Aktualisierung von Hard- und Software Network on Chip (NOP) Problem: Grund: Lösung: Begrenzte Anzahl an Komponenten (Prozessoren) Über den Bus kann nur eine bestimmte Anzahl an Teilnehmern, mit hoher Performance, kommunizieren geschichtete Bus-Architekturen, Netzwerke, Switches Informationen werden geroutet 8 4

5 Fazit SOCs sind Bauformen von ES und sehr robust, zuverlässig und energiesparend Nachteil ist der hohe Entwicklungsaufwand Weiterentwicklungen in Form von SOPC und NOC Optimalste Bauform des ES, für eine Vielzahl von Anwendungen 9 Vielen Dank für Ihre Aufmerksamkeit 10 5

6 Quellen [1] [2] [3] [4] 11 Dr. Walter Lange, Prof. Dr. Martin Bogdan: Entwurf und Synthese von Eingebetteten Systemen, Oldenbourg Verlag München, 2013 Vorlesungsskript: Embedded Systems I vom von Prof. Dr.- Ing. Ulrich Schaarschmidt von der Hochschule Düsseldorf. Steve Furber: ARM Rechnerarchitekturen für System-on-Chip- Design, mitp-verlag / Bonn, Diplomarbeit von Markus Jäger: Bereitstellung eines kompletten System-on-Chip aus lizenzfreien AMBA 2.0 Komponenten sowie des LEON3-SPARC-Prozessors im Xilinx-EDK, Universität Leipzig; Fakultät für Mathematik und Informatik; Institut für Informatik, Februar [5] Vorlesungsskript: Hardware/Software Codesign v.1.1 vom Sommersemester 2010 von Christian Plessl von der Paderborn Center for Parallel Computing Universität Paderborn [6] SoC.html, stand November [7] stand November [8] stand November [9] EmbeddedSystems/, stand November [10] NoC.html, stand November

7 Fragen Was ist ein System on a Chip (SOC) und wie ist es aufgebaut. Das System on a Chip ist eine Bauform eines Eingebetteten Systems. Dabei ist das gesamte System auf einem einzigen Chip integriert. Folie 3 und Nennen Sie die drei wesentlichen Eigenschaften / Vorteile vom System on a Chip (SOC). Kompakte Bauform (sehr klein) / Robust Niedriger Energie-, Leistungsverbrauch Hohe Zuverlässigkeit Folie 5 und

8 Nennen Sie eine Weiterentwicklung vom System on a Chip (SOC) und beschreiben Sie diese. Möglichkeit 1: System on a Programmable Chip (SOPC) Das System on a Programmable Chip ist ein der Regel in einem FPGA realisiert und kann umprogrammiert werden. Somit kann das SOPC im laufenden Prozess an aktuelle Bedürfnisse / Anforderungen angepasst werden, durch Implementierung bzw. Aktualisierung der Soft- und Hardware. Möglichkeit 2: Network on Chip (NOC) Das Problem vom System on a Chip ist die begrenzte Anzahl an Komponenten (Prozessoren), die mit einer hohen Performance über den Bus miteinander kommunizieren können. Die Gründe liegen in den Physikalischen Eigenschaften, sowie der Bus-Architektur selber. Um die Anzahl und die Performance zu steigern befindet sich im Network on Chip eine geschichtete Bus-Architektur. Somit werden die Informationen, wie in einem Netzwerk, geroutet. Folie

Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Prof. Dr.-Ing. J. Teich

Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Prof. Dr.-Ing. J. Teich Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Friedrich-Alexander-Universität Erlangen-Nürnberg Prof. Dr.-Ing. J. Teich Rückblick - Großrechner 2 Keine Computer im Haushalt? Ken Olsen, US-amerikanischer

Mehr

Architekturen, Werkzeuge und Laufzeitumgebungen für eingebettete Systeme

Architekturen, Werkzeuge und Laufzeitumgebungen für eingebettete Systeme Farbverlauf Architekturen, Werkzeuge und Laufzeitumgebungen für eingebettete Systeme Embedded Systems Christian Hochberger Professur Mikrorechner Fakultät Informatik Technische Universität Dresden Nötiges

Mehr

FPGA - aktuelle Bausteine und ihre Anwendungen von Altera

FPGA - aktuelle Bausteine und ihre Anwendungen von Altera FPGA - aktuelle Bausteine und ihre Anwendungen von Altera T E C H N I S C H E I N F O R M A T I K P R Ä S E N T A T I O N 1 8. 0 1. 2 0 1 8 B E R N H A R D S A N G M A T R I K E L N U M M E R : 6 4 0 3

Mehr

Vortrag zum Hauptseminar Hardware/Software Co-Design

Vortrag zum Hauptseminar Hardware/Software Co-Design Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Hauptseminar Hardware/Software Co-Design Robert Mißbach Dresden, 02.07.2008

Mehr

2. Der ParaNut-Prozessor "Parallel and more than just another CPU core"

2. Der ParaNut-Prozessor Parallel and more than just another CPU core 2. Der ParaNut-Prozessor "Parallel and more than just another CPU core" Neuer, konfigurierbarer Prozessor Parallelität auf Daten- (SIMD) und Thread-Ebene Hohe Skalierbarkeit mit einer Architektur neues

Mehr

Technische Grundlagen der Informatik 2 SS Einleitung. R. Hoffmann FG Rechnerarchitektur Technische Universität Darmstadt E-1

Technische Grundlagen der Informatik 2 SS Einleitung. R. Hoffmann FG Rechnerarchitektur Technische Universität Darmstadt E-1 E-1 Technische Grundlagen der Informatik 2 SS 2009 Einleitung R. Hoffmann FG Rechnerarchitektur Technische Universität Darmstadt Lernziel E-2 Verstehen lernen, wie ein Rechner auf der Mikroarchitektur-Ebene

Mehr

Digital Design 5 Rechnergestützte Schaltungsentwicklung

Digital Design 5 Rechnergestützte Schaltungsentwicklung 5 Rechnergestützte Schaltungsentwicklung 5.1 Technologische Trends Richard Roth / FB Informatik und Mathematik Rechnergestützte Schaltungsentwicklung 1 Richard Roth / FB Informatik und Mathematik Rechnergestützte

Mehr

Configurable Embedded Systems

Configurable Embedded Systems Configurable Embedded Systems Prof. Dr. Sven-Hendrik Voß Wintersemester 2017 Technische Informatik (Master), Semester 2 Termin 3, 23.10.2017 Seite 2 Zynq Design Flow Configurable Embedded Systems Wintersemester

Mehr

Linux auf FPGAs. Massgeschneiderte Computersysteme. Christoph Zimmermann, Marc-André Beck. 1. März 2008. Berner Fachhochschule MedOnStream

Linux auf FPGAs. Massgeschneiderte Computersysteme. Christoph Zimmermann, Marc-André Beck. 1. März 2008. Berner Fachhochschule MedOnStream Massgeschneiderte Computersysteme Christoph Zimmermann Marc-André Beck Berner Fachhochschule MedOnStream 1. März 2008 Gliederung 1 GNU/Linux in eingebetteten Systemen Einsatzort Vorteile Distribution 2

Mehr

Entwicklung einer FPGA-basierten asymmetrischen MPSoC Architektur

Entwicklung einer FPGA-basierten asymmetrischen MPSoC Architektur Entwicklung einer FPGA-basierten asymmetrischen Architektur INF-M1 Seminar Vortrag 25. November 2010 Betreuer: Prof. Dr.-Ing. Bernd Schwarz Übersicht 1. Motivation 2. Zielsetzung & Vorarbeiten 3. Arbeitsschwerpunkte

Mehr

Übersicht aktueller heterogener FPGA-SOCs

Übersicht aktueller heterogener FPGA-SOCs Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Übersicht aktueller heterogener FPGA-SOCs Vortrag zum Lehrstuhlseminar Tilo Zschau tilo.zschau@mailbox.tu-dresden.de

Mehr

SYSTEM-ON-CHIP mit Zynq FPGA

SYSTEM-ON-CHIP mit Zynq FPGA NTB Interstaatliche Hochschule für Technik Buchs FHO Fachhochschule Ostschweiz 2-TÄGIGER WORKSHOP SYSTEM-ON-CHIP mit Zynq FPGA «Von der Custom-Hardware über AXI bis zum ARM Prozessor» Donnerstag und Freitag

Mehr

Symmetric Multiprocessing mit einer FPGA basierten. Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010

Symmetric Multiprocessing mit einer FPGA basierten. Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010 Symmetric Multiprocessing mit einer FPGA basierten MPSoC Plattform Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010 Inhalt Motivation Vorarbeiten Ziele für die Masterarbeit Vorgehensweise

Mehr

HW vs. SW ein erster Vergleich

HW vs. SW ein erster Vergleich HW vs. SW ein erster Vergleich 182.700 - HW/SW-Codesign Daniel Haslauer Vortrag 18.10.2016 Florian Wagner Mitschrift 1 Definition - Was ist Hard- und Software? Eine wirklich reine Hardware- und eine reine

Mehr

Inhaltsübersicht. Einführung

Inhaltsübersicht. Einführung Inhaltsübersicht Einführung Operationsverstärker Grundlagen und Hilfsmittel des Entwurfs Design-Flow Synthese Analyse Modellierung VHDL-AMS SystemC,... Systemtheorie Übertragungsfunktionen Regelkreise

Mehr

Hardware vs. Software - ein erster Vergleich

Hardware vs. Software - ein erster Vergleich Hardware vs. Software - ein erster Vergleich Hardware Universelle Definition? Die Hardware umfasst alle Bestandteile einer Maschine, insbesondere einer Computeranlage... - http://definition-online.de/hardware/

Mehr

FPGA-basierte Automatisierungssysteme

FPGA-basierte Automatisierungssysteme Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur FPGA-basierte Automatisierungssysteme Stephan Hensel Dresden, 05.12.2012 Gliederung

Mehr

System on a chip - SoC. Technische Informatik WS 2016/17 Master Elektro-und Informationstechnik Patrick Müller

System on a chip - SoC. Technische Informatik WS 2016/17 Master Elektro-und Informationstechnik Patrick Müller System on a chip - SoC Technische Informatik WS 2016/17 Master Elektro-und Informationstechnik Patrick Müller Überblick SoC System on a chip Vorteile/Implementierungsgründe Raspberry Pi Broadcom BCM 2837

Mehr

Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Friedrich-Alexander-Universität Erlangen-Nürnberg Prof. Dr.-Ing. J.

Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Friedrich-Alexander-Universität Erlangen-Nürnberg Prof. Dr.-Ing. J. Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) 1 Gliederung Hardware-Software-Co-Design: Entwurf eingebetteter Systeme Beispiele und Anwendungen: wachsende Komplexität zukünftiger elektronischer

Mehr

Embedded Systems Themen am : 32 Bit Controller für Embedded Systems (von Atmel)

Embedded Systems Themen am : 32 Bit Controller für Embedded Systems (von Atmel) Embedded Systems II Themen am 06.12.2017: 32 Bit Controller für Embedded Systems (von Atmel) Bitte OHP-/Tafel-Notizen selbst mitschreiben! ES1d_17_V8 Ulrich Schaarschmidt FH Düsseldorf, WS 2017/18 Quellenhinweise

Mehr

Vertiefungsrichtung Rechnerarchitektur

Vertiefungsrichtung Rechnerarchitektur srichtung () ( für ) Prof. Dietmar Fey Ziele der srichtung RA Vertiefen des Verständnis vom Aufbau, Funktionsweise von Rechnern und Prozessoren Modellierung und Entwurf von Rechnern und Prozessoren ()

Mehr

FPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007

FPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007 Paderborn Center for Parallel l Computing Paderborn University 29. Mai 2007 Übersicht 1. FPGAs 2. Entwicklungssprache VHDL 3. Matlab/Simulink 4. Entwicklungssprache Handel-C 5. Fazit Übersicht FPGAs 1.

Mehr

Projekt. Systementwurf. projekte/systementwurf/ Universität Hamburg

Projekt. Systementwurf.   projekte/systementwurf/ Universität Hamburg MIN Department Informatik 18.341 Projekt Systementwurf http://tams-www.informatik.uni-hamburg.de/lehre/ss2006/ projekte/systementwurf/ 1 / 18 MIN Department Informatik Vorbesprechung Motivation Systemumgebung

Mehr

Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme

Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme R. Merker, Technische Universität Dresden, Fakultät ET und IT J. Kelber, Fachhochschule Schmalkalden, ET Gliederung

Mehr

Electronic Design Automation (EDA) Systementwurf

Electronic Design Automation (EDA) Systementwurf Electronic Design Automation (EDA) Systementwurf Systembegriff Beispiel Antiblockiersystem Signalverarbeitung Hardware/Software- Partitionierung Hardware oder Software? Electronic Design Automation Systementwurf:

Mehr

FPGA vs. Mikrocontroller. Agenda

FPGA vs. Mikrocontroller. Agenda FPGA vs. Mikrocontroller Name: Jan Becker Matrikelnummer: 546508 Agenda - Kurzvorstellung eines FPGAs - Komponenten eines FPGAs - Programmierung eines FPGAs - Kurzvorstellung eines Mikrocontrollers - Komponenten

Mehr

Fakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. Diplomverteidigung

Fakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. Diplomverteidigung Fakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Diplomverteidigung Entwurf und Implementierung eines zuverlässigen verbindungsorientierten Transportprotokolls für die

Mehr

Entwicklung eines FPGA basierten Distributed Computing System. Frank Opitz INF-M3 Seminar - Wintersemester 2010/11 26.

Entwicklung eines FPGA basierten Distributed Computing System. Frank Opitz INF-M3 Seminar - Wintersemester 2010/11 26. Entwicklung eines FPGA basierten Distributed Computing System INF-M3 Seminar - Wintersemester 2010/11 26. November 2010 Inhalt Motivation Dynamische Partielle Rekonfiguration Distributed Computing Zielsetzung

Mehr

AW1 - Vortrag. Andre Jestel. Automatisierte Hardware- Software Partitionierung. Betreuer: Prof. Dr.-Ing. Bernd Schwarz

AW1 - Vortrag. Andre Jestel. Automatisierte Hardware- Software Partitionierung. Betreuer: Prof. Dr.-Ing. Bernd Schwarz AW1 - Vortrag Automatisierte Hardware- Software Partitionierung Andre Jestel Betreuer: Prof. Dr.-Ing. Bernd Schwarz Inhaltsverzeichnis 1. Einleitung 2. Hardware-Software Vergleichsbeispiel i. Softwarerealisierung

Mehr

Prozessor- und Rechnerarchitekturen (Master)

Prozessor- und Rechnerarchitekturen (Master) Prozessor- und Rechnerarchitekturen (Master) Themen am 28.06.17: Semesterrückblick, Terminplanung Ihrer Vorträge ProRecArc17_V10 Ulrich Schaarschmidt HS Düsseldorf, SS 2017 V1 (5.4.): Termine + mögliche

Mehr

Webservices für eingebettete Systeme

Webservices für eingebettete Systeme Fakultät Informatik Institut für Angewandte Informatik, Professur Technische Informationssysteme Webservices für eingebettete Systeme Dresden, 29.06.2006 Gliederung Einführung Automobilindustrie Webservice

Mehr

Freier Linux Kernel für den Virtex4 FX12

Freier Linux Kernel für den Virtex4 FX12 Mitglied der Helmholtz-Gemeinschaft Embedded Linux Freier Linuxkernel für den Virtex4 FX12 23. März 2009 Georg Schardt Freier Linux Kernel für den Virtex4 FX12 Motivation Ausgangslage Bootloader Kernel

Mehr

Prof. Dr. Uwe Brinkschulte. Lehrstuhl für Eingebettete Systeme

Prof. Dr. Uwe Brinkschulte. Lehrstuhl für Eingebettete Systeme Prof. Dr. Uwe Brinkschulte Lehrstuhl für Eingebettete Systeme brinks@es.cs.uni-frankfurt.de Robert-Mayer-Straße 11-15 Sekretariat: Linda Stapleton, Raum 211a stapleton@es.cs.uni-frankfurt.de 1 Forschungsgebiete

Mehr

CoreSight-Zugang auf dem ZedBoard. Alex Bereza

CoreSight-Zugang auf dem ZedBoard. Alex Bereza Alex Bereza Dresden, Gliederung 1. Aufgabenstellung 2. Das 3. CoreSight 4. Trace-Pakete 5. Implementierung des IP-Cores 6. Fazit 7. Quellen Folie Nr. 2 von 26 1. Aufgabenstellung ARM-Prozessor des verfügt

Mehr

. EMC Folie: 1 Prof. Dr.-Ing. Alfred Rozek Berlin. SoC. Rapid Prototyping VoIP

. EMC Folie: 1 Prof. Dr.-Ing. Alfred Rozek Berlin. SoC. Rapid Prototyping VoIP -Berlin EMC45 732002 Folie: 1 Prof Dr-Ing Alfred Rozek Berlin Schöne neue Welt (Brave New World; Aldous Huxley) -Berlin ebusiness ecommerce emobile mcommerce edesign Bluetooth SoC GSM GPRS UMTS Time-To-Market

Mehr

Einleitung. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg

Einleitung. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg Technologische Trends Historischer Rückblick Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Technologische Trends Historischer Rückblick Übersicht

Mehr

Entwicklung eines Lehrpraktikums auf Basis der Zynq-Plattform

Entwicklung eines Lehrpraktikums auf Basis der Zynq-Plattform Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Projektarbeit im Rahmen des Hauptseminars Ludger Irsig Dresden, 11.02.2015 Gliederung

Mehr

Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2006/2007

Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2006/2007 Einleitung Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2006/2007 Einleitung 1/50 2006/10/09 Übersicht 1 Einleitung 2 Technologische

Mehr

Car on a Chip: Neue Steuergeräte-Architekturen mit Systems-on-Chip im Automobilbereich.

Car on a Chip: Neue Steuergeräte-Architekturen mit Systems-on-Chip im Automobilbereich. CoaCh Car on a Chip: Neue Steuergeräte-Architekturen mit Systems-on-Chip im Automobilbereich Olaf Spinczyk Horst Schirmeier Jochen Streicher Michael Engel Lehrstuhl XII AG Eingebettete Systemsoftware http://ess.cs.uni-dortmund.de/de/teaching/pgs/coach/

Mehr

Einleitung_. FPAAs Field Programmable Analog Arrays. (1) Was sind FPAAs? (2) Wie funktionieren FPAAs? (3) Stand der Technik heute?

Einleitung_. FPAAs Field Programmable Analog Arrays. (1) Was sind FPAAs? (2) Wie funktionieren FPAAs? (3) Stand der Technik heute? FPAAs Field Programmable Analog Arrays Ein Vortrag von Noah Smeets im Fach: Technische Informatik Montag, 29. Januar 2018 Einleitung_ (1) Was sind FPAAs? (2) Wie funktionieren FPAAs? (3) Stand der Technik

Mehr

Eingebettete Systeme

Eingebettete Systeme http://tams.informatik.uni-hamburg.de/ lectures/2013ss/vorlesung/es Norman Hendrich / Andreas Mäder Fakultät für Mathematik, Informatik und Naturwissenschaften Technische Aspekte Multimodaler Systeme Sommersemester

Mehr

Partitionierung von rechenintensiven Aufgaben zwischen FPGA und CPUs

Partitionierung von rechenintensiven Aufgaben zwischen FPGA und CPUs Partitionierung von rechenintensiven Aufgaben zwischen FPGA und CPUs Embedded Computing Conference 2017 Tobias Welti, Dr. M. Rosenthal High Performance Embedded Platforms ZHAW Institute of Embedded Systems

Mehr

Prof. Dr.-Ing. Peter Schulz

Prof. Dr.-Ing. Peter Schulz Wahlpflichtfächer für Antriebe und Automation Motivation: Antriebe Antriebssysteme enthalten Mess- und Regelkreise, z.b.: - Drehzahlmessung und -regelung - Positionserfassung und -regelung - Verschleißmessung

Mehr

Echtzeitbildverarbeitung mit FPGAs. Feith Sensor to Image GmbH, Schongau Matthias Schaffland

Echtzeitbildverarbeitung mit FPGAs. Feith Sensor to Image GmbH, Schongau Matthias Schaffland Echtzeitbildverarbeitung mit FPGAs Feith Sensor to Image GmbH, Schongau Matthias Schaffland Feith Sensor to Image GmbH Gegründet 1989 als Bildverarbeitungs- Spezialist für kundenspezifische Komponenten

Mehr

HW/SW Codesign für Real-time Ethernet basierte Steuergeräte

HW/SW Codesign für Real-time Ethernet basierte Steuergeräte HW/SW Codesign für Real-time Ethernet basierte Steuergeräte Master Projektvorstudie Für das Fach: Anwendungen 1 In der Arbeitsgruppe CoRE Communication over Real-time Ethernet Friedrich Groß Agenda Motivation

Mehr

Martin Stiller, Fakultät Informatik, Institut für Technische Informatik. LLVA: Eine virtuelle Befehlssatzarchitektur

Martin Stiller, Fakultät Informatik, Institut für Technische Informatik. LLVA: Eine virtuelle Befehlssatzarchitektur Martin Stiller, Fakultät Informatik, Institut für Technische Informatik LLVA: Eine virtuelle Befehlssatzarchitektur Hauptseminar Technische Informatik, 02.05.2012 Gliederung 1 Virtual Instruction Set Computers

Mehr

Plazierung von unterschiedlich großen Komponenten in gleich große rekonfigurierbare Flächen unter Berücksichtigung der Signallaufzeiten

Plazierung von unterschiedlich großen Komponenten in gleich große rekonfigurierbare Flächen unter Berücksichtigung der Signallaufzeiten Fakultät für Elektrotechnik Professur für Technische Informatik Helmut Schmidt Universität/ Universität der Bundeswehr Hamburg Plazierung von unterschiedlich großen Komponenten in gleich große rekonfigurierbare

Mehr

ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR

ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR Vortrag zum großen Beleg Andrej Olunczek Andrej.Olunczek@mailbox.tu-dresden.de

Mehr

Seminar: Multi-Core Architectures and Programming

Seminar: Multi-Core Architectures and Programming Seminar: Multi-Core Architectures and Programming Parallelisierung des Viola-Jones Algorithmus auf Tilera Hardware-Software-Co-Design Universität Erlangen-Nürnberg 1 Übersicht Einleitung Erste Versuche

Mehr

Übersicht. Einleitung. Übersicht. Architektur. Dr.-Ing. Volkmar Sieh WS 2008/2009

Übersicht. Einleitung. Übersicht. Architektur. Dr.-Ing. Volkmar Sieh WS 2008/2009 Übersicht Einleitung 1 Einleitung Dr.-Ing. Volkmar Sieh 2 Technologische Trends Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 3 Historischer

Mehr

Universelle Speicherschnittstelle für große externe Speicher

Universelle Speicherschnittstelle für große externe Speicher Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Universelle Speicherschnittstelle für große Marco Zulkowski Marco.Zulkowski@mailbox.tu-dresden.de

Mehr

HS Technische Informatik

HS Technische Informatik Technische Universität Dresden Fakultät Informatik Institut Technische Informatik HS Technische Informatik Architektur eines dynamisch rekonfigurierbaren Rechnersystems Johannes.Goerner@mailbox.tu-dresden.de

Mehr

ABLEITUNG ZUSÄTZLICHER STEUERGRÖSSEN FÜR DIE STRAHLFORMUNG IN EINEM LASER-SCANNER IM ECHTZEITBETRIEB

ABLEITUNG ZUSÄTZLICHER STEUERGRÖSSEN FÜR DIE STRAHLFORMUNG IN EINEM LASER-SCANNER IM ECHTZEITBETRIEB Fakultät Informatik, Institut für Technische Informatik ABLEITUNG ZUSÄTZLICHER STEUERGRÖSSEN FÜR DIE STRAHLFORMUNG IN EINEM LASER-SCANNER IM ECHTZEITBETRIEB Studienarbeit Patrick Schöps Dresden, 09.02.2017

Mehr

Vom 29. März (Veröffentlichungsblatt der Johannes Gutenberg-Universität Mainz, Nr. 03/2016, S. 298)

Vom 29. März (Veröffentlichungsblatt der Johannes Gutenberg-Universität Mainz, Nr. 03/2016, S. 298) Zweite Ordnung zur Änderung der Ordnung des Fachbereichs 08 Physik, Mathematik und Informatik der Johannes Gutenberg-Universität Mainz für die Prüfung im Masterstudiengang Computational Sciences Rechnergestützte

Mehr

Thread basierte partielle Rekonfiguration von SoC Systemen. Frank Opitz INF-M1 Anwendung 1 - Wintersemester 2009/

Thread basierte partielle Rekonfiguration von SoC Systemen. Frank Opitz INF-M1 Anwendung 1 - Wintersemester 2009/ Thread basierte partielle Rekonfiguration von SoC Systemen INF-M1 Anwendung 1 - Wintersemester 2009/2010 24. November 2009 Inhalt Motivation Zielsetzung dynamische Re-/Konfiguration von SoC FPGAs Auswahl

Mehr

AMTLICHE BEKANNTMACHUNG

AMTLICHE BEKANNTMACHUNG AMTLICHE BEKANNTMACHUNG NUMMER 2017/094 SEITEN 1-6 DATUM 07.04.2017 REDAKTION Sylvia Glaser 3. Ordnung zur Änderung der studiengangspezifischen Prüfungsordnung für den Bachelorstudiengang Informatik der

Mehr

IuK-Projekt am Institut für Mikroelektronik und Eingebettete Systeme. Prof. Dr.-Ing. Peter Schulz Sommersemester 2013

IuK-Projekt am Institut für Mikroelektronik und Eingebettete Systeme. Prof. Dr.-Ing. Peter Schulz Sommersemester 2013 am Institut für Mikroelektronik und Eingebettete Systeme Sommersemester 2013 1 Das Institut imes bietet ein fortlaufendes Mechatronik-Projekt an. Der Einstieg ist semesterweise möglich. Die Laufzeit aus

Mehr

SPKC. Inhalte der Vorlesung. Signalprozessoren und Kommunikationscontroller. Prof. Dr.-Ing. Peter Schulz. Signalprozessoren

SPKC. Inhalte der Vorlesung. Signalprozessoren und Kommunikationscontroller. Prof. Dr.-Ing. Peter Schulz. Signalprozessoren Signalprozessoren und Kommunikationscontroller für den Schwerpunkt Telekommunikationstechnik: für alle anderen Schwerpunkte: Pflichtfach Wahlpflichtfach Inhalte der Vorlesung Signalprozessoren Systemarchitekturen

Mehr

Prozessorarchitektur SS2017 Rahmenbedingungen zum Praktikum

Prozessorarchitektur SS2017 Rahmenbedingungen zum Praktikum Prozessorarchitektur SS2017 Rahmenbedingungen zum Praktikum Vater, Frank Frohberg, Max 26.04.2017 Agenda 1 Rahmenbedingungen für das Praktikum 2 Überblick Designprozess 3 Einführung in VHDL 4 Bearbeitung

Mehr

EasyKit. Innovative Entwicklungsmethodik für mechatronische Systeme

EasyKit. Innovative Entwicklungsmethodik für mechatronische Systeme Innovative Entwicklungsmethodik für mechatronische Systeme Gerd Bauer efm-systems GmbH Dr. Reinhard Pittschellis Festo Didactic GmbH & Co. KG Anwendung Steuer- und Regelungstechnik Mechatronischer Pneumatikzylinder:

Mehr

SPI-Workbench: Modelle und Verfahren zur Synthese und Optimierung von Hardware/Software-Systemen aus SPI-Modellen

SPI-Workbench: Modelle und Verfahren zur Synthese und Optimierung von Hardware/Software-Systemen aus SPI-Modellen SPI-Workbench: Modelle und Verfahren zur Synthese und Optimierung von Hardware/Software-Systemen aus SPI-Modellen Prof. Dr.-Ing. J. Teich C. Grabbe, Ch. Haubelt, D. Koch Hardware-Software-Co-Design Universität

Mehr

Modellbasierte Systementwicklung für Smarte Sensoren. Dr. Benjamin Schwabe, Andrea Hollenbach

Modellbasierte Systementwicklung für Smarte Sensoren. Dr. Benjamin Schwabe, Andrea Hollenbach Modellbasierte Systementwicklung für Smarte Sensoren Dr. Benjamin Schwabe, Andrea Hollenbach 26.5.217 Agenda 1 Einführung Smarte Sensoren 2 Entwicklung der Auswertealgorithmen und Code Generierung 3 Erweiterungen

Mehr

Entwicklung mit Xilinx-FPGAs

Entwicklung mit Xilinx-FPGAs Entwicklung mit Xilinx-FPGAs FZJ - ZEL - Abteilung für Experimentsysteme und Kommunikationstechnik (Harald Kleines) Motivation Technologie Entwicklungsprozeß DAQ in der Hadronenphysik Projekte im FZJ mit

Mehr

Einfaches und sicheres Pairing für Bluetooth Smart

Einfaches und sicheres Pairing für Bluetooth Smart Einfaches und sicheres Pairing für Bluetooth Smart (Präsentiert an der Embedded Computing Conference Winterthur, 5. Juni 2018) Lukas Widmer, Marcel Meli Kontakt: Prof. Dr. Marcel Meli Marcel.Meli@zhaw.ch

Mehr

Partitionierung komplexer heterogener Systeme

Partitionierung komplexer heterogener Systeme Berichte aus der Elektrotechnik Thomas Hollstein Entwurf und interaktive Hardware-/Software- Partitionierung komplexer heterogener Systeme D17(Diss.TU Darmstadt) Shaker Verlag Aachen 2001 Inhaltsverzeichnis

Mehr

Energieeffizienz und Performance von Networks-on-Chip

Energieeffizienz und Performance von Networks-on-Chip Fakultät Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Energieeffizienz und Performance von Networks-on-Chip Marco Zulkowski Marco.Zulkowski@mailbox.tu-dresden.de Dresden,

Mehr

Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext

Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext Till Fischer 03.11.2011 FZI Forschungszentrum Informatik Embedded Systems & Sensors Engineering (ESS)

Mehr

Trends in der digitalen Elektronik

Trends in der digitalen Elektronik ERSTELLDATUM 15.08.2002 20:15 Trends in der digitalen Elektronik Mit diesen Stichpunkten möchte ich Mitstreiter gewinnen, die mit mir gemeinsam Informationen sammeln und Maßnahmen planen. Es geht darum

Mehr

Parametrisierbare Busschnittstelle für IP-Cores

Parametrisierbare Busschnittstelle für IP-Cores Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Parametrisierbare Busschnittstelle für IP-Cores Belegverteidigung Dresden, 30.11.2010

Mehr

Abkürzungen. Kapitel 1 - Einleitung Stand der Automobilelektronik Historische Entwicklung Gegenwärtige Probleme 2

Abkürzungen. Kapitel 1 - Einleitung Stand der Automobilelektronik Historische Entwicklung Gegenwärtige Probleme 2 Inhalt Abkürzungen X Kapitel 1 - Einleitung 1 1.1 Stand der Automobilelektronik 1 1.1.1 Historische Entwicklung 1 1.1.2 Gegenwärtige Probleme 2 1.2 Zielsetzung 5 1.3 Aufbau der Arbeit 6 1.4 Veröffentlichungen

Mehr

Multiprozessor System on Chip

Multiprozessor System on Chip Multiprozessor System on Chip INF-M1 AW1-Vortrag 25. November 2009 Übersicht 1. Einleitung und Motivation 2. Multiprozessor System on Chip (MPSoC) 3. Multiprozessoren mit Xilinx EDK 4. FAUST SoC Fahrzeug

Mehr

Technische Informatik für Ingenieure

Technische Informatik für Ingenieure Wintersemester 2001/2002 Der Dozent Dozent Dr. habil. Informatik- und Prozesslabor Warburger Str. 100, E1.125 Tel. 60-3262 hardt@upb.de http://www.upb.de/cs/ipl Sprechstunde: Mo+Di 12.00-13.00 Uhr Informatik-

Mehr

Architektur und Organisation von Rechnersystemen

Architektur und Organisation von Rechnersystemen Architektur und Organisation von Themen heute: Betriebssysteme Ein frohes Weihnachtsfest und alles erdenklich Gute zum Jahreswechsel! Ulrich Schaarschmidt, MCU-ArcOrg18_V5 HS Düsseldorf, WS 2018/19-20.12.18

Mehr

Team. Prof. Dirk Timmermann. Siemens AG (ICN Greifswald)

Team. Prof. Dirk Timmermann. Siemens AG (ICN Greifswald) Teilprojekt MWN (wired) Ziele und Vorgehensweise Putbus, den 09.09.2004 Dipl.-Ing. Harald Widiger Dipl.-Ing. Stephan Kubisch Universität Rostock Fakultät für Informatik und Elektrotechnik Institut für

Mehr

Hardware/Software Co-Design

Hardware/Software Co-Design Hardware/Software Co-Design Vorbesprechung Andreas Steininger Robert Najvirt Thomas Polzer Überblick 182.700 Vorlesung mit Übung: Betreuer: A. Steininger 182.701 Laborübung: Betreuer: R. Najvirt & T. Polzer

Mehr

AW 2 SS Anwendungen 2. Software- Partitionierung auf MPSoC-Plattformen. Andre Jestel

AW 2 SS Anwendungen 2. Software- Partitionierung auf MPSoC-Plattformen. Andre Jestel Anwendungen 2 Software- Partitionierung auf MPSoC-Plattformen Andre Jestel Inhaltsverzeichnis 1. Einleitung 2. Aktuelle Arbeiten zum Thema i. Symmetric Multiprocessor Systems on FPGA ii. Hardware Transactional

Mehr

definieren Beck IPC GmbH the point of synergy!

definieren Beck IPC GmbH the point of synergy! Unternehmensprofil definieren Die Beck IPC GmbH bietet ihren Kunden Produkte und Services rund um die industrielle Steuerungstechnik und Kommunikation. Steuerungselemente von Beck IPC zeichnen sich aus

Mehr

Session: 7 Rekonfigurierbare Co-Prozessoren für intelligente Gebäudesteuerungen (helectronics GmbH) 06. Juli 2016 Bielefeld.

Session: 7 Rekonfigurierbare Co-Prozessoren für intelligente Gebäudesteuerungen (helectronics GmbH) 06. Juli 2016 Bielefeld. Session: 7 Rekonfigurierbare Co-Prozessoren für intelligente Gebäudesteuerungen (helectronics GmbH) 06. Juli 2016 Bielefeld www.its-owl.de Agenda Abschlusspräsentation itsowl-tt-recopigs Einführung Zielsetzung

Mehr

Realisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden Nutzerdesigns auf Rekonfigurierbarer Hardware

Realisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden Nutzerdesigns auf Rekonfigurierbarer Hardware Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Realisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden

Mehr

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten

Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten E. Zenker 9. November 2011 1 / 28 Gliederung 1. Field Programmable Gate Array - FPGA 2. Satisfiability Testing

Mehr

Entwicklung einer sensorlosen Motorregelung für Dentalbohrer nach IEC Dr. Michael Schwarz

Entwicklung einer sensorlosen Motorregelung für Dentalbohrer nach IEC Dr. Michael Schwarz Entwicklung einer sensorlosen Motorregelung für Dentalbohrer nach IEC 62304 Dr. Michael Schwarz Agenda ITK Engineering AG Von der Idee bis zum Produkt Überblick und Motivation Herausforderungen sensorlose

Mehr

Systemprogrammierung II

Systemprogrammierung II Systemprogrammierung II Blätter zur Vorlesung Wintersemester 2005/06 Prof. Dr. Peter Schulthess Universität Ulm Verteilte Systeme Fakultät für Informatik 1. Einleitung 1.1. Organisation Termin ab 17.10.05,

Mehr

Vertiefungsrichtung Rechnerarchitektur

Vertiefungsrichtung Rechnerarchitektur srichtung () ( für ) Prof. Dietmar Fey 1 Ziele der srichtung RA Vertiefen des Verständnis vom Aufbau, Funktionsweise von Rechnern und Prozessoren () Modellierung und Entwurf von Rechnern und Prozessoren

Mehr

Experimentelle Hardwareprojekte. Projekt A-2: Befehlszähler eines RISC-Prozessors. Volker Dörsing 20. März 2014

Experimentelle Hardwareprojekte. Projekt A-2: Befehlszähler eines RISC-Prozessors. Volker Dörsing 20. März 2014 Friedrich Schiller Universität Jena Rechnerarchitktur und Advanced Computing Experimentelle Hardwareprojekte Projekt A-2: Befehlszähler eines RISC-Prozessors Volker Dörsing 20. März 2014 Inhaltsverzeichnis

Mehr

Vorlesung Automotive Software-Engineering

Vorlesung Automotive Software-Engineering INFORMATIK CONSULTING SYSTEMS AG Vorlesung Automotive Software-Engineering Technische Universität Dresden Fakultät Informatik Professur Softwaretechnologie Sommersemester 2011 Dr. rer. nat. Bernhard Hohlfeld

Mehr

Herausforderungen für den IP-Schutz in eingebetteten Systemen

Herausforderungen für den IP-Schutz in eingebetteten Systemen Herausforderungen für den IP-Schutz in eingebetteten Systemen Jamshid Shokrollahi BITKOM Forum Embedded Security Nürnberg 15. October 2009 1 Ziel Geheimhaltung von (Teilen der) Software als wertvolles

Mehr

EHP Einführung Projekt A

EHP Einführung Projekt A Volker Dörsing EHP Einführung Projekt A email: doersing@uni-jena.de praktische Übung www: http://users.minet.uni-jena.de/~ehp-head Vorbereitung, Durchführung, Kolloquium Infos zur Veranstaltung, Versuchsanleitung

Mehr

Prozessor- und Rechnerarchitekturen (Master)

Prozessor- und Rechnerarchitekturen (Master) Prozessor- und Rechnerarchitekturen (Master) Themen am 17.05.17: ARM AMULET und Cortex - Familien Ulrich Schaarschmidt HS Düsseldorf, SS 2017 Literatur Wolf, Marilyn: High-Performance Embedded Computing

Mehr

Praktische Informatik I

Praktische Informatik I Praktische Informatik I WS 2005/2005 Prof. Dr. Wolfgang Effelsberg Lehrstuhl für Praktische Informatik IV Universität Mannheim 1. Einführung 1-1 Inhaltsverzeichnis (1) 1. Einführung 1.1 Was ist Informatik?

Mehr

Zwischenbericht zum Projekt FPGA-Entwurfssystem

Zwischenbericht zum Projekt FPGA-Entwurfssystem Zwischenbericht zum Projekt FPGA-Entwurfssystem Test und Integration von Synthese- und Layoutwerkzeugen für den FPGA-Entwurf Steffen, M.; Herrmann, P.; Möhrke, U.; Spruth, W.G. Universität Leipzig Augustusplatz

Mehr

1 GNU/Linux in eingebetteten Systemen 1 1.1 Einsatzort... 1 1.2 Vorteile... 1 1.3 Distribution... 2

1 GNU/Linux in eingebetteten Systemen 1 1.1 Einsatzort... 1 1.2 Vorteile... 1 1.3 Distribution... 2 Linux auf FPGAs Inhaltsverzeichnis 1 GNU/Linux in eingebetteten Systemen 1 1.1 Einsatzort............................................... 1 1.2 Vorteile................................................ 1

Mehr

Dekodierung eines Funkfernschreibersignals mithilfe der Zynq-Plattform. Lehrstuhlseminar Benjamin Koch

Dekodierung eines Funkfernschreibersignals mithilfe der Zynq-Plattform. Lehrstuhlseminar Benjamin Koch Dekodierung eines Funkfernschreibersignals mithilfe der Zynq-Plattform Lehrstuhlseminar Benjamin Koch Dresden, 27.08.2015 Gliederung Aufgabenstellung Funkfernschreiben (RTTY) Aufbau des Systems Fazit und

Mehr

Anwendungsgebiete unterschiedlicher FPGA-basierter. Marco Kirschke INF-M2 Anwendung 2 Sommersemester Mai 2010

Anwendungsgebiete unterschiedlicher FPGA-basierter. Marco Kirschke INF-M2 Anwendung 2 Sommersemester Mai 2010 Anwendungsgebiete unterschiedlicher FPGA-basierter MPSoC Architekturen Marco Kirschke INF-M2 Anwendung 2 Sommersemester 2010 26. Mai 2010 Inhalt Einleitung IEEE Veröffentlichungen Beispiele zu MPSoC Architekturen

Mehr

Computergestützter IC- Entwurf

Computergestützter IC- Entwurf FHTW Berlin Fachbereich 1 Technische Informatik, D5TI Computergestützter IC- Entwurf Simulation eines Lauflichts Übungs- Beleg Abgabetermin: 07.02.2003, 366437 1 Inhaltsverzeichnis 1 Einleitung... 3 2

Mehr

Sicherheit in eingebetteten Systemen Luxus oder Notwendigkeit?

Sicherheit in eingebetteten Systemen Luxus oder Notwendigkeit? Sicherheit in eingebetteten Systemen Luxus oder Notwendigkeit? Dr.-Ing. Daniel Ziener Friedrich-Alexander-Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) daniel.ziener@fau.de

Mehr

&R9HULILNDWLRQYRQ$50'HVLJQVPLW5LYLHUD,37

&R9HULILNDWLRQYRQ$50'HVLJQVPLW5LYLHUD,37 &R9HULILNDWLRQYRQ$50'HVLJQVPLW5LYLHUD,37 von Jaroslaw Kaczynski Technical Marketing Manager Advanced Product Group Aldec, Inc.,(LQI KUXQJ Embedded-Systeme enthalten üblicherweise einen Mikroprozessor sowie

Mehr

FPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen.

FPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen. FPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen. Kasdaghli Ameni Inhalt. Die Klassifizierung von ASIC 2. Simple Programmable Logic Device SPLD 3. Complex Programmable Logic

Mehr