Hardware Leitungscodierung

Transkript

1 Hardware Leitungscodierung Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2007/2008 Hardware Leitungscodierung 1/

2 Übersicht Inhalt: Eingrenzung Allgemeines Differentielle Signalisierung Takt und Taktrückgewinnung Protokoll-Aspekte Hardware Leitungscodierung 2/

3 Eingrenzung Wir realisieren eine Schnittstelle mit: differentiell signalisierter bitserieller Punkt-zu-Punkt-Kommunikation. (Damit liegen wir voll im Trend der aktuellen Bussysteme!) Hardware Leitungscodierung 3/

4 Allgemeines Senderseite: Parallel-Seriell-Wandler, Empfängerseite: Seriell-Parallel-Wandler, Hinweis: Realisierung mit einem von einer FSM gesteuerten Schieberegister. Hardware Leitungscodierung 4/

5 Differentielle Signalisierung Eigentliche Übertragungsart der Bits auf der Leitung, Übertragung mittels Leitungspaaren (ggf. twisted pair ), Information ist die Polarität der Spannungsdifferenz, sehr unempfindlich gegenüber Störsignalen. Hardware Leitungscodierung 5/

6 Differentielle Signalisierung (2) TI MC3487 Line Driver Je 4 Kanäle, arbeitet mit Pegeln von 0 und 3 V, t PLH = t PHL 20 ns, Skew 6 ns, entspricht der EIA-422-Norm. Hardware Leitungscodierung 6/

7 Differentielle Signalisierung (3) TI MC3486 Line Receiver Gegenstück zu MC3487, t PHL 35 ns, t PLH 30 ns. Hardware Leitungscodierung 7/

8 Takt und Taktrückgewinnung Ein Empfänger soll idealerweise die Bitwerte jeweils in der Mitte eines Bit-Intervalls übernehmen er muss Frequenz und Phasenlage des Senders kennen! Lösungsmöglichkeiten Taktkanal, Taktrückgewinnung, Phasenrückgewinnung. Hardware Leitungscodierung 8/

9 Taktkanal Bewertung + relativ einfache Implementierung, Halbierung der Bitrate. Hardware Leitungscodierung 9/

10 Taktkanal Verbesserung Zustandswechsel markiert den Abtastzeitpunkt. Bewertung Noch einfachere Implementierung (besonders der Empfängerseite)! Hardware Leitungscodierung 10/

11 Datenabhängiger Strobe Zustandswechsel auf dem Strobe-Kanal nur dann, wenn auf dem Datenkanal keiner erfolgt (XOR liefert Takt). Bewertung Genau eine Umladung pro Bit volle Bitrate und geringere Energieverluste. Hardware Leitungscodierung 11/

12 Taktrückgewinnung Ziel Einsparung des Taktkanals durch Ermittlung des Takts aus dem Datenkanal. Vorgehensweise Möglichst regelmäßige Pegelwechsel, am besten bei jedem übertragenen (Nutz-)Bit. Dazu viele Lösungsmöglichkeiten, z.b.: RZ-Code erzwungener Pegelwechsel nach jeder 1 ; ggf. Bit-Stuffing nötig, Manchester-Code 1 entspricht fallender Flanke, 0 steigender, Bit-Stuffing Einfügen von Füllbits nach längerer Zeit ohne Bitwechsel. Praktischer Nebeneffekt : Gleichspannungsanteil wird verringert. Hardware Leitungscodierung 12/

13 Phasenrückgewinnung Idee Ist die Frequenz von Sender und Empfänger annähernd gleich, muss nur noch die Phasenlage synchronisiert werden. Vorgehensweise Wieder gelegentliche, ggf. erzwungene Pegelwechsel (vgl. Taktrückgewinnung), Häufigkeit der Synchronisation hängt von der maximalen Abweichung der Taktraten ab, bei kleinen übertragenen Datenpaketen genügt oft ein (kurzer) Synchronisationsheader. Hardware Leitungscodierung 13/

14 Phasenrückgewinnung (2) Start-Stop-Protokolle Beiden Seiten bekannte Sendefrequenz, Datenblöcke fester Länge (z.b. 8 Bit), Synchronisationsheader ( Start-Bit, z.b. 1 Bit), ggf. Parity-Information, Stop-Bit. Realisiert z.b. in den RS232-Schnittstellen. Hardware Leitungscodierung 14/

15 Protokoll-Aspekte Unser Protokoll Baudrate ein Drittel der PCI-Bus-Frequenz, also ca. 11 MHz, bzw. eine Bitzeit von 3 Takten, Startbit 1, Datenwort 8 Bit, Stopbit ns für die Übertragung eines Bytes. Hardware Leitungscodierung 15/

16 Protokoll-Aspekte (2) Hardware Leitungscodierung 16/