Operationsmodi des Timers Modus 0 : Ausschalten des Zählers

Transkript

1 Ergänzung PIAT

2 Operationsmodi des Timers Modus 0 : Ausschalten des Zählers LC und UC wird angehalten. IRQT wird gesperrt (Bit 7 im CMCR wird 0) UF Bit wird gelöscht (Bit 7 im SR) Die Daten in UC, LC, UL, LL und SL bleiben erhalten Anmerkung : Da mit RES auch CMCR auf 0 gesetzt wird und somit der Modus, wird gleiche Wirkung erzielt, aber anderes mehr

3 Modus 1 : Einmalige IRQ-Auslösung bei Erreichen der 0 wird UF im SR 1 gesetzt. UC und LC werden mit $FF geladen und Zähler startet neu. beim erneuten Erreichen der 0 wird UF nicht wieder gesetzt. Modus 2 : Mehrmalige IRQ-Auslösung bei Erreichen der 0 wird UF = 1 gesetzt. UC und LC werden mit UL und LL geladen und Zähler startet neu. beim erneuten Erreichen der 0 wird UF erneut gesetzt, falls vorher gelöscht.

4

5 Modus 3 : Pulsbreiten Messung ( CNTR-INPUT ) UC und LC werden durch STA ULEC mit UL und LL geladen, der Zähler startet aber nicht. bei einer 1/0-Flanke auf CNTR startet der Zähler und wird bei einer 0/1-Flanke auf CNTR angehalten. bei Erreichen der 0 wird UF = 1 gesetzt und der Zähler erneut mit UL und LL geladen. Nach Messung eines Pulses werden weitere 1/0-Flanken ignoriert. Eine neue Messung ist erst nach erneutem Laden des UL durch STA ULEC möglich.

6

7 Modus 4 : Ereignis Zähler ( CNTR INPUT ) UC und LC werden durch STA ULEC mit UL und LL geladen, der Zähler startet aber nicht. bei jeder 0/1-Flanke auf CNTR wird der Zähler bei der darauf folgenden 0/1-Flanke von Φ um 1 dekrementiert. (Prescaler wird berücksichtigt!) Maximale Zählfrequenz ist die halbe Φ-Frequenz. bei Erreichen der 0 wird UF = 1 gesetzt und der Zähler erneut mit UL und LL geladen. und die Operation wiederholt sich.

8 Modus 5 : Monoflop-Funktion (CNTR OUTPUT) UC und LC werden durch STA ULEC mit UL und LL geladen, wodurch der Zähler gestartet wird. Ferner wird die CNTR-Leitung auf 0 gelegt. bei Erreichen der 0 wird CNTR auf 1 gelegt und UF = 1 gesetzt. Der Zähler wird mit $FFFF geladen (vgl. Mode 1) und läuft weiter, ohne weitere Flanken auf CNTR zu erzeugen.

9 CNTR wird erst wieder auf 0 gesetzt, wenn das UF-Bit gelöscht wird. Anmerkung : durch STA ULEC ist die Pulslänge eindeutig definiert. durch LDA SL ist die Pulslänge unbestimmt (zufällig).

10

11 Modus 6 : Mehrmaliger Pulsgeber (CNTR OUTPUT) UC und LC werden durch STA ULEC mit UL und LL geladen, wodurch der Zähler gestartet wird. Ferner wird die CNTR-Leitung auf 0 gelegt bei Erreichen der 0 wird CNTR auf 1 gelegt und UF = 1 gesetzt. Der Zähler wird erneut mit UL und LL geladen (vgl. Mode 2) und läuft weiter, um beim nächsten erreichen der 0 eine weitere Flanke in Abhängigkeit des aktuellen Status auf CNTR zu erzeugen.

12 Mit Hilfe entsprechender IRQ-Routinen kann die Periodizität gebrochen werden, indem nach Ablauf des Zählers in der IRQ- Dienstroutine LL und UL mit anderen (variablen) Werten beschrieben werden.

13 Modus 7 : Retriggerabler Zähler (CNTR INPUT) UC und LC werden durch STA ULEC mit UL und LL geladen, wodurch der Zähler gestartet wird. Bei Empfang eines 1/0-Ereignisses auf CNTR wird LC und UC mit LL und UL geladen und Zähler neu gestartet. Erreicht der Zähler 0, wird und UF = 1 gesetzt und ein IRQ ausgelöst, falls dieser freigegeben ist. Der Zähler wird erneut mit UL und LL geladen und gestartet.

14

15 Übersicht der Betriebsart-Modi des Timers Nr. Beschreibung CNTR Zähltakt 0 Stop des Zählers einmalige IRQ-Auslösung - Φ2 2 mehrmalige IRQ-Auslösung - Φ2 3 Pulsbreitenmessung IN Φ2 4 Ereigniszähler IN CNTR 5 einmaliger Pulsgeber OUT Φ2 6 mehrmalige Pulsgebung OUT Φ2 7 Retriggerabler Zähler IN Φ2

16 Die Kontrollleitungen C1 und C2 Status-Register SR.7 SR.0 In Bit 5 bis 7 werden Interrupt-Anfragen je nach Ursprung eingetragen. Es gilt : IRQT = 1, wenn Zähler auf Null gelaufen IRQX = ( CRX.7 V CRX.6 ) also ein Ereignisbit gesetzt ist.

17 Wann wird ein Ereignis registriert? IRQX = ( CRX.7 V CRX.6 ) CRX.7 = ( CRX.1 Λ CX1 ) V ( CRX.1 Λ CX1 ) CRX.6 = ( CRX.4 Λ CX2 Λ CRX.5) V ( CRX.4 Λ CX2 Λ CRX.5)

18 Interrupt Anfrage Der PIAT meldet dem Prozessor eine Interrupt-Anfrage über die IRQ-Line (open drain output) : IRQ-L = 0 : Interrupt wird ausgelöst Die drei möglichen Auslöser (IRQT-L vom Timer, IRQA-L von Kanal A und IRQB-L vom Kanal B) werden wie folgt zusammengeführt : IRQ-L = IRQT-L Λ IRQA-L Λ IRQB-L NANDs für einzelne IRQ-Quellen : TIMER : IRQT-L = IRQT Λ CMCR.7 PORT A : IRQA-L = IRQA Λ (CRA.0 V CRA.3) PORT B : IRQB-L = IRQB Λ (CRB.0 V CRB.3) IRQB, IRQA und IRQT (UF) sind die Statusregisterbits 5, 6 und 7

19 CRX.5 unabhängig von CRX.5 CRX.n n Wert Verh. 0 IRQ1 sperren 0 stat. 1 IRQ1 freigeben Bedeutung / Beschreibung 0 CX /0 - Flanke stat. Wahl der wirksamen Flanke 1 0/1 - Flanke 0 CRX.7 nebenläufiges Löschen des Ereignisses nach Lesen von DRX dyn. 1 CRX.7 = (CRX.1 CX1 ) ( CRX.1 CX1 ) gewählte Flanke auf C1 detektiert 0 DDRX X: Kanal A oder B stat. Registerwahl 1 DRX n: Bit-Nummer 0 CX2 als Eingang Φ 2: Takt, Uhr stat. 1 CX2 als Ausgang 0 IRQ2 sperren Kanal A fungiert als stat. 1 IRQ2 freigeben Empfänger 0 1/0 - Flanke ( ) Kanal B fungiert als stat. Wahl der wirksamen Flanke 1 0/1 - Flanke ( ) Sender 0 CRX.6 nebenläufiges Löschen des Ereignisses nach Lesen von DRX dyn. 1 CRX.6 = (CRX.4 CX2 CRX.4 CX2 ) CRX.5 gewählte Flanke auf C2 detektiert CX2 6 0 stat. fix bei Wahl von CX2 als Ausgang A: C2 := 0 bei erster 1/0 auf Φ 2 nach Lesen auf DRA α : α wird gesetzt, B: C2 := 0 bei erster 1/0 auf Φ 2 nach Schreiben auf DRB d.h. 0/1-Flanke auf α Dyn. CX2 := CRX.3 Statisches Setzen voncx2 α : α wird gelöscht, d.h. 1/0-Flanke auf α auf CRX.4 A: C2 bei erstem Ereignis auf C1 nach Lesen auf DRA C2 = 0 Quitt.- B: C2 bei erstem Ereignis auf C1 nach Schreiben auf DRB A: C2 bei zweiter 1/0 auf Φ 2 nach Lesen von DRA betrieb B: C2 bei zweiter 1/0 auf Φ 2 nach Schreiben von DRB

20 CRX.5 unabhängig von CRX CX1 CX2 Abkürzungen : n Wert Verh. 0 IRQ1 sperren stat. 1 IRQ1 freigeben 0 1/0 - Flanke stat. Wahl der wirksamen Flanke 1 0/1 - Flanke 0 CRX.7 nebenläufiges Löschen des Ereignisses nach Lesen von DRX dyn. 1 gewählte Flanke auf C1 detektiert siehe CRX CX2 als Eingang siehe folgende gelbe Felder (wie CX1) stat. 1 CX2 als Ausgang siehe blaue Felder 0 stat. Registerwahl DDRX 1 DRX IRQ2 sperren stat. 1 IRQ2 freigeben 0 1/0 - Flanke stat. Wahl der wirksamen Flanke 1 0/1 - Flanke IRQX = CRX.3 CRX.6 CRX CRX.6 dyn. nebenläufiges Löschen des Ereignisses nach Lesen von DRX 1 CRX.6 = (CRX.4 CX2 gewählte Flanke auf C2 detektiert siehe CRX.3 CRX.4 CX2 ) CRX stat. fix bei Wahl von CX2 als Ausgang 4 A: C2 := 0 bei erster 1/0 auf Φ2 nach Lesen auf DRA CX2 wird zunächst auf 0 gesetzt, um 0 B: C2 := 0 bei erster 1/0 auf Φ2 nach Schreiben auf DRB später auf 1 zurückzusetzten (s. unten) Dyn. 1 CX2 := CRX.3 Statisches Setzen voncx2 CRX3 dient nur zum Setzen von CRX4 auf CRX.4 A: C2 bei erstem Ereignis auf C1 nach Lesen auf DRA Zurücksetzen von CX2 auf 1 (0/1-Flanke) C2 = 0 B: C2 bei erstem Ereignis auf C1 nach Schreiben auf DRB nach Eeignis auf CX1. Quitt.- A: C2 bei zweiter 1/0 auf Φ2 nach Lesen von DRA direktes Zurücksetzen auf 1 (einen Φ2- betrieb B: C2 bei zweiter 1/0 auf Φ2 nach Schreiben von DRB Takt später) X: Kanal A oder B α : α wird gesetzt, d.h. 0/1-Flanke auf α Kanal A fungiert als Empfänger-Station n: Bit-Nummer α : α wird gelöscht, d.h. 1/0-Flanke auf α Kanal B fungiert als Sender-Station Takt, Uhr Φ 2: CRX.n Bedeutung / Beschreibung CRX.7 = (CRX.1 CX1 ) ( CRX.1 CX1 ) Anmerkung IRQX = CRX.0 CRX.7

21

22

23 W A R N U N G E N nicht mit Sicherheit reproduzierbare Effekte, auch MOSES-abhängig, wenn Port A belegt, Port B frei oder umgekehrt Wahl von 0/1-Flanke kann zu Beginn zum Auslösen von einem Interrupt führen (wahrscheinlich nur, wenn C2 als Ausgang festgelegt). Bei Port B ist IRQB-Bit im Statusregister gesetzt, kann auch zu einmaligen Auslösen eines Interrupts führen. Da Freigabe-Bits im Control Register 0 sind (Betriebssystem?) werden keine weiteren IRQs ausgelöst. Bei nicht angeschlossenem Port B werden scheinbar IRQB und entsprechende Ereignisbits nicht nebenläufig durch lesenden Zugriff auf DRB gelöscht.

24 Wenn durch C1 Ereignisbit gesetzt wird, wird meist zu Beginn auch Ereignisbit 2 gesetzt. Gegenmaßnahmen : Zu Beginn IRQ-Bits im Statusregister nebenläufig löschen. möglichst 1/0-Flanken als Ereignisse wählen Port B an dummy-box anschließen und C1 und C2 auf Masse legen.

25 Ergänzung Adressierung

26 Wie kann ein Unterprogramm indirekt aufgerufen werden? Hierzu wird die absolut indirekte Adressierung des jmp-befehls ausgenutzt. Beispiel : LDA #<Subr STA Pointer ; Programm gesteuerte Festlegung LDA #>Subr ; des Zeigers STA Pointer + 1 JSR Inter_Subr ; direkter Unterprogrammaufruf ρ : ; auf Stapel gelegte Rücksprungadresse ; indirekter Sprung zum eigentlichen UP Inter_Subr : JMP(pointer) RTS ; Rücksprung zu ρ Subr : ; ausgewähltes ; Unterprogramm JMP Inter_Subr + 3 ; Sprung zu RTS von Inter_Subr, ; da JMP(Pointer) 3 Bytes belegt.

27 Kann man auf tiefer liegende Stapelzellen zugreifen? Natürlich nicht mit PLA oder PHA ; aber mit LDA $01xy lässt sich jede Stapelzelle ansprechen Woher weiß man die exakte Adresse, in der gewünschter Wert steht? Wenn die Differenz zum Stapelzeiger bekannt ist, lässt sie die gewünschte Adresse berechnen. Beispiel : TSX TXA CLC ADC #10 TAX LDA $1000, x

28 Rahmen - Technik einzelne frames können unterschiedliche Länge haben

29 Endliche Maschinen

30

31

32 Prinzip der Mealy-Maschine

33 Prinzip der Moore-Maschine

34 Ticket Maschine als Mealy-Typ

35 Ticket Maschine als Moore-Typ

36 Additionsmaschine als Mealy-Typ

37 Additionsmaschine als Moore-Typ

38

39

40

41

42