Digitaltechnik. Digitaltechnik Teil Prof. Komar. Teil 3: Programmierbare Logik. Inhaltsverzeichnis

Größe: px
Ab Seite anzeigen:

Download "Digitaltechnik. Digitaltechnik Teil 3-1 - Prof. Komar. Teil 3: Programmierbare Logik. Inhaltsverzeichnis"

Transkript

1 Digitaltechnik Teil Prof. Komar Digitaltechnik Teil 3: Programmierbare Logik Inhaltsverzeichnis Speicher... 2 Umlaufspeicher, FIFO, LIFO... 3 Halbleiterspeicher (Matrixspeicher)... 5 Nichtflüchtige Speicher... 8 Festwertspeicher (ROM, PROM, EP ROM)... 9 Flüchtige Speicher (SRAM, DRAM) Assoziativspeicher (CAM ) Speicher Sonderformen Übersicht gebräuchlicher Speicherbausteine Programmierbare Logikbausteine PLD ASIC-Vollkundenspez.-, Standard-ICs, Gate-Arrays Programmierbare Logikbausteine PLD PROM PLA PAL Übersicht über PALs Schaltnetz- Realisierung mit PLD-ICs PLD mit programmierbaren Ausgängen GAL Ausgangs Makrozelle OLMC FPGA Rechnergestützter Entwurf programmierbarer Logik... 32

2 Digitaltechnik Teil Prof. Komar Speicher Speicherhierarchie Computer-System mit verschiedenen Speicherarten

3 Digitaltechnik Teil Prof. Komar Begriffspaare zur Charakterisierung von Speichern Halbleiterspeicher lassen sich unterteilen in Matrix- und Umlaufspeicher Umlaufspeicher sind Speicher mit seriellem Zugriff und werden aus rückgekoppelten Schieberegistern gebildet. Ein parallel zum Schieberegister betriebener modulo -n-zähler adressiert die jeweils am Registerausgang befindliche Information. Bei Gleichheit von Adresse der gewünschten Information und Zählerstand gibt der Vergleicher Datenein- und ausgang des Schieberegisters frei. Für einen m-bit Wortspeicher werden m Schieberegister parallel betrieben. Rückgekoppeltes Schieberegister als Umlaufspeicher DA-Datenausgang DE-Dateneingang SE-Steuerereingang für Schreiben oder Lesen Ta-Schiebetakt Schieberegister für Umlaufspeicher werden häufig in dynamischer Technik ausgeführt. Dynamische Technik heißt, daß als 1bit-Speicherelement ein Kondensator (z.b. Gate-Kapazität eines MOS- Transistors) dient, der aufgrund der Leckströme seine Information (Ladung) innerhalb von msec verlieren würde und deshalb ständig aufgefrischt werden muß. Dieser benötigte Refresh bedingt bei dynamischen Schieberegistern bzw. Umlaufspeichern (Umlaufrefresh) eine untere Grenzfrequenz für den Takt. Statische Schieberegister sind demgegenüber aus Flipflops aufgebaut und behalten ihre Information solange die Versorgungsspannung anliegt.

4 Digitaltechnik Teil Prof. Komar Vorteile haben dynamische Schieberegister durch die mögliche höhere Taktfrequenz (schneller als statische) und die größere Packungsdichte (einfacherer Zellaufbau) auf dem Chip. FIFO- und LIFO-Speicher Zu den seriellen Halbleiter-Schreib/Lesespeichern kann man auch noch die Speicher für variable Datenmengen zählen, die nach den Prinzipien - FIFO First-In-First-Out Queue- oder Warteschlangenprinzip mit asynchronem Ein- und Auslesen von verschiedenen Seiten. Mit FIFOs werden Systeme mit unterschiedlichen Datentransferraten gekoppelt. Sie dienen als elastische Zwischenspeicher ( Pufferspeicher, Ringspeicher ), die z.b. schnell Daten übernehmen können um diese dann langsam auszulesen oder umgekehrt. Zustandssignale geben über den Füllstand der FIFOs Aufschluß. - LIFO Last-In-First-Out Stack- oder Stapelprinzip, Ein- und Auslesen von derselben Seite, wobei die zuletzt eingelesene Information zuerst wieder entnommen wird Ein LIFO hat einen eigenen Adressgenerator, den Stackpointer ( SP ), der auf die Spitze des Stapels zeigt. Bei PUSH ( Wort in Stack einschreiben ) wird der SP inkrementiert und bei POP ( Wort aus Stack lesen ) dekrementiert. Der Stack eignet sich in Mikrocomputersystemen sehr gut für die effiziente Zwischenspeicherung von Rücksprungadressen oder Registerinhalten. arbeiten bzw. organisiert sind. FIFO mit seriellen Ein- und Ausgängen Blockschaltbild und Zugriffsmöglichkeiten eines LIFO -Speichers ( Stack, Stapel )

5 Digitaltechnik Teil Prof. Komar Halbleiterspeicher (Matrixspeicher) Halbleiterspeicher sind integrierte Digitalschaltungen, die Daten aufnehmen, aufbewahren und abgeben können. Sie lassen sich nach folgenden Gesichtspunkten klassifizieren: Einteilung der Halbleiterspeicher nach Zugriffsarten

6 Digitaltechnik Teil Prof. Komar Ein Speicherelement, der nicht weiter zerlegbare Teil eines Speichers, dient zur Aufbewahrung eines Bit. Wenn in einem Speicher jedes Speicherelement einzeln angesprochen (adressiert) werden kann, dann ist der Speicher bitorganisiert. Bei einem wortorganisierten Speicher sind die Speicherelemente nur in Gruppen zugänglich (Wortlänge meist 8 Bit = 1 Byte). Eine derartige Gruppe heißt Speicherzelle und der Inhalt Speicherwort. Die Kapazität eines Speichers wird in der Form 2K*Wortlänge in Bit angegeben. Bei wahlfreiem Zugriff kann auf die Speicherwörter in beliebiger Reihenfolge (random access) zugegriffen werden. Serieller Zugriff liegt vor, wenn nur in einer gewissen Reihenfolge zeitlich nacheinander auf die Speicherwörter zugegriffen werden kann. Die Zugriffszeit (access time) kennzeichnet die Zeitspanne, die zwischen dem Anlegen der Adresse (Adress- Zugriffszeit) und der Verfügbarkeit der gültigen Daten an den Ausgängen vergeht. Die Zykluszeit ist die Zeitspanne zwischen dem Beginn zweier aufeinanderfolgender, gleichartiger, zyklisch wiederkehrender Schreib- oder Lesevorgänge (manchmal Zykluszeit = Zugriffszeit). Im ortsadressierten Halbleiterspeicher wird eine Speicherzelle mit Hilfe einer fest zugeordneten Adresse ausgewählt. Im inhaltsadressierten Halbleiterspeicher ( Assoziativspeicher ) werden Speicherzellen durch Suchbegriffe (Suchbitmuster) angesprochen. Im nichtflüchtigen Speicher ( Festwertspeicher ) bleiben die Daten auch ohne Betriebsspannung erhalten, im flüchtigen ist dies nicht der Fall. Im löschbaren Speicher ist Umprogrammierung möglich, im nichtlöschbaren dagegen lassen sich einmal gespeicherte Daten nicht mehr rückgängig machen. Im statischen Speicher bleiben die Daten erhalten solange die Versorgungsspannung anliegt, im dynamischen Speicher müssen die Daten alle 2-4 ms aufgefrischt ( refresh ) werden.

7 Digitaltechnik Teil Prof. Komar Prinzipieller Aufbau von Matrixspeichern am Beispiel eines 64*1 Bit Schreib-Lesespeichers mit Impulsdiagramm Adressierung und Betriebsartenwahl eines 64 x 1-Bit-Schreib-Lese-Speichers Impuls-Zeitdiagramm für Lese- und Schreib-Zyklus des RAMs a) Lese-Zyklus b) Schreib-Zyklus

8 Digitaltechnik Teil Prof. Komar Nichtflüchtige Speicher Bei nichtflüchtigen oder Festwertspeichern bleiben die Daten auch ohne Betriebsspannung erhalten. Da es sich um Speicher mit wahlfreiem Zugriff handelt, müßten sie eigentlich 'read only RAM' heißen. Sie werden in bipolarer und unipolarer Technik hergestellt Unter 'Programmierung' von Festwertspeichern versteht man das Übertragen der gewünschten Information in den Speicher. Im Bild ist die prinzipielle Organisation eines bitorganisierten, nichtflüchtigen Speichers mit einer Kapazität von 1K*1Bit dargestellt. Die 10 Adressleitungen werden speicherintern in Zeilenadresse A0 - A4 (row) und Spaltenadresse A5 - A9 (column) aufgeteilt. Mit der Zeilenadresse A0 - A4 wird über einen 1-aus-32-Decoder jeweils genau eine der 32 Zeilenleitungen auf H-Pegel gelegt. Damit legen alle 32 Speicherelemente der adressierten Zeile ihren Inhalt auf ihre Spaltenleitung. Mit Hilfe der Spaltenadresse (A5 - A9) schaltet der Multipl exer dann die gewünschte Spaltenleitung (1 Bit) auf den Ausgang D. Bei einem wortorganisierten Speicher mit einer Kapazität von 128*8Bit benötigt man ebenfalls 1024 Speicherelemente, die nun aber zu 128 Speicherzellen zusammengefasst werden und dafür sind nur 7 Adreß - leitungen erforderlich. Die Adressierung der Zeilenleitung erfolgt auch hier über einen 1-aus 32-Decoder durch die Zeilenadressen A0 - A4 und alle Elemente der Zeilenleitung legen ihren Inhalt auf die Spaltenleitungen. Mittels der Spaltenadresse A5 - A6 schalten die Multiplexer MUX 0 -MUX 7 dann das gewünschte Speicherwort zu den Ausgängen D0 bis D7 durch. Prinzipieller Aufbau eines bitorganisierten Speichers ( 1K * 1 ) Speichermatrix mit Diodenkopplung Aufbau eines wortorganisierten Speichers (128 * 8 ) Festwertspeicher mit MOS-Transistoren

9 Digitaltechnik Teil Prof. Komar ROM ( read only memory ) Ein ROM wird vom Hersteller programmiert, indem eine leitende Verbindung zwischen Zeilenleitung und Spaltenleitung der Speichermatrix hergestellt wird oder nicht. Eine nachträgliche Änderung der gespeicherten Daten ist nicht möglich. Als Koppelelemente werden in bipolaren Schaltungen Schottky-Dioden oder Transistoren und in MOS- Schaltungen Feldeffekttransistoren mit verschieden dicken Isolierschichten zwischen Gate und Substrat verwendet. Die Programmierung der vorgefertigten Speicherbausteine erfolgt mit der letzten Metallisierungsmaske. PROM ( programmable ROM ) Ein PROM kann vom Anwender programmiert werden, wobei die Programmierung sich nicht mehr rückgängig machen läßt. Es enthält neben den bereits beschriebenen Speichermartrixelementen noch zusätzliche Schaltungen für die Programmierung. Beim Fusible-Link-Verfahren wird eine, in Reihe zum Koppelelement geschaltete, leicht schmelzbare Brücke (Nickel-Chrom oder Silizium ) durch einen Stromimpuls von etwa 500 ma und 0.1-1ms Dauer zerstört Der Speicher ist also mit einer '1' in allen Bit gefüllt und die '0'-Inhalte werden durch Schmelzen der Brücke erzeugt. Beim AIM-Verfahren (Avalanche Induced Migration ) ist jeder Kreuzungspunkt mit bipolaren Transistoren versehen, deren Basis nicht angeschlossen ist und die deswegen sperren. Im unprogrammierten Zustand sind somit alle Bit '0'. Beim Programmieren einer '1' wird nun die Emitter-Basis - Diode bis zum Durchbruch belastet und verliert ihre Sperrwirkung. Die Programmierung erfolgt unabhängig von der Speicherorganisation immer bitweise. Die Vorgehensweise bei der Programmierung muß dem jeweiligen Datenblatt entnommen werden und erfolgt mit speziellen Programmiergeräten.

10 Digitaltechnik Teil Prof. Komar EPROM (erasable PROM) Ein EPROM läßt sich vom Anwender programmieren und durch UV-Bestrahlung von 5-20 minütiger Dauer wieder gesamthaft löschen. EPROMs gibt es nur in unipolarer MOS-Technik, wobei als Koppelelement ein spezieller, selbstsperrender Feldeffekttransistor, der FAMOS-Transistor ( Floating gate Avalanche injection MOS ), dient. Aufbau, Schaltsymbol und vereinfachte Kennlinien des FAMOS-Transistors Eine hohe Programmierspannung zwischen Gate ( Zeilenleitung ) und Drain ( Spaltenleitung ) injiziert in das zusätzliche, schwebende Gate durch die SiO2-Schicht hindurch schnelle Elektronen, die dort für Jahre gespeichert bleiben. Durch diese Ladung erhöht sich die Schaltschwellenspannung. Ein unprogrammiertes EPROM liefert an allen Datenausgängen H-Pegel. FAMOS-Transistor als Speicherelement EPROM TMS27128 Über ein Quarzfenster eingestrahltes Licht von 250 nm Wellenlänge läßt die im schwebenden Gate gespeicherten Elektronen abfließen und erniedrigt die Schwellenspannung. Im Gegensatz zum PROM läßt sich hier eine ganze Speicherzelle in einem Schritt programmieren, wobei die Reihenfolge beliebig ist. Der TTL-kompatible MOS-Baustein TMS benötigt im Normalbetrieb eine Leistung von 525mW und im Power Down-Modus von 125mW. Es gibt ihn mit Adresszugriffszeiten von 250ns, 350ns und 450ns. Typische EPROM-Konfigurationen Blockschaltbild eines EEPROMs

11 Digitaltechnik Teil Prof. Komar EEPROM/EAROM ( electrically erasable/alterable PROM ) Ein EEPROM kann vom Anwender programmiert werden und läßt eine elektrische, selektive Umprogrammierung der Speicherzellen zu. Als Koppelelemente werden wie beim EPROM Feldeffekttransistoren mit Ladungsspeichern, hier aber in FLOTOX-Technik ( Floating Gate Tunnel-Oxide ) verwendet. Dieses FLOTOX-Speicherelement entspricht der FAMOS-Struktur, enthält aber einen Abschnitt zwischen Gate und Dra in, in dem Elektronen bei hohen elektrischen Feldstärken tunneln können. Zum Programmieren und Umprogrammieren werden nun mit einer Spannung von etwa 20 V Elektronen auf das schwebende Gate gebracht oder wieder entfernt. Die Zeitdauer für die Programmierung einer Speicherzelle beträgt 1 bis 10ms, und die Anzahl der zulässigen Programmier/Löschzyklen ist auf etwa beschränkt. Bei neueren Bausteinen werden die zum Programmieren und Löschen benötigten hohen Spannungen auf dem IC selbst erzeugt und man kommt mit einer Versorgungsspannung von 5 V aus. EEPROM -> erst wortweises Löschen bevor neu programmiert EAROM -> ohne vorheriges Löschen direkt umprogrammierbar Flash-EEPROM Die Flash-EEPROM Speicherzelle basiert auf einer Eintransistor-EPROM-Zelle und ist ähnlich der EEPROM- Speicherzelle elektrisch löschbar. Technisch und im Preis zwischen EPROM und EEPROM angesiedelt, findet das Flash-EEPROM sein Einsatzgebiet als Disketten- oder Festplattenersatz in Kleinstcomputern ( Siliziumdisk, Memory-Cards ->PCMCIA-Standard ) und auch als updatefähiger ( kein Ausbau aus Schaltung für Programmierung ) BIOSoder Betriebssystem-Festwertspeicher. Der Aufbau der Flash-EEPROMs stimmt im wesentlichen mit dem der EEPROMs überein, benötigen aber weniger Fläche pro Bit (Preis) und auch eine geringere Programmierspannung von nur 12 V. Sie müssen vor einer Programmierung gelöscht werden und dies wird durch einen Löschimpuls innerhalb einer Sekunde entweder gesamthaft oder bei anderen Versionen sektorweise ( Block, Page ) erreicht wobei sie anders als das EPROM in der Schaltung verbleiben können. Typische Flash-EEPROMs weisen derzeit byte-organisierte Kapazitäten bis zu 20 MByte bei Lesezugriffzeiten von 70 bis 120 nsec auf. Vergleich EPROM Flash-EEPROM EEPROM rel.zellengröße Programmierung Programmer in Schaltung in Schaltung Spannung V 12 V intern 5 V extern Auflösung Byte Byte Byte Zeit pro Byte < 100 µsec < 10 µsec 5 msec Löschen UV-Löschgerät in Schaltung in Schaltung Spannung V 12 V intern 5 V extern Auflösung Chip Chip/Page Byte Zeit min 1 sec 5 msec/byte 0,3 sec/block Lösch/Prgr.Zyklen 100 -> Lese-Spannung 5 V 5 V 5 V

12 Digitaltechnik Teil Prof. Komar Flüchtige Speicher Im flüchtigen Speicher oder Schreib-Lese-Speicher gehen die Daten nach Ausschalten der Versorgungsspannung verloren. Die interne Organisation der RAM-Bausteine entspricht weitgehend derjenigen nichtflüchtiger Speicher ( Matrixprinzip ). Im Beispiel eines 256*4Bit Schreib-Lesespeichers wird über die Zeilenadresse die Wortleitung dekodiert und über die Spaltenadresse werden jeweils 4 Schreib/Leseverstärker dekodiert. Abhängig vom Write-Signal W, werden die Daten entweder über den Eingangsbuffer eingelesen und in die Speicherelemente geschrieben oder über den Ausgangsbuffer ausgelesen. Es gibt Bausteine mit getrennten und mit gemeinsamen Daten-Ein/Ausgängen, die dann beim Schreiben als Eingänge und beim Lesen als Tristate-Ausgänge funktionieren. SRAM ( statisches RAM ) Die Speicherelemente in SRAM-Bausteinen sind Flipflops aus kreuzgekoppelten Transistoren in bipolarer oder unipolarer Technik, die eingeschriebene Information bis zum Spannungsausfall behalten. Für die Steuerung der Betriebsabläufe eines SRAM findet man nebem dem Steuersignal CE oder CS (chip enable oder chip select= Bausteinfreigabe) noch OE (output enable = Ausgänge freigeben bzw auslesen ) und WE oder R/W oder W (write enable oder read/write = Schreibfreigabe bzw Unterscheidung Lesen / Schreiben ). Diese Steuersignale sind üblicherweise low-aktiv. Aufbau eines wortorganisierten Schreib/Lese-Speichers 256*4Bit Schreib/Lese-Verstärker und Buffer Flipflop aus Feldeffekttransistoren Schreib/Lesespeicher TMS4016

13 Digitaltechnik Teil Prof. Komar Typische Organisationsformen bei statischen RAMs Gehäuseformen für ein statisches ( 32k x 8 )-RAM Statisches RAM-Modul 128k x 8

14 Digitaltechnik Teil Prof. Komar DRAM (dynamisches RAM) Als Speicherelemente für DRAM werden Ein-Transistorzellen mit einem Kondensator ( pF ) als Informationsspeicher eingesetzt. Aufgrund der entladenden Leckströme müssen dynamische RAMs alle 2-4ms durch einen Auffrischvorgang aufgeladen werden ( refresh ). Bei neueren DRAMs muß dieser Refresh nicht mehr durch externe Logik durchgeführt werden, sondern er wird durch chipinterne Schaltungen ausgeführt ( pseudostatisch ). Bei allen Speicherzugriffen wird zuerst die Wortleitung aktiviert und über die geöffneten Feldeffekttransistoren kommt es jeweils zum Ladungsausgleich zwischen der Speicherkapazität C und der Schaltkapazität Cs. Es findet also ein zerstörendes Lesen statt, wobei aber der Schreib/Leseverstärker die Information erkennt und intern zwischenspeichert. Beim Lesen wird danach das zwischengespeicherte Wort ausgegeben und anschließend die gesamte Zeile unverändert zurückgeschrieben. Beim Schreiben werden die zwischengespeicherten internen Werte des Schreib/Leseverstärkers durch das neue Wort überschrieben und anschließend die gesamte Zeile zurückgeschrieben. Beim Refresh wird die gesamte Zeile unverändert zurückgeschrieben. Um die gegenüber SRAM um Faktor vier höhere Integrationsdichte des DRAM auszunutzen, müssen diese in platzsparenden Gehäuse untergebracht werden. Um aus diesem Grund die Zahl der Anschlüsse zu reduzieren, werden bei DRAMS oft die Zeilen- und die Spaltenadresse an die gleichen Anschlüsse gemultiplext und außerdem sind die meisten DRAM bitorganisiert, was bei gegebener Speicherkapazität die Zahl der Adreß- und Datenanschlüsse minimiert. Bei einem 64k*1Bit DRAM sind dann z.b. nur 8 statt 16 Adressanschlüsse notwendig. Aufbau und Steuerung eines DRAMs Es muß durch die beiden Signale RAS ( Zeilenadresstakt, row adress strobe ) und CAS ( Spaltenadresstakt, Column Adress Strobe ) festgelegt werden, welcher Adressteil gültig anliegt. Der Refreshvorgang wird durch Anlegen von Zeilenadresse und RAS-Signal jeweils für alle Speicherelemente einer Zeile durchgeführt. Der Zeitanteil für das Auffrischen liegt bei etwa 1-3 % der Betriebsdauer. Nur-Auffrisch-Zyklus eines DRAMs Speicherelement eines DRAM

15 Digitaltechnik Teil Prof. Komar Schreibzyklus und Lesezyklus eines DRAMs Für das Auffrischen der DRAMs in Mikrocomputerschaltungen gibt es verschiedene Verfahren: - Burst-Refresh ->für die Dauer der Ansteuerung aller Zeilen ist kein Zugriff vom Mikroprozessor möglich - Cycle-Stealing ->verteilt über 2 bis 4 msec wird z.b. alle 15 µsec ein Refresh-Zyklus durchgeführt - Hidden-Refresh ->nur wenn Prozessor nicht auf Speicher zugreift wird aufgefrischt Neben den Read-, Write- und Refresh-Cycles gibt es meist noch verschiedenste andere Zugriffsmöglichkeiten ( Zyklen ) in Abhängigkeit von dem verwendeten DRAM und dem speziellen Anwendungsfall, wie z.b. - Early-Write-Cycle, Read-Write-Cycle, - Static-Column -Read-Cycle, Static-Column -Early-Write-Cycle - CAS-Before-RAS-Refresh-Cycle Zur Charakterisierung der Zugriffszeit auf den Baustein hat man einen repräsentativen Wert, nämlich die maximale RAS-Zugriffszeit ( t RAC ) herausgegriffen. Bei einem typischen Wert von 60 ns liegt dann die CAS- Zugriffszeit ( t CAC ) bei 15 ns. Übliche Organisationsformen dynamischer Speicherbausteine Neben den Bauformen wie sie bei allen digitalen ICs zum Einsatz kommen, gibt es gerade für den Einsatz in PC- Systemen noch spezielle Bauformen, sogenannte Module, bei denen mehrere Speicherbausteine auf einem keramischen Träger angebracht werden ( SIMM, SIP u. DIMM ). Wegen der hohen Lokalität von Code und Daten in Computersystemen, finden Zugriffe auf dynamische RAMs sehr häufig mit der gleichen Zeilenadresse statt, finden also in der gleichen Page statt ( Page - Hits ). Daraufhin entwickelte Page -Mode -DRAMs erlaubten es, durch eine kleine Änderung in der RAS/CAS- Zugriffstechnik, innerhalb einer durch RAS adressierten Page mit maximal 100 µsec CAS-Zyklen beliebige andere Spalten dieser Page zu adressieren. Es wurde hierbei aber nach jedem CAS-Zugriff der Speicherinhalt wieder zurückgeschrieben, was sehr viel Zeit kostete. Daraufhin entwickelte Fast-Page-Mode-DRAMs ( FPM-DRAM ) schreiben die Daten erst bei einem Page-Wechsel (neue Zeilenadresse ) zurück. Dadurch wurden bei einem Page-Hit, verglichen mit einem kompletten RAS/CAS-Zyklus, dreimal so schnelle Zugriffe möglich.

16 Digitaltechnik Teil Prof. Komar Wird ein zusätzliches Ausgaberegister für die Daten vorgesehen, erhält man ein EDO-DRAM ( Enhanced Data Output-DRAM ), bei dem man schon die nächste zu lesende Adresse innerhalb einer Page übermitteln kann, bevor die Daten der vorangegangenen Adresse gelesen werden. Dadurch kommt es zu einer Verkürzung der CAS-Zykluszeit, die bei einem 60ns EDO-DRAM nur 25 ns beträgt, gegenüber 40ns bei einem FPM - DRAM. Bei einem Systemt akt von 66 MHz kann mit nur zwei Takten auf den Baustein zugegriffen werden, gegenüber drei Takten beim FPM -DRAM. Bei heutigen Rechnersystemen hat man es, bedingt durch den Einsatz von Cache-Speichern, meist nicht mehr mit einzelnen Zugriffen auf den Arbeitsspeicher zu tun, sondern es wird mit gebündelten Zugriffen ( Bursts ) auf meist vier aufeinanderfolgenden Adressen gearbeitet. Da diese Bursts eine vorgegebene Reihenfolge von Adressen aufweisen und eine bestimmte Anzahl von Zugriffen haben, braucht man eigentlich nur eine Startadresse zu übermitteln. Darauf wird dann ein interner Zähler im RAM eingestellt. Die Zugriffe können dann über das CAS-Signal getaktet und von dem Zähler, der entsprechend hochgezählt wird, adressiert erfolgen. Mit diesen sogenannten Burst-EDO-RAMs ( BEDO-RAM ) erreicht man Page-Mode-Zugriffszeiten von 15 ns. Hiermit kann bei 66 MHz Systemtakt in einem Taktzyklus auf die Bausteine zugegriffen werden. Lesezyklus bei verschiedenen DRAM-Typen

17 Digitaltechnik Teil Prof. Komar Die schnellsten Zugriffe bei dynamischen Speichern sind mit synchronen DRAMs ( SDRAM ) und Rambus bzw. Direct Rambus DRAMs ( RDRAM ) möglich. Bei synchronen DRAMs beziehen sich alle Signale auf ein gemeinsames Taktsignal ( üblicherweise der Systemtakt ). Es gibt zwar noch die von DRAMs bekannten Steuersignale, durch diese wird aber eigentlich ein Kommando an das SDRAM geschickt. Bei SDRAM kann bei einem Burst auf die Daten mit 100 MHz Systemtakt zugegriffen werden, allerdings erst nach einer gewissen Zeit, die zur Übermittlung der Zeilen und Spaltenadressen benötigt wird. Die Länge des Bursts ist nicht auf vier Zugriffe beschränkt, sondern lässt sich einstellen ( 1, 4, 8 oder 16 ). Mit den RDRAMs ( bzw. den Direct Rambus DRAMs ) ist nocheinmal eine deutliche Steigerung des Datendurchsatzes zu erreichen. Hierbei kann, nach 40 ns Row Access Time bzw. beim Page-Hit nach 20 ns Column Access Time, alle 10 ns auf 16 Bytes des Speichers zugegriffen werden. Mit dieser Technik erreicht man eine Speicherbandbreite bei 800 MHz Speichertakt und 16 Bit Busbreite von bis zu 1,6 Gbyte/s, das doppelte dessen, was mit SDRAMs bei 100 MHz Systemtakt und 64 Bit Busbreite möglich ist. Lesezyklus beim SDRAM und RDRAM

18 Digitaltechnik Teil Prof. Komar Assoziativspeicher (CAM contents adressed memory) Inhaltsadressierte Halbleiterspeicher werden nicht gezielt durch Adressen sondern durch Suchbegriffe ange - sprochen. Das Bitmuster, nach dem gesucht wird, ist im allgemeinen kürzer als die Wortlänge des Speichers. Falls es gefunden wird, wird dies durch ein Treffersignal angezeigt und in einem Lesezyklus kann wie bei RAM- Speichern das vollständige Speicherwort gelesen werden. CAM-Speicher erleichtern vor allem Suchvorgänge. Sie erfordern aber einen deutlich höheren Bauteileaufwand und werden daher nur selten eingesetzt. Blockschaltbild eines Assoziativspeichers und Beispiel eines Suchvorgangs Organisatorischer Aufbau eines Assoziativspeichers Suche in einem inhaltsadressierbaren Speicher

19 Digitaltechnik Teil Prof. Komar NOVRAM Nichtflüchtige Halbleiter-Schreib/ Lesespeicher Durch Kombination von EEPROM-Zellen mit SRAM gleicher Kapazität auf einem Chip lassen sich nichtflüchtige Schreib/Lesespeicher mit wahlfreiem Zugriff aufbauen. Mittels eines Signals (STORE) läßt sich der RAM-Inhalt innerhalb von Millisekunden in den EEPROM-Bereich kopieren und das Signal RECALL bewirkt umgekehrt das Laden des RAM mit den EEPROM-Daten innerhalb von Mikrosekunden. Ansonsten funktioniert das RAM als schneller Arbeitsspeicher und das EEPROM als nichtflüchtiger Hintergrundspeicher. Sind z.b. geeignet zum Retten von Daten bei Spannungsausfall, wenn keine batteriegepufferten CMOS-RAM- Bausteine dafür verwendet werden können. Prinzip des NOVRAM Cache-Speicher Cache-Speicher sind schnelle Zwischenspeicher in Rechnersystemen. Sie werden sowohl zwischen Arbeitsspeicher und Zentraleinheit ( Prozessor ) als auch zwischen Peripherieeinheiten (z.b. Festpatte ) und Arbeitsspeicher eingesetzt. Multiport-Speicher Multiport-Speicher gestatten es, von mehreren Seiten unabhängig voneinander auf einen gemeinsamen Speicherbereich zuzugreifen. Eine interne Steuerung sorgt dafür, dass Konfliktfälle vermieden werden. Sie werden in Multiprozessorsystemen eingesetzt. Video-RAMs (VRAMs) Video-RAMs wurden speziell für den Einsatz als Bildspeicher für Grafikkarten entwickelt. Der Zugriffsmechanismus ist auf die dort gestellten Anforderungen optimiert. RAM-DACs RAM-DACs ( Random Access Memory-Digital Analog Converter ) sind eine Kombination aus RAM mit D/A- Wandler die zwischen Video-RAM und Monitor geschaltet sind. Bei den üblichen Farbmonitoren und Farbgrafikkarten gibt es drei parallele RAM-DACs also für jede Farbe ( Rot, Grün u. Blau ) ein eigenes. Anhand einer im RAM gespeicherten Umsetzungstabelle ( Look-Up-Table ) liefert jeder Kanal ein analoges Signal zur Ansteuerung des Monitors. Dadurch ist es möglich, unterschiedliche Farbtabellen bei einer festen, gegebenen Anzahl von Bits darzustellen, indem man die Umsetzungstabelle jeweils entsprechend belegt. Adressdecodierung des Arbeitsspeichers eines Computers

20 Digitaltechnik Teil Prof. Komar Übersicht über statische und dynamische Schreib-/Lesespeicher Übersicht über Festwertspeicher

21 Digitaltechnik Teil Prof. Komar Übersicht der möglichen digitalen Elektronik-System-Realisierungstechniken

22 Digitaltechnik Teil Prof. Komar ASIC Programmierbare Logikbausteine PLD ( Programmable Logic Devices ) gehören zu den anwendungsspezifischen integrierten Schaltungen ASIC ( Application Specific Integrated Circuits ). Allen ASIC-Typen ist gemeinsam, daß sie ihre endgültige Funktion erst durch die Spezifikation des Anwenders erhalten. Vollkundenspezifische IC's werden vom Hersteller für eine spezielle Anwendung bzw für einen Kunden speziell entworfen und sind nicht auf dem freien Chipmarkt verfügbar. Der Entwurf erfolgt auf Transistorebene, bietet die Möglichkeit der Integration von Analog- und Leistungsfunktionen und ergibt eine optimale Packungsdichte. Durch die sehr aufwendige Entwicklung sind sie nur bei sehr hohen Produktionsstückzahlen wirtschaftlich. Gate -Arrays ( Matrix von Zellen ) sind vorgefertigte IC's in Waferform, bei denen digitale und analoge Funktionszellen (Makros) auf dem Chip in Art und Position festliegen und Änderungen nicht möglich sind. Kundenspezifisch ist lediglich die Verdrahtung der einzelnen Funktionselemente, die mit den letzten Masken durchgeführt wird und natürlich den Chip nicht optimal ausnutzen kann ( ungenutzte Makros ) Der Hersteller stellt eine sogn. Zellbibliothek für die einzelnen Makros (Gatter, Zähler, Register usw.) zur Verfügung. Dadurch kann der Entwurf vom Anwender wesentlich schneller und kostengünstiger durchgeführt werden als für vollkundenspezifische Schaltkreise. Standardzellen IC's versuchen die wirtschaftlichen Vorteile von Gate Arrays mit den Vorzügen der Vollkunden-IC's zu verbinden. Durch eine Funktionsbibliothek wird der Design-Aufwand in Grenzen gehalten, andererseits liegen für die Makros aber nicht bereits fertige Transistorstrukturen vor, sondern alle Transistorebenen und Masken werden flächenoptimal entsprechend der Anforderung ausgelegt und somit die Chipfläche optimal genutzt. Aufwand beim ASIC -Einsatz

23 Digitaltechnik Teil Prof. Komar Gemeinsam ist diesen drei Typen, daß sie nur in enger Zusammenarbeit mit dem Hersteller und leistungsfähiger Computerunterstützung ( CAE/CAD) entworfen werden können. Übersicht über digitale, gemischte und analoge ICs Programmierbare Logikbausteine PLD können dagegen meistens vom Anwender alleine z.b. auf dem PC entwickelt ( FORTRAN-Programm PALASM ) und mit speziellen Programmiergeräten programmiert werden. PLD ist ein Sammelbegriff für alle programmierbaren Logik-Bausteine und ausgehend von ursprünglich rein kombinatorischen PLDs ( Schaltnetzrealisierung ) sind sequentielle PLD ( Schaltwerkrealisierung ) heute Stand der Technik. Prinzipielle Struktur von PLDs Die stürmisch verlaufende, technische Entwicklung hat zu einer verwirrenden Vielzahl zum Teil geschützter Bezeichnungen geführt. Zu den kombinatorischen PLD lassen sich im Prinzip auch die Festwertspeicher zählen und damit ist folgende grobe Unterteilung möglich: - (X)ROM (PROM, EPROM, EEPROM..) - PAL (CPAL, PLE, HAL,...) - PLA (FPLA, IFL, FPLS, FPGA...)

24 Digitaltechnik Teil Prof. Komar Die allgemeine Grundstruktur progra mmierbarer Logikschaltungen besteht aus der Kombination einer UNDund einer ODER- Matrix. Matrixfestwertspeicher wie PROM oder EPROM bestehen aus einer festverdrahteten UND-Matrix zur vollständigen Dekodierung der einzelnen Adressen und aus einer programmierbaren ODER-Matrix, die den Inhalt der Speicherwörter festlegt. Im Grunde eine zweistufige Logik in disjunktiver Normalform DNF. In einem PROM müssen alle Zeilen der Wahrheitstabelle abgespeichert werden, unabhängig vom Wert der Ausgangsvariablen. Wenn aber die Ausgangsvariablen nur in verhältnismäßig wenig Zeilen den Wert 1 (oder den Wert 0) annehmen, dann ist es wirtschaftlich vorteilhafter, nicht die gesamte Tabelle zu programmieren, sondern nur diese wenigen Zeilen. Die integrierten Bausteine, die sich diesen praktischen Erfordernissen besser anpassen lassen sind: - PLA Programmable Logic Array UND- als auch ODER-Matrix programmierbar - PAL Programmable Array Logic UND-Matrix programmierbar, ODER-Matrix fest vorgegeben. Programmierung der UND-Verknüpfung Ein PROM mit n-eingängen enthält grundsätzlich 2 n UND-Glieder ( Produktterme ) während es bei PLA - und PAL-Bausteinen viel weniger sind und deswegen für PLA/PAL-Realisierung die Schaltfunktion minimiert werden muß (möglichst wenig Produktterme verwenden ). Beispielsweise hat das FPLA DM 8575/8576 von National Semiconductor bei n=14 Eingängen, m=8 Ausgängen p=96 Produktterme und damit eine 'Speicherkapazität' von 96*8 Bit = 768 Bit. Ein PROM mit 14 Eingängen und 8 Ausgängen hat demgegenüber 2 14 Produktterme und eine Speicherkapazität von 2 14 * 8 = Bit

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1 Halbleiterspeicher 30.09.2008 Michael Kuhfahl 1 Gliederung I. FF als Speicher (1 Bit) II. Register als Speicher (n Bit) III. Anordnung der Speicherzellen IV. SRAM V. DRAM VI. ROM VII. PROM VIII. EPROM

Mehr

Anwenderprogrammierbare

Anwenderprogrammierbare 4. Einteilung der Programmiertechnologien Programmable logic device (PLD) Field programmable gate array (FPGA) Zusammenfassende Bewertung S. A. Huss / Folie 4-1 Einteilung der Programmiertechnologien Programmierung

Mehr

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

Digitaltechnik II SS 2007

Digitaltechnik II SS 2007 Digitaltechnik II SS 27 8. Vorlesung Klaus Kasper Inhalt Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM ROM Programmierbare ROM Realisierung digitaler Systeme Automaten Digitaltechnik 2 2 Halbleiterspeicher

Mehr

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Technische Grundlagen der Informatik Kapitel 5 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 5: Themen Speicherarchitekturen RAM-, ROM-Speicher Flash-Speicher Logikimplementierung

Mehr

Epromologie, Grundwissen

Epromologie, Grundwissen Epromologie, Grundwissen von Peter Bee und Erwin Reuß EPROM's, oder ROM's, sind eine sehr nützliche Sache. Eingesetzt werden sie immer dann, wenn ein Programm sofort nach dem Einschalten des Computers

Mehr

Mikrocomputertechnik

Mikrocomputertechnik Mikrocomputertechnik Thema: Grundlage Informationseinheiten Zahlensysteme Zahlendarstellung im Computer Digitaltechnikgrundlagen Halbleiterspeicher Rechnerarchitektur Informationseinheiten BIT NIBBLE MSB

Mehr

Eingebettete Systeme Modellierung und Zielarchitekturen

Eingebettete Systeme Modellierung und Zielarchitekturen Eingebettete Systeme Modellierung und Zielarchitekturen Vorlesungsbegleitende Unterlagen WS 2003/2004 Klaus Waldschmidt Teil 9 Field Programmable Gate Arrays - FPGA Literatur: 1. M. Wannemacher, Das FPGA-Kochbuch,

Mehr

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1 IT für Führungskräfte Zentraleinheiten 11.04.2002 Gruppe 2 - CPU 1 CPU DAS TEAM CPU heißt Central Processing Unit! Björn Heppner (Folien 1-4, 15-20, Rollenspielpräsentation 1-4) Harald Grabner (Folien

Mehr

B1 Stapelspeicher (stack)

B1 Stapelspeicher (stack) B1 Stapelspeicher (stack) Arbeitsweise des LIFO-Stapelspeichers Im Kapitel "Unterprogramme" wurde schon erwähnt, dass Unterprogramme einen so genannten Stapelspeicher (Kellerspeicher, Stapel, stack) benötigen

Mehr

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Sequentielle Logik Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Schaltwerke Flip-Flops Entwurf eines Schaltwerks Zähler Realisierung Sequentielle

Mehr

Versuch: PLD - Programmierbare Logikbausteine

Versuch: PLD - Programmierbare Logikbausteine Fachhochschule Braunschweig/Wolfenbüttel Labor für Datentechnik Prof. Dr.-Ing. R. Bermbach Versuch: PLD - Programmierbare Logikbausteine Inhaltsverzeichnis 1 EINLEITUNG... 3 1.1 VERSUCHSVORBEREITUNG...

Mehr

Technische Informatik. Der VON NEUMANN Computer

Technische Informatik. Der VON NEUMANN Computer Technische Informatik Der VON NEUMANN Computer Inhalt! Prinzipieller Aufbau! Schaltkreise! Schaltnetze und Schaltwerke! Rechenwerk! Arbeitsspeicher! Steuerwerk - Programmausführung! Periphere Geräte! Abstraktionsstufen

Mehr

Synthesis for Low Power Design

Synthesis for Low Power Design Synthesis for Low Power Design Prof. Thomas Troxler Hochschule Rapperswil Abstract Power optimization at high levels of abstraction has a significant impact on reduction of power in the final gate-level

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

System- Realisierung

System- Realisierung 3 Entwurf, Simulation und Synthese von digitalen Strukturen 3.1 Programmierbare Logikschaltungen System- Realisierung Standard- Bauelemente ASIC Application Specific Integrated Circuit Mikroprozessor,

Mehr

VHDL - Technologische Grundlagen

VHDL - Technologische Grundlagen VHDL - Technologische Grundlagen Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 2012 1 / 48 Gliederung Technologien Programmierbare Logikbausteine

Mehr

Inhaltsverzeichnis. Teil I. Grundlagen

Inhaltsverzeichnis. Teil I. Grundlagen Inhaltsverzeichnis Teil I. Grundlagen 1 Erklärung der verwendeten Größen 2 Passive RC- und LRC-Netzwerke 2.1 Der Tiefpaß 2.2 Der Hochpaß 2.3 Kompensierter Spannungsteiler.... 2.4 Passiver KC-Bandpaß 2.5

Mehr

Die Technologie von Solid State Disks

Die Technologie von Solid State Disks Beispielbild Die Technologie von Solid State Disks Matthias Niemann Fachbereich Mathematik und Informatik Institut für Informatik 30.01.09 Solid State Disk Überblick Massenspeicher ohne bewegliche Mechanik

Mehr

Alle Speicherplatinen können als Programm- bzw. Arbeitsspeicher

Alle Speicherplatinen können als Programm- bzw. Arbeitsspeicher -1-1. Überblick Das System.009 umfaßt programmierbare binäre Steuereinrichtungen für den industriellen Einsatz. Charakteristisch ist, daß die BOOLEschen Gleichungen, die den konkreten Steueralgorithmus

Mehr

Steuerungen. 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC)

Steuerungen. 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC) Steuerungen 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC) VPS - Funktion der Steuerung in der Schaltungstopologie

Mehr

4 DIGITALE SCHALTUNGSTECHNIK

4 DIGITALE SCHALTUNGSTECHNIK Digitale Schaltungstechnik 59 4 DIGITALE SCHALTUNGSTECHNIK Um Daten zu verarbeiten, verwenden Computer als grundlegende Größen logische Variablen, die genau zwei Zustände annehmen können, nämlich den Wert

Mehr

Verwendet man zur Darstellung nur binäre Elemente ( bis lat.: zweimal) so spricht man von binärer Digitaltechnik.

Verwendet man zur Darstellung nur binäre Elemente ( bis lat.: zweimal) so spricht man von binärer Digitaltechnik. Kursleiter : W. Zimmer 1/24 Digitale Darstellung von Größen Eine Meßgröße ist digital, wenn sie in ihrem Wertebereich nur eine endliche Anzahl von Werten annehmen kann, also "abzählbar" ist. Digital kommt

Mehr

FPGA. Übersicht der Aktuellen Bausteine. Inhaltsverzeichnis. 1. Einführung 1.1 Was ist ein FGPA?

FPGA. Übersicht der Aktuellen Bausteine. Inhaltsverzeichnis. 1. Einführung 1.1 Was ist ein FGPA? FPGA Übersicht der Aktuellen Bausteine Von Markus Stanczyk Inhaltsverzeichnis 1. Einführung 1.1 Was ist ein FGPA? 2. Aufbau eines FPGA 2.1 Logikblöcke 2.2 Verbindungsarchitektur 3. Marktüberblick 3.1 Allgemein

Mehr

Allgemeine Beschreibung (1)

Allgemeine Beschreibung (1) Allgemeine Beschreibung (1) Zunächst soll erklärt werden, wozu ein ISDN Primärmultiplexanschluss gebraucht wird. Dieser wird nur als Anlagenanschluss (Punkt zu Punkt) angeboten. Diese Anschlussart besagt,

Mehr

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor.

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor. Rechnerstrukturen 6. System Systemebene 1 (Monoprozessor) 2-n n (Multiprozessor) s L1- in der L2- ( oder Motherboard) ggf. L3- MMU Speicher Memory Controller (Refresh etc.) E/A-Geräte (c) Peter Sturm,

Mehr

Technologie Überblick Flash & Antifuse vs. SRAM. André Ehlert

Technologie Überblick Flash & Antifuse vs. SRAM. André Ehlert Technologie Überblick Flash & Antifuse vs. SRAM André Ehlert Agenda > Abgrenzungsmerkmale Firm Error Kopierschutz Leistungsaufnahme Systemkosten Zusammenfassung FPGA Allgemeiner Aufbau und Funktion FPGA

Mehr

Prozess-rechner. auch im Büro. Automation und Prozessrechentechnik. Prozessrechner. Sommersemester 2011. Prozess I/O. zu und von anderen Rechnern

Prozess-rechner. auch im Büro. Automation und Prozessrechentechnik. Prozessrechner. Sommersemester 2011. Prozess I/O. zu und von anderen Rechnern Automation und Prozessrechentechnik Sommersemester 20 Prozess I/O Prozessrechner Selbstüberwachung zu und von anderen Rechnern Prozessrechner speziell Prozessrechner auch im Büro D A D A binäre I/O (Kontakte,

Mehr

Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1

Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Microcontroller Kurs 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Was ist ein Microcontroller Wikipedia: A microcontroller (sometimes abbreviated µc, uc or MCU) is a small computer on a single integrated

Mehr

Ein kleines Computer-Lexikon

Ein kleines Computer-Lexikon Stefan Edelmann 10b NIS-Klasse Ein kleines Computer-Lexikon Mainboard Die Hauptplatine! Sie wird auch Motherboard genannt. An ihr wird das gesamte Computerzubehör angeschlossen: z.b. Grafikkarte Soundkarte

Mehr

Mikrocontroller Grundlagen. Markus Koch April 2011

Mikrocontroller Grundlagen. Markus Koch April 2011 Mikrocontroller Grundlagen Markus Koch April 2011 Übersicht Was ist ein Mikrocontroller Aufbau (CPU/RAM/ROM/Takt/Peripherie) Unterschied zum Mikroprozessor Unterschiede der Controllerarten Unterschiede

Mehr

Vom Chip zum Gehirn Elektronische Systeme zur Informationsverarbeitung

Vom Chip zum Gehirn Elektronische Systeme zur Informationsverarbeitung Vom Chip zum Gehirn Elektronische Systeme zur Informationsverarbeitung Johannes Schemmel Forschungsgruppe Electronic Vision(s) Lehrstuhl Prof. K. Meier Ruprecht-Karls-Universität Heidelberg Mitarbeiter:

Mehr

Configurable Logic Board CLB

Configurable Logic Board CLB Fachgebiet Digitaltechnik Prof. Dr.-Ing. Peter Zipf Configurable Logic oard CL edienungsanleitung Einführung Zur Realisierung von Digitalschaltungen stehen heutzutage viele verschiedene Technologien zur

Mehr

Grundlagen der Programmierung II BMI Bakk.

Grundlagen der Programmierung II BMI Bakk. BMI Bakk. Teil 2 Rainer Schubert Institut für Biomedizinische Bildanalyse Inhalt Aufbau eines µprozessors Grundbegriffe Allgemein PIC16F690 Ports Programmspeicher Datenspeicher RAM, ROM Spezialregister

Mehr

VI. Elektronische Speichermedien

VI. Elektronische Speichermedien VI. Elektronische Speichermedien Schieberegister Schieberegister dienen zur Speicherung von Binärsignalen. Es wird aus mehreren Flip- Flops aufgebaut. Jedes Flip-Flop stellt eine Binärstelle dar. Ein Schieberegister

Mehr

1 2 3 4 5 6 7 8 9 Beim Anlegen von Spannung am Gate entsteht ein elektrisches Feld, was eine Anreicherung von Minoritätsladungsträgern unter dem Gate bewrikt.ab einer bestimmten Schwellenspannung wird

Mehr

Interface Definitionen zu E-LAB ICP-V24 Portable

Interface Definitionen zu E-LAB ICP-V24 Portable Serielles Interface PC ICP-V24 18.03.2003 Seite 1/5 Interface Definitionen zu E-LAB ICP-V24 Portable Das Interface zwischen PC und ICP-V24 besteht aus dem Hardware Teil und dem Software Teil. Hardware

Mehr

Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign"

Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign" 1 Einführung... 1-1 2 VHDL Grundlagen... 2-1 2.1 Allgemeines... 2-1 2.2 Aufbau eines VHDL-Modells...2-7 VHDL Design-Einheiten Überblick...2-10 Programmerstellung...

Mehr

PALs, CPLDs und FPGAs

PALs, CPLDs und FPGAs PALs, CPLDs und FPGAs P. Fischer, ziti, Uni Heidelberg, Seite 1 Bezeichnungen Sehr ähnliche Bauelemente werden oft unterschiedlich bezeichnet, z.t. nur aus Marketing-Gründen PLD = Programmable Logic Devices

Mehr

Grundlagen der Technischen Informatik. Sequenzielle Netzwerke. Institut für Kommunikationsnetze und Rechnersysteme. Paul J. Kühn, Matthias Meyer

Grundlagen der Technischen Informatik. Sequenzielle Netzwerke. Institut für Kommunikationsnetze und Rechnersysteme. Paul J. Kühn, Matthias Meyer Institut für Kommunikationsnetze und Rechnersysteme Grundlagen der Technischen Informatik Paul J. Kühn, Matthias Meyer Übung 2 Sequenzielle Netzwerke Inhaltsübersicht Aufgabe 2.1 Aufgabe 2.2 Prioritäts-Multiplexer

Mehr

Versuch V10: Flip-Flops

Versuch V10: Flip-Flops Versuch V: Flip-Flops Henri Menke und an rautwein Gruppe Platz k (Betreuer: Boris Bonev) (Datum: 3. anuar 24) In diesem Versuch werden die Funktionen verschiedenenr digitaler Schaltungen auf Basis von

Mehr

Einführung in Automation Studio

Einführung in Automation Studio Einführung in Automation Studio Übungsziel: Der links abgebildete Stromlaufplan soll mit einer SPS realisiert werden und mit Automation Studio programmiert werden. Es soll ein Softwareobjekt Logik_1 in

Mehr

1. Geschichte des Computers

1. Geschichte des Computers 1. Geschichte des Computers Als erster Computer galt "Abakus", der vor rund 5 000 Jahren von den Chinesen erfunden wurde. Blaise Pascal (1623-1662): erfand 1643 einen Apparat, mit dem man einfache Additionen

Mehr

Technische Informatik 1

Technische Informatik 1 Technische Informatik 1 1 Einleitung Lothar Thiele Computer Engineering and Networks Laboratory Technische Informatik 1 2 Was ist Technische Informatik? A. Ralston, E.D. Reilly: Encyclopedia of Computer

Mehr

Einführung in Mikrokontroller Benutzung mit dem Arduino Board. Ramon Hofer ICVR

Einführung in Mikrokontroller Benutzung mit dem Arduino Board. Ramon Hofer ICVR Einführung in Mikrokontroller Benutzung mit dem Arduino Board Ramon Hofer ICVR Ablauf Warum Mikrokontroller Das Arduino Board Anschliessen von Bauteilen Digitale Ein- und Ausgaben Analoge Eingaben Serielle

Mehr

aufeinander folgenden 1kHz-Pulse in gleichen Zeitabständen an die Eingänge des JK-FF gelangen.

aufeinander folgenden 1kHz-Pulse in gleichen Zeitabständen an die Eingänge des JK-FF gelangen. 1. Vorbereitung: 1.1 Zählerbaustein 74163 Bei den in der Schaltung verwendeten Zählerbausteinen handelt es sich um synchron programmierbare 4-bit-Binärzähler mit synchronem Clear. Die Zähler sind programmierbar,

Mehr

Digitale Schaltungstechnik. Prof. Dr. P. Fischer

Digitale Schaltungstechnik. Prof. Dr. P. Fischer Digitale Schaltungstechnik Prof. Dr. P. Fischer P. Fischer, ziti, Uni Heidelberg, Seite 1 Organisatorisches Vorlesung: Termin: Mo 16:00 17:30 Mi 9:15 10:45 Ort: INF348, SR013 Dozent: Prof. Dr. P. Fischer,

Mehr

Teil VIII Von Neumann Rechner 1

Teil VIII Von Neumann Rechner 1 Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only

Mehr

Daten, Dateien, Datenspeicher

Daten, Dateien, Datenspeicher Daten, Dateien, Datenspeicher - Was sind Daten? - Was sind Dateien, Datenträger? - elektrische Datenspeicherung, Beispiele - Speicherung von Farben - elektrische Datenspeicher - RAM-Speicher - USB-Speichersticks,

Mehr

Digitaltechnik. TI-Tutorium. 29. November 2011

Digitaltechnik. TI-Tutorium. 29. November 2011 Digitaltechnik TI-Tutorium 29. November 2011 Themen Schaltsymbole Transistoren CMOS nächstes Übungsblatt 2 Aufgaben Schaltsymbole Widerstand npn-transistor Widerstand pnp-transistor Glühlampe pmos Transistor

Mehr

Rechnenund. Systemtechnik

Rechnenund. Systemtechnik Rechnen- und Systemtechnik 1 / 29 Rechnenund Systemtechnik Skript und Unterrichtsmitschrift April 22 Rechnen- und Systemtechnik 2 / 29 nhaltsverzeichnis 1. Grundbausteine der Digitaltechnik... 4 1.1. UND-Verknüpfungen

Mehr

Technische Informatik I. Übung 3 Speicherhierarchie. v t d 0 d 1 d 2 d 3 0 1 2 3. Technische Informatik I Übung 3. Technische Informatik I Übung 3

Technische Informatik I. Übung 3 Speicherhierarchie. v t d 0 d 1 d 2 d 3 0 1 2 3. Technische Informatik I Übung 3. Technische Informatik I Übung 3 Institut für Kommunikationsnetze und Rechnersysteme Technische Informatik I Paul J. Kühn, Matthias Meyer Übung 3 Speicherhierarchie Inhaltsübersicht Aufgabe 3.1 Daten-Cache Aufgabe 3.2 Virtueller Speicher

Mehr

Übersicht über Technologie und Nutzung von Solid State Drives

Übersicht über Technologie und Nutzung von Solid State Drives Fakultät Informatik, Institut für Angewandte Informatik, Professur für Technische Informationssysteme Übersicht über Technologie und Nutzung von Solid State Drives WS 2010/11, 6. Dezember 2010 Betreuer:

Mehr

Grundlagen der Informatik. Prof. Dr. Stefan Enderle NTA Isny

Grundlagen der Informatik. Prof. Dr. Stefan Enderle NTA Isny Grundlagen der Informatik Prof. Dr. Stefan Enderle NTA Isny 2 Datenstrukturen 2.1 Einführung Syntax: Definition einer formalen Grammatik, um Regeln einer formalen Sprache (Programmiersprache) festzulegen.

Mehr

Vorlesungsziele. Mit gängigen Begriffen etwas anfangen können. In der Lage sein, die Architektur von Mikroprozessoren zu verstehen

Vorlesungsziele. Mit gängigen Begriffen etwas anfangen können. In der Lage sein, die Architektur von Mikroprozessoren zu verstehen Vorlesungsziele Mit gängigen Begriffen etwas anfangen können In der Lage sein, die Architektur von Mikroprozessoren zu verstehen Die Grundkomponenten eines Mikroprozessor - Systems und ihr Zusammenwirken

Mehr

AVR-Mikrocontroller in BASCOM programmieren, Teil 3

AVR-Mikrocontroller in BASCOM programmieren, Teil 3 jean-claude.feltes@education.lu 1/8 AVR-Mikrocontroller in BASCOM programmieren, Teil 3 Alle Beispiele in diesem Kapitel beziehen sich auf den Mega8. Andere Controller können unterschiedliche Timer haben.

Mehr

Linux auf FPGAs. Massgeschneiderte Computersysteme. Christoph Zimmermann, Marc-André Beck. 1. März 2008. Berner Fachhochschule MedOnStream

Linux auf FPGAs. Massgeschneiderte Computersysteme. Christoph Zimmermann, Marc-André Beck. 1. März 2008. Berner Fachhochschule MedOnStream Massgeschneiderte Computersysteme Christoph Zimmermann Marc-André Beck Berner Fachhochschule MedOnStream 1. März 2008 Gliederung 1 GNU/Linux in eingebetteten Systemen Einsatzort Vorteile Distribution 2

Mehr

Adressbeispiele Binär Schalterbild

Adressbeispiele Binär Schalterbild Datenblatt Features Controller kann DMX 512 empfangen oder senden Bis zu 360W Schaltleistung (3x 5A bei 24V) 3 PWM Kanäle Onboard, 7-24V DMX 512 zu WS2801 fähig Bequem programmierbar über Fernbedienung

Mehr

Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München

Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (1) Was ist ein Rechner? Maschine, die Probleme für

Mehr

Einfache Computersteuerung für Modellbahnen

Einfache Computersteuerung für Modellbahnen Einfache Computersteuerung für Modellbahnen Was soll eigentlich mit einem Computer gesteuert werden? Diese Frage muss man sich als erstes stellen: - Man braucht für Ausstellungen einen kompletten automatischen

Mehr

Solid State Drive SSD (Festkörperlaufwerk) von Axel Ristow 18. Mai 2009

Solid State Drive SSD (Festkörperlaufwerk) von Axel Ristow 18. Mai 2009 Solid State Drive SSD (Festkörperlaufwerk) von Axel Ristow 18. Mai 2009 Gliederung 1. Was ist ein Solid State Drive? 2. Aufbau und Funktionsweise 3. Leistungsvergleich 4. Ausblick 5. Quellen Seite 2/19

Mehr

[SPEICHERCHIPS-TECHNOLOGIEN]

[SPEICHERCHIPS-TECHNOLOGIEN] 2009 Fachseminar Autor: Prof. Dr. Karl Otto Linn [SPEICHERCHIPS-TECHNOLOGIEN] Inhaltsverzeichnis 1 ERKLÄRUNG... 4 2 MOTIVATION... 4 3 EINLEITUNG... 4 4 SPEICHERCHIPS-TECHNOLOGIEN... 6 4.1 Flüchtiger Speicher...

Mehr

Relaismodul L 208/R Ausgabemodul L 208/A

Relaismodul L 208/R Ausgabemodul L 208/A Technische Daten Sicherheitstechnik Relaismodul L 208/R Ausgabemodul L 208/A Inhalt Seite 1 Beschreibung........................................ 2 1.1 L208/R..............................................

Mehr

A.1 Schaltfunktionen und Schaltnetze

A.1 Schaltfunktionen und Schaltnetze Schaltfunktionen und Schaltnetze A. Schaltfunktionen und Schaltnetze 22 Prof. Dr. Rainer Manthey Informatik II Bedeutung des Binärsystems für den Rechneraufbau Seit Beginn der Entwicklung von Computerhardware

Mehr

Studienvertiefungsrichtung Informationstechnik

Studienvertiefungsrichtung Informationstechnik Studienvertiefungsrichtung Informationstechnik Prof.Dr.-Ing. Ulrich Sauvagerd Lehrgebiet Informationstechnik Nov. 2006, Seite 1 www.etech.haw-hamburg.de/~sauvagerd Lehrgebiet Informationstechnik Nov. 2006,

Mehr

mit SD-Karte SD-Karte Inhalt

mit SD-Karte SD-Karte Inhalt mit mit Kartensteckplatz Der Logger ist optional mit einem Kartensteckplatz für eine micro erhältlich. Die verfügt über ein Vielfaches der Speicherkapazität des internen Logger- Speichers. Inhalt Zeitlicher

Mehr

Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009

Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009 Übungen zu Architektur Eingebetteter Systeme Blatt 5 28./29.05.2009 Teil 1: Grundlagen 1.1: VHDL Bei der Erstellung Ihres Softcore-Prozessors mit Hilfe des SOPC Builder hatten Sie bereits erste Erfahrungen

Mehr

Parallel-IO. Ports am ATmega128

Parallel-IO. Ports am ATmega128 Parallel-IO Ansteuerung Miniprojekt Lauflicht Ports am ATmega128 PortE (PE7...PE0) alternativ, z.b. USART0 (RS232) 1 Pin von PortC Port C (PC7...PC0) 1 Parallel-IO-Port "Sammelsurium" verschiedener Speicher

Mehr

Asynchrone Schaltungen

Asynchrone Schaltungen Asynchrone Schaltungen Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2013 Asynchrone Schaltungen 1/25 2013/07/18 Asynchrone Schaltungen

Mehr

Übersicht. 1. Was ist Flash Memory? 2. Wie funktioniert Flash Memory? Einordnung Vorteile, Nachteile. Spezielle Technologie Schreiben Lesen.

Übersicht. 1. Was ist Flash Memory? 2. Wie funktioniert Flash Memory? Einordnung Vorteile, Nachteile. Spezielle Technologie Schreiben Lesen. Übersicht 1. Was ist Flash Memory? Einordnung Vorteile, Nachteile 2. Wie funktioniert Flash Memory? Spezielle Technologie Schreiben Lesen Seite 2 Übersicht 3. Wo wird Flash Memory eingesetzt? Anwendungen

Mehr

L3. Datenmanipulation

L3. Datenmanipulation L Datenmanipulation Aufbau eines Computers Prozessor, Arbeitsspeicher und system Maschinensprachen und Maschinenbefehle Beispiel einer vereinfachten Maschinensprache Ausführung des Programms und Befehlszyklus

Mehr

Staatlich geprüfter EDV-Führerschein

Staatlich geprüfter EDV-Führerschein Staatlich geprüfter 1. Seit wie viel Jahren gibt es den Personal Computer? seit ~ 50 Jahren seit ~ 30 Jahren seit ~ 20 Jahren seit ~ 5 Jahren Computer gibt es schon immer. 2. Ein Computer wird auch als

Mehr

Die Bedeutung abstrakter Datentypen in der objektorientierten Programmierung. Klaus Kusche, September 2014

Die Bedeutung abstrakter Datentypen in der objektorientierten Programmierung. Klaus Kusche, September 2014 Die Bedeutung abstrakter Datentypen in der objektorientierten Programmierung Klaus Kusche, September 2014 Inhalt Ziel & Voraussetzungen Was sind abstrakte Datentypen? Was kann man damit grundsätzlich?

Mehr

Projekt Nr. 15: Einen elektronischen Würfel erstellen

Projekt Nr. 15: Einen elektronischen Würfel erstellen Nun wissen Sie, wie Sie Zufallszahlen erzeugen können. Als Nächstes wollen wir diese neuen Kenntnisse gleich in die Tat umsetzen, indem wir einen elektronischen Würfel konstruieren. Projekt Nr. 15: Einen

Mehr

Angewandte Informatik

Angewandte Informatik Angewandte Informatik Teil 2.1 Was ist Hardware? Die Zentraleinheit! 1 von 24 Inhaltsverzeichnis 3... Was ist Hardware? 4... Teile des Computers 5... Zentraleinheit 6... Die Zentraleinheit 7... Netzteil

Mehr

Die Mikroprogrammebene eines Rechners

Die Mikroprogrammebene eines Rechners Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.

Mehr

A-Plan 12.0. Zeiterfassung 2.0. Ausgabe 1.1. Copyright. Warenzeichenhinweise

A-Plan 12.0. Zeiterfassung 2.0. Ausgabe 1.1. Copyright. Warenzeichenhinweise A-Plan 12.0 Zeiterfassung 2.0 Ausgabe 1.1 Copyright Copyright 1996-2014 braintool software gmbh Kein Teil dieses Handbuches darf ohne ausdrückliche Genehmigung von braintool software gmbh auf mechanischem

Mehr

Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note:

Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note: Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 95 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel

Mehr

1. Grundlagen der Digitaltechnik K. Taubert WS 01/ 02

1. Grundlagen der Digitaltechnik K. Taubert WS 01/ 02 1. Grundlagen der Digitaltechnik K. Taubert WS 1/ 2 Digitaltechnik ist allgegenwärtig und viele Abläufe in unserem heutigen Leben sind kaum noch denkbar ohne diese Technik. Hier beschäftigen wir uns mit

Mehr

9.0 Komplexe Schaltwerke

9.0 Komplexe Schaltwerke 9.0 Komplexe Schaltwerke Die Ziele dieses Kapitels sind: Lernen komplexe Schaltwerke mittels kleinerer, kooperierender Schaltwerke zu realisieren Verstehen wie aufgabenspezifische Mikroprozessoren funktionieren

Mehr

Betriebsdokumentation SRAM-4kByte- Erweiterungsmodul 2-4002

Betriebsdokumentation SRAM-4kByte- Erweiterungsmodul 2-4002 Betriebsdokumentation SRAM-4kByte- Erweiterungsmodul 2-4002 In elektronisch lesbare Form gebracht von Ulrich Zander / 2006 Die Bauteilebezeichnungen wurden zum Teil, abweichend vom Original, an die neu

Mehr

CPU (Prozessor), Festplatte, Grafikkarte, Soundkarte, diverse Schnittstelle (USB, COM, SERIELL), Arbeitsspeicher (RAM), ROM, CD/DVD-Laufwerk

CPU (Prozessor), Festplatte, Grafikkarte, Soundkarte, diverse Schnittstelle (USB, COM, SERIELL), Arbeitsspeicher (RAM), ROM, CD/DVD-Laufwerk FRAGEKATALOG Informatik BAKIP HARDWARE Frage 01: Im inneren eines Computergehäuses befindet sich unter anderem das Mainboard. Welche Komponenten sind an diesem Mutterbrett angeschlossen bzw. verbaut? Nenne

Mehr

Enseignement secondaire technique

Enseignement secondaire technique Enseignement secondaire technique Régime de la formation de technicien Division électrotechnique Cycle supérieur Section communication Microélectronique Classe de T2EC Nombre de leçons: 4.0 Nombre minimal

Mehr

EP 1 742 227 A1 (19) (11) EP 1 742 227 A1 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: 10.01.2007 Patentblatt 2007/02

EP 1 742 227 A1 (19) (11) EP 1 742 227 A1 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: 10.01.2007 Patentblatt 2007/02 (19) (12) EUROPÄISCHE PATENTANMELDUNG (11) EP 1 742 227 A1 (43) Veröffentlichungstag:.01.07 Patentblatt 07/02 (1) Int Cl.: G11C 14/00 (06.01) (21) Anmeldenummer: 060116.0 (22) Anmeldetag: 29.0.06 (84)

Mehr

N Bit binäre Zahlen (signed)

N Bit binäre Zahlen (signed) N Bit binäre Zahlen (signed) n Bit Darstellung ist ein Fenster auf die ersten n Stellen der Binär Zahl 0000000000000000000000000000000000000000000000000110 = 6 1111111111111111111111111111111111111111111111111101

Mehr

Der Prozessor, der mitdenkt! Alles zu intelligenter Leistung und den Intel Core i5 vpro Prozessoren mit Turbo-Boost-Technik.

Der Prozessor, der mitdenkt! Alles zu intelligenter Leistung und den Intel Core i5 vpro Prozessoren mit Turbo-Boost-Technik. Page 1 of 7 Empfehlungen von plista Schlossgarten mit Gewalt mehr US-Astronomen finden «bewohnbaren» Planeten mehr Teure Kredite ablösen & Zinsen sparen Dispo und andere Kredite mit dem günstigen C&A Ratenkredit

Mehr

Vorlesung 14 Speichersysteme (2)

Vorlesung 14 Speichersysteme (2) D - CA - XIV - MH - 1 HUMBOLDT-UNIVERSITÄT ZU BERLIN INSTITUT FÜR INFORMATIK Vorlesung 14 Speichersysteme (2) Sommersemester 2003 Leitung: Prof. Dr. Miroslaw Malek D - CA - XIV - MH - 2 SPEICHERSYSTEME

Mehr

Zusatzinfo LS11. Funktionsprinzipien elektrischer Messgeräte Version vom 26. Februar 2015

Zusatzinfo LS11. Funktionsprinzipien elektrischer Messgeräte Version vom 26. Februar 2015 Funktionsprinzipien elektrischer Messgeräte Version vom 26. Februar 2015 1.1 analoge Messgeräte Fließt durch einen Leiter, welcher sich in einem Magnetfeld B befindet ein Strom I, so wirkt auf diesen eine

Mehr

Configurable Computing

Configurable Computing Configurable Computing V. SS 25 Prof. Dr. Christian Siemers Institut für Informatik der Technischen Universität Clausthal II Inhaltsverzeichnis Inhaltsverzeichnis Einleitung.... Entwicklung der feldprogrammierbaren

Mehr

Informatik I WS 07/08 Tutorium 24

Informatik I WS 07/08 Tutorium 24 Info I Tutorium 24 Informatik I WS 07/08 Tutorium 24 15.11.07 Bastian Molkenthin E-Mail: infotut@sunshine2k.de Web: http://infotut.sunshine2k.de Review / Organisatorisches o Probleme bei Foliendownload?

Mehr

Hinweise zu A-Plan 2009 SQL

Hinweise zu A-Plan 2009 SQL Hinweise zu A-Plan 2009 SQL Für Microsoft Windows Copyright Copyright 2008 BRainTool Software GmbH Inhalt INHALT 2 EINLEITUNG 3 WAS IST A-PLAN 2009 SQL? 3 WANN SOLLTE A-PLAN 2009 SQL EINGESETZT WERDEN?

Mehr

I 2 C. ANALYTICA GmbH

I 2 C. ANALYTICA GmbH HANDBUCH ANAGATE I 2 C ANALYTICA GmbH Vorholzstraße 36 Tel. +49 721 35043-0 email: info@analytica-gmbh.de D-76137 Karlsruhe Fax: +49 721 35043-20 WWW: http://www.analytica-gmbh.de 1 2004-2006, Analytica

Mehr

Lektion 3: Was ist und was kann ein Computer?

Lektion 3: Was ist und was kann ein Computer? Lektion 3: Was ist und was kann ein Computer? Helmar Burkhart Informatik burkhart@ifi.unibas.ch EINFÜHRUNG IN DIE INFORMATIK I 3-0 Übersicht Lektion 3 Hardware Software Aufbau eines Computers Rechnerkern

Mehr

Caching Handbuch. Auftraggeber: Version: 01. INM Inter Network Marketing AG Usterstrasse 202 CH-8620 Wetzikon

Caching Handbuch. Auftraggeber: Version: 01. INM Inter Network Marketing AG Usterstrasse 202 CH-8620 Wetzikon Caching Handbuch Auftraggeber: Version: 01 Projekttyp: Erstellt durch: Internet David Bürge INM Inter Network Marketing AG Usterstrasse 202 CH-8620 Wetzikon Email david.buerge@inm.ch URL http://www.inm.ch

Mehr

ecomat 100 Typ R 360 Ergänzung zur Dokumentation: Systemhandbuch (Stand August 1999)

ecomat 100 Typ R 360 Ergänzung zur Dokumentation: Systemhandbuch (Stand August 1999) Ergänzung zur Dokumentation: Systemhandbuch ecomat 100 Typ R 360 (Stand August 1999) Die nachfolgend beschriebenen Funktionen sind in der Dokumentation des Systemhandbuches ecomat 100 Typ R 360 mit Stand

Mehr

Grundlagen der Informationverarbeitung

Grundlagen der Informationverarbeitung Grundlagen der Informationverarbeitung Information wird im Computer binär repräsentiert. Die binär dargestellten Daten sollen im Computer verarbeitet werden, d.h. es müssen Rechnerschaltungen existieren,

Mehr

TM-72427. Bahnübergangssteuerung Benutzerhandbuch

TM-72427. Bahnübergangssteuerung Benutzerhandbuch TM-72427 Bahnübergangssteuerung Benutzerhandbuch 2011 BioDigit Ltd. Alle Rechte vorbehalten. Die Vervielfältigung und/oder Veröffentlichung der Inhalte des vorliegenden Dokuments in jeglicher Form, einschließlich

Mehr

für POSIDRIVE FDS 4000

für POSIDRIVE FDS 4000 AS-Interface Ankopplung für Frequenzumrichter POSIDRIVE FDS 4000 Dokumentation Vor der Inbetriebnahme unbedingt diese Dokumentation, sowie die Montage- und Inbetriebnahmeanleitung für POSIDRIVE FDS 4000

Mehr