Eingebettete Systeme Modellierung und Zielarchitekturen

Größe: px
Ab Seite anzeigen:

Download "Eingebettete Systeme Modellierung und Zielarchitekturen"

Transkript

1 Eingebettete Systeme Modellierung und Zielarchitekturen Vorlesungsbegleitende Unterlagen WS 2003/2004 Klaus Waldschmidt Teil 9 Field Programmable Gate Arrays - FPGA Literatur: 1. M. Wannemacher, Das FPGA-Kochbuch, Internat. Thomson Publishing, A. Sikora, Programmierbare Logikbauelemente, Carl Hanser Verlag, A. Hertwig/R. Brück, Entwurf digitaler Systeme, Carl Hanser Verlag, 2000 Seite 1

2 Makimoto s *) wave Spezialisierung Standardisierung standardisierte diskrete Bauelemente Spezifische Schaltungen für TV & Rechner standardisierte Speicher und Mikroprozessoren ASCI FPGA Prozessoren (µp, µc, DSP) *) Tsugio Makimoto, FPL 2000, Springer Verlag, Berlin, Heidelberg Seite 2

3 Kombinatorische Logik D Q Q Kombinatorische Logik D Q Q Kombinatorische Logik clock t Stufe t Logik t FF Seite 3

4 Eingang kombinatorische Logik nächster Zustand clock Ausgang Register-Stufe Eingang kombinatorische Logik nächster Zustand clock Register-Stufe Kombinat. Logik Ausgang aktueller Zustand Modell von Mealy einer FSM aktueller Zustand Modell von Moore einer FSM Seite 4

5 Algorithmus X = A - B Y = C + D Z = X * Y strukturierbare Hardware A B C D - + X Y T L * Z Mikroprozessor load A load B sub store X load C load D add store Y load X load Y mul store Z 12 Zyklen Seite 5

6 Kundenspezifische ICs (ASICs) Programmierbare Logikbauelemente (PLD) Festverdrahtete Logikbauelemente SPLD- Bauelemente CPLD- Bauelemente FPGA- Bauelemente Semi-Custom- Bauelement Full-Custom- Bauelement Maskenprogrammierte Bauelemente Zellorientierte Bauelemente Festwert- Speicher Gate-Array- Bauelemente Embedded-Array- Bauelemente Standardzellen- Bauelemente Seite 6

7 Programmierbare Logik Programmable Logic Devices (PLD) SPL (Simple PLD) Komplexe programmierbare Logik Field Programmable Gate Arrays (FPGA) CPLD (Complex PLD) Seite 7

8 Programmierbare Logikbausteine Man unterscheidet grundsätzlich zwischen PLD = Programmable Logic Array FPGA = FIeld Programmable Gate Array PLDs Bestehen aus einer programmierbaren UND/ODER-Matrix. Über die UND-Matrix werden Produktterme gebildet, die in der nachfolgenden ODER-Matrix disjunktiv verknüpft werden. Die UND/ODER-Matrix werid als Field Programmable Logic Array (FPLA oder PLA) bezeichnet. Meist sind dieser Matrix Ausgangs-Makrozellen nachgeschaltet. Hierbei handelt es sich um Flipflops, programmierbare Ausgangsinverter oder Output-Enable Logik. Seite 8

9 Je nach Programmierbarkeit unterscheidet man verschiedene Bausteine: Baustein PLA, FPLA PAL PROM UND-Matrix programmierbar programmierbar fest ODER-Matrix programmierbar fest programmierbar Seite 9

10 PAL Bei einem PAL ist die UND-Matrix personalisierbar und die ODER-Matrix festgelegt. x 1 x x n 1 y 1 y 2 Seite 10 y m

11 Grundstruktur eines PAL/GAL Verbindungen -programmierbar- Eingänge & & & & & & & & Disjunktive Verknüpfung 1 FF mux Tristate 1 out 1 in mux in 2 in n Literale Seite 11

12 CLK/l X X 8 15 Seite 12

13 Seite 13

14 Bündelfunktion Eine Bündelfunktion ist eine Zusammenfassung mehrerer Einzelfunktionen. f : {0,1} n {0,1} m X 0 f 0 X 0 f 0 f 1 gemeinsame Logik f 1 X n-1 f m-1 X n-1 f m-1 m Einzelfunktionen Bündelfunktion Seite 14

15 CPLDs und FPGAs Bei CPLDs handelt es sich um eine Weiterentwicklung von PLDs. Da die Anzahl der Gatter in einem PLD stark durch die quadratisch angewachsene UND/ODER Matrix eingeschränkt wird (ca. 1000), wurde eine neue Architektur eingeführt, die CPLDs. Diese besteht im wesentlichen aus mehreren PALähnlichen Logikblöcken und mit einer Schaltmatrix. Im Gegensatz hierzu sind FPGAs von der Struktur her den Gate Arrays sehr ähnlich. Viele Logikzellen sind in einem Array angeordnet und können über ein Netzwerk von Verbindungsleitungen miteinander verschaltet werden. D D PLD CPLD FPGA Seite 15

16 CLPDs CLPDs bestehen aus mehreren Instanzen von logischen Feldern, die die Abbildung komplexer logischer Gleichungen in Produkttermdarstellung ermöglichen und die oft im Grundaufbau den PALs ähneln. Die Basiszellen von CPLDs weisen dementsprechend eine vergleichsweise hohe Komplexität auf. Seite 16

17 IOC IOC IOC IOC IOC IOC IOC Logic Array Block (LAB) Fast Track Interconnect IOC IOC IOC IOC IOC Macrocell LAB Local Array IOC IOC IOC IOC Seite 17

18 FPGA Unter FPGAs (Field Programmable Gate Arrays) fasst man komplexe programmierbare Logikbauelemente zusammen, deren Architektur auf einer vergleichsweise kleinen Basiszelle beruht. Bei FPGAs wird die Implementierung der logischen Funktionalität im Wesentlichen durch die Programmierung der Verbindungsleitungen zwischen diesen Basiszellen erreicht. Die Verbindungsarchitektur weist ein entsprechend hohes Maß an Segmentierung auf. Seite 18

19 Verdrahtung in CPLDs und FPGAs Schaltmatrix CPLD FPGA: viele CLBs LAB I/O LAB I/O Rückkopplungen Schaltmatrix-Verdrahtung Verdrahtung aus Segmenten Seite 19

20 Verzögerungszeiten in FPGAs und PLDs FPGA: IOB CLB CLB FF IOB PLD: t PD = const. Seite 20

21 Gegenüberstellung von CPLDs und FPGAs Eigenschaft Geschwindigkeit abhängig von der Schaltung Art der Logikblöcke Stromverbrauch Programmierung erreichbare Ausnutzung Geschwindigkeit Preis pro Gatter CPLD nein UND/ODER-Matrix hoch bis sehr hoch EPROM, EEPROM, Flash 40 % bis 60 % sehr hoch mittel bis hoch FPGA ja feinkörnig gering bis mittel SRAM, Antifuse, Flash 50 % bis 95 % mittel bis hoch gering bis hoch Seite 21

22 FPGA-Struktur von Xilinx I/O Block Configurable Logic Block Interconnect Area Seite 22

23 FPGA-Entwurf mit VHDL mit Texteditor VHDL-Eingabe graphischer Editor FSM zu VHDL Konverter Bitstreamgenerierung Hersteller- Bibliotheken VHDL Synthese VHDL- Simulation (funktional) Vorgaben Netzliste Pre-Layout- Simulation (timing) FPGA Place & Route Vorgaben FPGA Netzliste mit Timing- Annotation Post-Layout- Simulation (timing) Seite 23

24 Konfigurationsmodi für FPGAs (1) Adresse Takt Paralleler Speicher Enable FPGA Serieller Speicher Enable FPGA Daten Daten Master Mode parallel Master Mode seriell Seite 24

25 Konfigurationsmodi für FPGAs (2) Ready Adresse µp oder µc Write Select FPGA µp oder µc Write Select FPGA µp oder µc Rd/Wr Select FPGA Daten Daten Daten Peripheral Mode parallel Peripheral Mode seriell Peripheral Mode Register Seite 25

26 Konfigurationsmodi für FPGAs (3) Paralleler Speicher Adresse Enable Daten FPGA #1 Master Mode Parallel Daten Takt FPGA #2 Slave Mode Daten Takt FPGA #3 Slave Mode Slave Mode für Kaskade-Schaltung (daisy chain) Seite 26

27 Konfigurationsmodi für FPGAs Aktiv Modus (Master Mode) FPGA erzeugt selbstständig die nötigen Adress- und Steuersignale, um die Konfigurationsdaten aus einem nichtflüchtigen Speicher (ROM, EPROM, EEPROM) zu lesen. Passiv-Modus (Slave Mode) Die Konfigurationsdaten werden mittels eines externen Taktsignals in den Baustein geschrieben. Die dazu notwendigen Steuersignale können durch Ausgabeports eines Mikroprozessor-Systems generiert werden. Im Slave-Modus können auch mehrere FPGAs, welche in einer Kaskade angeordnet sind, hintereinander konfiguriert werden. Peripherie-Modus Das FPGA wird wie andere Peripheriebausteine an den Steuerbus eines Mikrorechnersystems angeschlossen. Beim XC6200 sind die SRAM-Zellen als Register organisiert. Diese Register sind in den Adressraum des Mirkorechners eingeblendet. Man unterschiedet weiterhin parallele und serielle Konfigurationsmodi. Seite 27

28 Programmierelemente mit Speicherzelle Das Ausgabesignal der Speicherzelle kann verschiedene Verbindungselemente (Programmable Interconnect Point PIP) ansteuern: ein Durchgangsgatter (Pass Transistor) Leitungen werden hoch- bzw. niederohmig geschaltet. ein Multiplexer Speicherinhalt bestimmt, welche Eingangsleitung auf die Ausgangsleitung geschaltet wird. eine Lookup Table (LUT) bilden LUT bilden Funktionsgeneratoren, mit Ihnen können beliebige boolesche Funktionen realisiert werden. Seite 28

29 S = Speicherzelle S S S S S S S S S S Seite 29

30 Realisierung eines XOR-Gatters durch eine LUT LUT als 4x1 RAM 1-aus-4 Decoder Wired-Or y = a xor b Vorteile: Konstante Laufzeit Eingänge sind frei permutierbar wichtig für die Verdrahtung LUT sind oft auch als RAM konfigurierbar Seite 30

31 Übersicht über die Programmtechnologien Programmiertechnologien Speicherzelle (reversible) Antifuse (irreversible) SRAM EPROM PLICE ViaLink MicroVia MicroFuse Seite 31

32 Programmiertechnologien Unter Programmierung (Konfigurierung, Personalisierung) versteht man die Strukturierung eines FPGAs, so dass eine bestimmte, vom Anwender vorgegebene Funktion, realisiert wird. Die programmierbaren Verbindungen und Funktionen in einem FPGA werden als Programmierelemente bezeichnet. Programmiertechnologie wird die Art und Weise bezeichnen, wie diese Programmierelemente physikalisch realisiert werden. Man unterscheidet generell zwischen: 1. irreversiblen Programmiertechnologien 2. reversiblen Programmiertechnologien Konfiguration wird einmalig unveränderbar Konfiguration wird in Speicherzellen abin den Baustein gebrannt (OTB = One Time gelegt, wie z.b. SRAM, EPROM, Programmable). Programmiert wird hier EEPROM oder Flash-PROM. eine Antifuse, die wie eine normale Schmelzsicherung funktioniert. Durch Anlegen einer Spannung wird eine Isolierschicht aufgeschmolzen und eine leitende Verbindung hergestellt. Seite 32

33 Übersicht über die Programmtechnologien verschiedener Hersteller Technologie SRAM SRAM SRAM SRAM SRAM SRAM SRAM SRAM SRAM Flash-EEPROM MicroFuse Micro Via PLICE ViaLink ViaLink Bausteinfamilien ES (Embedded SPGA) FLEX6000, FLEX 8000 AT6000 DL5000 IBM ATT 3000 MPA1000 CLAy XC2000, XC3000, XC4000 GF100K, GF250F CP20K XC8100 ACT1, ACT2, ACT3 pasic380 pasic1, pasic2 Seite 33 Hersteller Actel Actel Atmel DnyChip IBM Lucent Technologies Motorola National Semiconductor Xilinx GateFild Crosspoint Solutions Xilinx Actel Cypress QuickLogic

34 Wortleitung U DD Bitleitung 1 T B T B Bitleitung 0 Q Seite 34

35 P-Kanal-EPROM-Zelle a) Aufbau des FAMOS-Transistors b) Eingangskennlinie vor und nach dem Programmieren c) Speicherzelle mit FAMOS-Transistor und Auswahltransistor Im programmierten Zustand leitet die FAMOS-Zelle BL = L Seite 35

36 Seite 36

37 Antifuse-Technologien Antifuses arbeiten invers zu normalen Schmelzsicherungen. Im unprogrammierten Zustand hat die Antifuse einen hohe Innenwiderstand. Durch das Anlegen einer Programmierspannung wird die Isolationsschicht der Antifuse durchgebrannt und es entsteht eine niederohmige Verbindung. Von den vorhandenen Fuses eines FPGAs müssen in der Regel lediglich 2-4 % wirklich programmiert werden. Die zur Programmierung notwendigen hohen Spannungen und Ströme werden durch zusätzliche Schaltungen erzeugt. Die Ströme selbst werden durch spezielle Schalttransistoren zu den gewünschten Fuses geleitet. Diese Transistoren besitzen eine relativ große Fläche, was sich nachteilig auf die Gesamtfläche auswirkt. Demgegenüber steht der sehr kleine Flächenbedarf der Antifuse selbst. Seite 37

38 Übersicht der existierenden Antifuse-Technologien Name Hersteller Programmierung Aufbau PLICE Actel 16 V, ma, 5 ms 100 M 200 Dielektrium aus Oxygen-Nitrogen- Oxygen (ONO) zwischen einem N+ Diffusionsgebiet und einem N+ Polysilizium Gate ViaLink QuickLogic, (Cypress) 12 V, 15 ma >50M Amorphes Silizium zwischen zwei Metallisierungsebenen MicroFuse (Crosspoint Solutions) >100M <100 Amorphes Silizium zwischen einer Metallisierungsebene und Polysilizium MicroVia (Xilinx) > 1 M 50 Amorphes Silizium zwischen zwei Metallisierungsebenen. Seite 38

39 PLICE-Antifuse Die PLICE-Antifuse (programmable low-impedance circuit element) wurde erstmalig 1988 von Actel in einem FPGA verwendet. Die PLICE-Antifuse war damit die erste Antifuse überhaupt. Die Programmierung der Bausteine erfolgt unter ständiger Kontrolle des Durchlasswiderstandes. Die Dauer der Programmierung wird erhöht, wenn der gewünschte Durchlasswiderstand noch nicht erreicht ist. Die Zahl der Antifuses pro Chip beläuft sich auf Die Lebenserwartung eines PLICE-basierten FPGAs beträgt etwa 40 Jahre. Dann beginnen die Dielektrika der Antifuses zusammen zu brechen. <1µm Polysilizium Diffusionsgebiet Dielektrikum Seite 39

40 ViaLink Antifuse Entwickelt von der Firma QuickLogic. Zwei Titan-Wolfram Metallisierungsebenen sind durch eine Schicht von amorphen Silizium der Dicke 0,1 um getrennt. Bei der Programmierung schmilzt diese Schicht und es entsteht eine leitfähige Verbindung zwischen den beiden Metallisieurngebenen. Durch den relativ großen Abstand der beiden Metallebenen besitzt die ViaLink Antifuse eine geringe Kapazität und ermöglicht damit geringe Schaltkreise. Seite 40

41 Vergleich der Technologien SRAM Flash-EPROM PLICE ViaLink Konfigurierung flüchtig ja nein nein nein rekonfigurierbar ja ja nein nein im System programmierbar ja bedingt nein nein Zellengröße groß mittel klein sehr klein Schalttransistoren - - groß groß On-Widerstand 0,6 1 k 0,6 1 k Off-Kapazität ff ff 5 ff 1 ff zus. Prozessschritte Seite 41

42 Zusammenfassung der Vor- und Nachteile 1. Antifuse Vorteile guter Kopierschutz keine Konfigurationsspeicher erforderlich nach Neustart sofort betriebsbereit unempfindlich gegen radioaktive Strahlung Antifuse ist klein und schnell Nachteile Programmiergerät erforderlich aufwendigere Handhabung der Bausteine spezielle Lagerhaltung notwendig keine Testkonfiguration möglich Entwurfsänderungen nicht so schnell möglich keine Rekonfiguration, kein ISP Bausteine nicht 100 % beim Hersteller testbar Seite 42

43 2. SRAM Vorteile kein Programmiergerät einfache Handhabung und Lagerhaltung Rekonfiguration, ISP schnelle Entwurfsänderung möglich Nachteile schlechter oder umständlicher Kopierschutz Konfigurationsspeicher erforderlich sorgfältige Planung des Neustarts erforderlich empfindlicher gegen radioaktive Strahlung Seite 43

44 3. EPROM Vorteile Konfigurationsspeicher nicht flüchtig Rekonfiguration möglich guter Kopierschutz kein Konfigurationsspeicher erforderlich Testkonfiguration möglich Nachteile Programmiergerät erforderlich aufwendigere Handhabung der Bausteine spezielle Lagerhaltung notwendig Rekonfigurierung und ISP nur bedingt möglich Seite 44

Anwenderprogrammierbare

Anwenderprogrammierbare 4. Einteilung der Programmiertechnologien Programmable logic device (PLD) Field programmable gate array (FPGA) Zusammenfassende Bewertung S. A. Huss / Folie 4-1 Einteilung der Programmiertechnologien Programmierung

Mehr

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

FPGA. Übersicht der Aktuellen Bausteine. Inhaltsverzeichnis. 1. Einführung 1.1 Was ist ein FGPA?

FPGA. Übersicht der Aktuellen Bausteine. Inhaltsverzeichnis. 1. Einführung 1.1 Was ist ein FGPA? FPGA Übersicht der Aktuellen Bausteine Von Markus Stanczyk Inhaltsverzeichnis 1. Einführung 1.1 Was ist ein FGPA? 2. Aufbau eines FPGA 2.1 Logikblöcke 2.2 Verbindungsarchitektur 3. Marktüberblick 3.1 Allgemein

Mehr

VHDL - Technologische Grundlagen

VHDL - Technologische Grundlagen VHDL - Technologische Grundlagen Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 2012 1 / 48 Gliederung Technologien Programmierbare Logikbausteine

Mehr

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Technische Grundlagen der Informatik Kapitel 5 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 5: Themen Speicherarchitekturen RAM-, ROM-Speicher Flash-Speicher Logikimplementierung

Mehr

System- Realisierung

System- Realisierung 3 Entwurf, Simulation und Synthese von digitalen Strukturen 3.1 Programmierbare Logikschaltungen System- Realisierung Standard- Bauelemente ASIC Application Specific Integrated Circuit Mikroprozessor,

Mehr

Technologie Überblick Flash & Antifuse vs. SRAM. André Ehlert

Technologie Überblick Flash & Antifuse vs. SRAM. André Ehlert Technologie Überblick Flash & Antifuse vs. SRAM André Ehlert Agenda > Abgrenzungsmerkmale Firm Error Kopierschutz Leistungsaufnahme Systemkosten Zusammenfassung FPGA Allgemeiner Aufbau und Funktion FPGA

Mehr

PALs, CPLDs und FPGAs

PALs, CPLDs und FPGAs PALs, CPLDs und FPGAs P. Fischer, ziti, Uni Heidelberg, Seite 1 Bezeichnungen Sehr ähnliche Bauelemente werden oft unterschiedlich bezeichnet, z.t. nur aus Marketing-Gründen PLD = Programmable Logic Devices

Mehr

Digitaltechnik II SS 2007

Digitaltechnik II SS 2007 Digitaltechnik II SS 27 8. Vorlesung Klaus Kasper Inhalt Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM ROM Programmierbare ROM Realisierung digitaler Systeme Automaten Digitaltechnik 2 2 Halbleiterspeicher

Mehr

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1 Halbleiterspeicher 30.09.2008 Michael Kuhfahl 1 Gliederung I. FF als Speicher (1 Bit) II. Register als Speicher (n Bit) III. Anordnung der Speicherzellen IV. SRAM V. DRAM VI. ROM VII. PROM VIII. EPROM

Mehr

Versuch: PLD - Programmierbare Logikbausteine

Versuch: PLD - Programmierbare Logikbausteine Fachhochschule Braunschweig/Wolfenbüttel Labor für Datentechnik Prof. Dr.-Ing. R. Bermbach Versuch: PLD - Programmierbare Logikbausteine Inhaltsverzeichnis 1 EINLEITUNG... 3 1.1 VERSUCHSVORBEREITUNG...

Mehr

Technische Informatik (Master)

Technische Informatik (Master) Technische Informatik (Master) Themen am 08.10.2015: Mögliche Themen des Semesters, Termine Zielvorstellungen vereinbaren. Achtung: Die vorgeführten Beispiele sind NICHT auf den Folien -> mitschreiben!

Mehr

Programmierbare Logikbausteine (Studiengang Ingenieurinformatiker, Studiengang Medientechnologen) und

Programmierbare Logikbausteine (Studiengang Ingenieurinformatiker, Studiengang Medientechnologen) und ausgewählte Folien zu den Vorlesungsreihen: Programmierbare Logikbausteine (Studiengang Ingenieurinformatiker, Studiengang Medientechnologen) und ASIC s & Design (Studiengang Elektrotechnik und Informationstechnik

Mehr

Vom Chip zum Gehirn Elektronische Systeme zur Informationsverarbeitung

Vom Chip zum Gehirn Elektronische Systeme zur Informationsverarbeitung Vom Chip zum Gehirn Elektronische Systeme zur Informationsverarbeitung Johannes Schemmel Forschungsgruppe Electronic Vision(s) Lehrstuhl Prof. K. Meier Ruprecht-Karls-Universität Heidelberg Mitarbeiter:

Mehr

Digitale Schaltungstechnik. Prof. Dr. P. Fischer

Digitale Schaltungstechnik. Prof. Dr. P. Fischer Digitale Schaltungstechnik Prof. Dr. P. Fischer P. Fischer, ziti, Uni Heidelberg, Seite 1 Organisatorisches Vorlesung: Termin: Mo 16:00 17:30 Mi 9:15 10:45 Ort: INF348, SR013 Dozent: Prof. Dr. P. Fischer,

Mehr

Linux auf FPGAs. Massgeschneiderte Computersysteme. Christoph Zimmermann, Marc-André Beck. 1. März 2008. Berner Fachhochschule MedOnStream

Linux auf FPGAs. Massgeschneiderte Computersysteme. Christoph Zimmermann, Marc-André Beck. 1. März 2008. Berner Fachhochschule MedOnStream Massgeschneiderte Computersysteme Christoph Zimmermann Marc-André Beck Berner Fachhochschule MedOnStream 1. März 2008 Gliederung 1 GNU/Linux in eingebetteten Systemen Einsatzort Vorteile Distribution 2

Mehr

Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1

Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Microcontroller Kurs 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Was ist ein Microcontroller Wikipedia: A microcontroller (sometimes abbreviated µc, uc or MCU) is a small computer on a single integrated

Mehr

Synthesis for Low Power Design

Synthesis for Low Power Design Synthesis for Low Power Design Prof. Thomas Troxler Hochschule Rapperswil Abstract Power optimization at high levels of abstraction has a significant impact on reduction of power in the final gate-level

Mehr

Studienvertiefungsrichtung Informationstechnik

Studienvertiefungsrichtung Informationstechnik Studienvertiefungsrichtung Informationstechnik Prof.Dr.-Ing. Ulrich Sauvagerd Lehrgebiet Informationstechnik Nov. 2006, Seite 1 www.etech.haw-hamburg.de/~sauvagerd Lehrgebiet Informationstechnik Nov. 2006,

Mehr

SYN FPGA VHDL IP Cores Umsetzung Software Fazit Links FIN. FPGA Development. Sven Gregori, CN8

SYN FPGA VHDL IP Cores Umsetzung Software Fazit Links FIN. FPGA Development. Sven Gregori, CN8 <gregori@hs-furtwangen.de> 1/50 Sven Gregori, CN8 UnFUG SS 2008 Hochschule Furtwangen 29. Mai 2008 2/50 Überblick 1 FPGA 2 VHDL 3 IP Cores 4 praktische Umsetzung 5 Entwicklungs-Software 6 Fazit 7 Links

Mehr

Mikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover

Mikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover Mikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover Prof. Dr.-Ing. Holger Blume, Hans-Peter Brückner, Christian Leibold, Ingo Schmädecke Gliederung Motivation

Mehr

FPGAs an der Hochschule München in Lehre und Forschung. Christian Münker, Hochschule München

FPGAs an der Hochschule München in Lehre und Forschung. Christian Münker, Hochschule München FPGAs an der Hochschule München in Lehre und Forschung Christian Münker, Hochschule München Überblick Hochschule München 2 www.hm.edu Gegründet 1971 Eine der größten Hochschulen für angewandte Wissenschaften

Mehr

Digitaltechnik. Digitaltechnik Teil 3-1 - Prof. Komar. Teil 3: Programmierbare Logik. Inhaltsverzeichnis

Digitaltechnik. Digitaltechnik Teil 3-1 - Prof. Komar. Teil 3: Programmierbare Logik. Inhaltsverzeichnis Digitaltechnik Teil 3-1 - Prof. Komar Digitaltechnik Teil 3: Programmierbare Logik Inhaltsverzeichnis Speicher... 2 Umlaufspeicher, FIFO, LIFO... 3 Halbleiterspeicher (Matrixspeicher)... 5 Nichtflüchtige

Mehr

Configurable Computing

Configurable Computing Configurable Computing V. SS 25 Prof. Dr. Christian Siemers Institut für Informatik der Technischen Universität Clausthal II Inhaltsverzeichnis Inhaltsverzeichnis Einleitung.... Entwicklung der feldprogrammierbaren

Mehr

Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign"

Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign" 1 Einführung... 1-1 2 VHDL Grundlagen... 2-1 2.1 Allgemeines... 2-1 2.2 Aufbau eines VHDL-Modells...2-7 VHDL Design-Einheiten Überblick...2-10 Programmerstellung...

Mehr

Technische Informatik. Der VON NEUMANN Computer

Technische Informatik. Der VON NEUMANN Computer Technische Informatik Der VON NEUMANN Computer Inhalt! Prinzipieller Aufbau! Schaltkreise! Schaltnetze und Schaltwerke! Rechenwerk! Arbeitsspeicher! Steuerwerk - Programmausführung! Periphere Geräte! Abstraktionsstufen

Mehr

aufeinander folgenden 1kHz-Pulse in gleichen Zeitabständen an die Eingänge des JK-FF gelangen.

aufeinander folgenden 1kHz-Pulse in gleichen Zeitabständen an die Eingänge des JK-FF gelangen. 1. Vorbereitung: 1.1 Zählerbaustein 74163 Bei den in der Schaltung verwendeten Zählerbausteinen handelt es sich um synchron programmierbare 4-bit-Binärzähler mit synchronem Clear. Die Zähler sind programmierbar,

Mehr

Mikrocomputertechnik

Mikrocomputertechnik Mikrocomputertechnik Thema: Grundlage Informationseinheiten Zahlensysteme Zahlendarstellung im Computer Digitaltechnikgrundlagen Halbleiterspeicher Rechnerarchitektur Informationseinheiten BIT NIBBLE MSB

Mehr

VHDL Synthese mit WebPACK

VHDL Synthese mit WebPACK VHDL Synthese mit WebPACK V1.0 Graz, Jänner 2002 Inhaltsverzeichnis 1 Einleitung 3 2 Abstraktionsebenen 4 2.1 Systemebene 5 2.1.1 Abstraktionsebenen 5 2.2 Beschreibungs-Domänen 6 2.3 Was ist RTL Synthese?

Mehr

Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009

Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009 Übungen zu Architektur Eingebetteter Systeme Blatt 5 28./29.05.2009 Teil 1: Grundlagen 1.1: VHDL Bei der Erstellung Ihres Softcore-Prozessors mit Hilfe des SOPC Builder hatten Sie bereits erste Erfahrungen

Mehr

Asynchrone Schaltungen

Asynchrone Schaltungen Asynchrone Schaltungen Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2013 Asynchrone Schaltungen 1/25 2013/07/18 Asynchrone Schaltungen

Mehr

Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München

Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (1) Was ist ein Rechner? Maschine, die Probleme für

Mehr

Die Technologie von Solid State Disks

Die Technologie von Solid State Disks Beispielbild Die Technologie von Solid State Disks Matthias Niemann Fachbereich Mathematik und Informatik Institut für Informatik 30.01.09 Solid State Disk Überblick Massenspeicher ohne bewegliche Mechanik

Mehr

Entwurf und Implementierung rekonfigurierbarer Controller für mechatronische Systeme

Entwurf und Implementierung rekonfigurierbarer Controller für mechatronische Systeme Entwurf und Implementierung rekonfigurierbarer Controller für mechatronische Systeme Dissertation zur Erlangung des akademischen Grades Doktoringenieur (Dr.-Ing.) von Dipl.-Ing. Steffen Toscher geb. am

Mehr

4 DIGITALE SCHALTUNGSTECHNIK

4 DIGITALE SCHALTUNGSTECHNIK Digitale Schaltungstechnik 59 4 DIGITALE SCHALTUNGSTECHNIK Um Daten zu verarbeiten, verwenden Computer als grundlegende Größen logische Variablen, die genau zwei Zustände annehmen können, nämlich den Wert

Mehr

Implementierung von Java-Threads in Software und rekonfigurierbarer Hardware

Implementierung von Java-Threads in Software und rekonfigurierbarer Hardware Universität Leipzig Fakultät für Mathematik und Informatik Institut für Informatik Implementierung von Java-Threads in Software und rekonfigurierbarer Hardware Diplomarbeit Leipzig, April 2008 vorgelegt

Mehr

Messsysteme für den SwissFEL

Messsysteme für den SwissFEL Messsysteme für den SwissFEL Signalauswertung mit Xilinx Virtex-5 FPGAs Embedded Computing Conference 2011 Christa Zimmerli Masterstudentin MSE Wissenschaftliche Assistentin christa.zimmerli@fhnw.ch Institut

Mehr

HI-LO Systems Vertriebs GmbH Odelshamer Str. 11-83512 Wasserburg Tel.: 08071/5953-0 - Fax: 08071/5953-88 www.hilosystems.de - info@hilosystems.

HI-LO Systems Vertriebs GmbH Odelshamer Str. 11-83512 Wasserburg Tel.: 08071/5953-0 - Fax: 08071/5953-88 www.hilosystems.de - info@hilosystems. Innovativ, flexibel, leistungsstark... Programmiersysteme r m r s e m e K07.11 HI-LO Systems Vertriebs GmbH Odelshamer Str. 11-83512 Wasserburg Tel.: 08071/5953-0 - Fax: 08071/5953-88 www.hilosystems.de

Mehr

Vorlesungsziele. Mit gängigen Begriffen etwas anfangen können. In der Lage sein, die Architektur von Mikroprozessoren zu verstehen

Vorlesungsziele. Mit gängigen Begriffen etwas anfangen können. In der Lage sein, die Architektur von Mikroprozessoren zu verstehen Vorlesungsziele Mit gängigen Begriffen etwas anfangen können In der Lage sein, die Architektur von Mikroprozessoren zu verstehen Die Grundkomponenten eines Mikroprozessor - Systems und ihr Zusammenwirken

Mehr

1 Verbindungsleitungen

1 Verbindungsleitungen 1 Verbinungsleitungen Für ie Funktion aller elektronischen Schaltungen sin Verbinungsleitungen zischen en Bauelementen unverzichtbar. Ihre Aufgabe ist es, Signale von einem Baustein zum nächsten zu transportieren.

Mehr

Brückenkurs / Computer

Brückenkurs / Computer Brückenkurs / Computer Sebastian Stabinger IIS 23 September 2013 Sebastian Stabinger (IIS) Brückenkurs / Computer 23 September 2013 1 / 20 Content 1 Allgemeines zum Studium 2 Was ist ein Computer? 3 Geschichte

Mehr

Inhaltsverzeichnis. Teil I. Grundlagen

Inhaltsverzeichnis. Teil I. Grundlagen Inhaltsverzeichnis Teil I. Grundlagen 1 Erklärung der verwendeten Größen 2 Passive RC- und LRC-Netzwerke 2.1 Der Tiefpaß 2.2 Der Hochpaß 2.3 Kompensierter Spannungsteiler.... 2.4 Passiver KC-Bandpaß 2.5

Mehr

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Sequentielle Logik Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Schaltwerke Flip-Flops Entwurf eines Schaltwerks Zähler Realisierung Sequentielle

Mehr

Grundlagen Technische Informatik

Grundlagen Technische Informatik Grundlagen Technische Informatik Übersicht Wintersemester 2009/10 Themengebiete: Forschung & Lehre Forschungsthemen Systementwurf mit dynamische Rekonfigurierung Robuste Eingebettete Systeme Multifunkstandard

Mehr

Linux auf dem Nios II Softcore Prozessor

Linux auf dem Nios II Softcore Prozessor Linux auf dem Nios II Softcore Prozessor Tobias Klauser Institute of Embedded Systems Zürcher Hochschule für Angewandte Wissenschaften 30. August 2011 Tobias Klauser (InES)

Mehr

L3. Datenmanipulation

L3. Datenmanipulation L Datenmanipulation Aufbau eines Computers Prozessor, Arbeitsspeicher und system Maschinensprachen und Maschinenbefehle Beispiel einer vereinfachten Maschinensprache Ausführung des Programms und Befehlszyklus

Mehr

I 2 C. ANALYTICA GmbH

I 2 C. ANALYTICA GmbH HANDBUCH ANAGATE I 2 C ANALYTICA GmbH Vorholzstraße 36 Tel. +49 721 35043-0 email: info@analytica-gmbh.de D-76137 Karlsruhe Fax: +49 721 35043-20 WWW: http://www.analytica-gmbh.de 1 2004-2006, Analytica

Mehr

Einführung in Altera Quartus II 11.0

Einführung in Altera Quartus II 11.0 Einführung in Altera Quartus II 11.0 Version 0.1 Verteiler: Name (alphab.) Abteilung Ort Laszlo Arato EMS NTB, Buchs Dr. Urs Graf INF NTB, Buchs Dokumentenverwaltung Dokument-Historie Version Status Datum

Mehr

Modellbasierte Entwicklung im Kontext von Medizingeräten

Modellbasierte Entwicklung im Kontext von Medizingeräten up FPGA Modellbasierte Entwicklung im Kontext von Medizingeräten Gemeinsamer Ausgangspunkt für Software- und Hardwareentwicklung Osnabrück, 06.02.2014, Wanja Schöpfer Agenda 1 Einleitung 2 Modellbasierte

Mehr

PCI VME Interface SIS1100/SIS3100

PCI VME Interface SIS1100/SIS3100 PCI VME Interface SIS1100/SIS3100 Peter Wüstner Forschungszentrum Jülich, Zentrallobor für Elektronik (ZEL) Designprinzip der im ZEL entwickelten Datenaufnahmesysteme ist es, preiswerte PC Technik mit

Mehr

Logischer Entwurf binärer Systeme

Logischer Entwurf binärer Systeme Logischer Entwurf binärer Systeme Prof. Dr. sc. techn. Hans Joachim Zander 3., bearbeitete Auflage VEB VERLAG TECHNIK BERLIN Inhaltsverzeichnis Bedeutung häufig verwendeter Buchstaben 11 Bedeutung häufig

Mehr

Configurable Logic Board CLB

Configurable Logic Board CLB Fachgebiet Digitaltechnik Prof. Dr.-Ing. Peter Zipf Configurable Logic oard CL edienungsanleitung Einführung Zur Realisierung von Digitalschaltungen stehen heutzutage viele verschiedene Technologien zur

Mehr

Epromologie, Grundwissen

Epromologie, Grundwissen Epromologie, Grundwissen von Peter Bee und Erwin Reuß EPROM's, oder ROM's, sind eine sehr nützliche Sache. Eingesetzt werden sie immer dann, wenn ein Programm sofort nach dem Einschalten des Computers

Mehr

Vorlesung Programmieren

Vorlesung Programmieren Vorlesung Programmieren Funktionsweise von Computern Prof. Dr. Stefan Fischer Institut für Telematik, Universität zu Lübeck http://www.itm.uni-luebeck.de/people/fischer Inhalt 1. Ein Blick zurück 2. Stand

Mehr

Anleitung für VHDL tools

Anleitung für VHDL tools Anleitung für VHDL tools Harald Affenzeller V 1.0.0 Email: Harald.Affenzeller@fh-hagenberg.at Hagenberg, 14. Oktober 2003 Zusammenfassung Dieses Dokument stellt eine Anleitung zur Verwendung von eingesetzten

Mehr

Repetitorium GdRA - WiSe12/13

Repetitorium GdRA - WiSe12/13 Repetitorium GdRA - WiSe12/13 Patrick Weggler February 2013 Institut fu r Eingebette Systeme und Echtzeitsysteme Proudly presented by Fachschaft Informatik in whatever with SK Informatik Seite 2 Willkommen

Mehr

Alle Speicherplatinen können als Programm- bzw. Arbeitsspeicher

Alle Speicherplatinen können als Programm- bzw. Arbeitsspeicher -1-1. Überblick Das System.009 umfaßt programmierbare binäre Steuereinrichtungen für den industriellen Einsatz. Charakteristisch ist, daß die BOOLEschen Gleichungen, die den konkreten Steueralgorithmus

Mehr

Hybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm

Hybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Hybride Apps DPR und Android auf dem Xilinx ZYNQ Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Konvergenz der Rechenplattformen Processing System Memory Interfaces 7 Series Programmable

Mehr

Praktikum PLD im Fach DSPS

Praktikum PLD im Fach DSPS Praktikum PLD im Fach DSPS 27.01.05 Zielinski / Seehausen Tel. 0241 6009 2129 Büro Eupenerstr. 0241 6009 2302 Labor Goethestr, Fax.0241 6009 2190 Eupenerstr. email: zielinski@fh-aachen.de 0241 6009 2681

Mehr

4 Achs-Schrittmotor-Regelung Alpha Übersicht

4 Achs-Schrittmotor-Regelung Alpha Übersicht Alpha Übersicht Seite 1/7 Anschluss-Schema Motion Controller, interpolierte Bewegung von bis zu 4 Achsen gleichzeitig, 3D. Systemkonfiguration und Programmierung mit Windowsbasierender PC-Software (GUI

Mehr

Mikrocontroller Grundlagen. Markus Koch April 2011

Mikrocontroller Grundlagen. Markus Koch April 2011 Mikrocontroller Grundlagen Markus Koch April 2011 Übersicht Was ist ein Mikrocontroller Aufbau (CPU/RAM/ROM/Takt/Peripherie) Unterschied zum Mikroprozessor Unterschiede der Controllerarten Unterschiede

Mehr

Synthese Eingebetteter Systeme. 1 Einführung: Entwurf und Synthese

Synthese Eingebetteter Systeme. 1 Einführung: Entwurf und Synthese 12 Synthese Eingebetteter Systeme Sommersemester 2011 1 Einführung: Entwurf und Synthese 2011/04/06 Michael Engel Informatik 12 TU Dortmund Überblick Komplexität aktueller eingebetteter Systeme Electronic

Mehr

Fachinformatik. Inhaltsverzeichnis. Meinhard Kissich Fachinfomatik 1

Fachinformatik. Inhaltsverzeichnis. Meinhard Kissich Fachinfomatik 1 Fachinformatik Inhaltsverzeichnis 1. Mikrocomputer 3 1.1 Allgemein 3 1.2 Prinzipielle Programmablauf 5 2. Zahlensysteme 7 2.1 allgemein 7 2.2 Umrechnen 7 3. Zahlendarstellung 8 3.1 Zahlenkreis 8 3.1.2

Mehr

Anleitung zu ChipScope Pro

Anleitung zu ChipScope Pro Anleitung zu ChipScope Pro Das von Xilinx gelieferte Tool ChipScope Pro erlaubt die Implementierung eines Logic Analysator Kerns auf dem Spartan III Baustein. 1.1 Erstellen eines Logic Analysator Kerns

Mehr

Enseignement secondaire technique

Enseignement secondaire technique Enseignement secondaire technique Régime de la formation de technicien Division électrotechnique Cycle supérieur Section communication Microélectronique Classe de T2EC Nombre de leçons: 4.0 Nombre minimal

Mehr

Institut für Informatik. Deutsche Kurzanleitung Lattice ISPLever v5.0 zum Elektronik Grundlagenpraktikum. 5. Praktikumskomplex

Institut für Informatik. Deutsche Kurzanleitung Lattice ISPLever v5.0 zum Elektronik Grundlagenpraktikum. 5. Praktikumskomplex UNIVERSITÄT LEIPZIG Institut für Informatik Studentenmitteilung 4. Semester - SS 2006 Abt. Technische Informatik Gerätebeauftragter Dr. rer.nat. Hans-Joachim Lieske Tel.: [49]-0341-97 32213 Zimmer: HG

Mehr

Versuch 17.2 Der Transistor

Versuch 17.2 Der Transistor Physikalisches A-Praktikum Versuch 17.2 Der Transistor Praktikanten: Gruppe: Julius Strake Niklas Bölter B006 Betreuer: Johannes Schmidt Durchgeführt: 11.09.2012 Unterschrift: E-Mail: niklas.boelter@stud.uni-goettingen.de

Mehr

Verwendet man zur Darstellung nur binäre Elemente ( bis lat.: zweimal) so spricht man von binärer Digitaltechnik.

Verwendet man zur Darstellung nur binäre Elemente ( bis lat.: zweimal) so spricht man von binärer Digitaltechnik. Kursleiter : W. Zimmer 1/24 Digitale Darstellung von Größen Eine Meßgröße ist digital, wenn sie in ihrem Wertebereich nur eine endliche Anzahl von Werten annehmen kann, also "abzählbar" ist. Digital kommt

Mehr

Presentation. Crossing the Boundaries: Development Strategies for (P)SoCs

Presentation. Crossing the Boundaries: Development Strategies for (P)SoCs Intended Audience: Crossing the Boundaries: Development Strategies for (P)SoCs Andreas Koschak Parametric Engineering GmbH Developers and Engineering Managers Not many years ago, FPGAs designed to be used

Mehr

N Bit binäre Zahlen (signed)

N Bit binäre Zahlen (signed) N Bit binäre Zahlen (signed) n Bit Darstellung ist ein Fenster auf die ersten n Stellen der Binär Zahl 0000000000000000000000000000000000000000000000000110 = 6 1111111111111111111111111111111111111111111111111101

Mehr

ARBEITSPROGRAMM. Elektronikerin - Electroniker EFZ

ARBEITSPROGRAMM. Elektronikerin - Electroniker EFZ Version 2.0 1/8 Semester 1 Hardware und Softwaretechnik 0 gemäss BiVo Unterricht in Bern BiVo : http://www.sbfi.admin.ch/bvz/index.html?lang=de 0 Version 2.0 2/8 Semester 2 Hardware und Softwaretechnik

Mehr

Mikrocontroller in eigenen Hobbyprojekten nutzen

Mikrocontroller in eigenen Hobbyprojekten nutzen PIC-Mikrocontroller Mikrocontroller in eigenen Hobbyprojekten nutzen - Mikrocontroller Definition und Historie - die PIC-Familie - Entwicklungssysteme - Programmierung - Softwareerstellung - Debugging

Mehr

Produktinformation. Modell: crio-9068

Produktinformation. Modell: crio-9068 Dualcore-Prozessor ARM Cortex -A9 mit 667 MHz; nichtflüchtiger Speicher von 1 GB, DDR3-Arbeitsspeicher von 512 MB Chassis mit Artix-7-FPGA und 8 Steckplätzen zum Erstellen benutzerdefinierter Timing-,

Mehr

Praxisbericht 1 und 2 Semester

Praxisbericht 1 und 2 Semester Praxisbericht 1 und 2 Semester Thema: Kennenlernen der beruflichen Arbeitswelt eines Elektroingenieurs von Friedrich Wiegel Duale Hochschule Baden-Württemberg Standort: Karlsruhe Matrikelnummer, Kurs:

Mehr

Embedded PCs / Embedded Systems. Stromversorgung / Power-Management. Embedded PC

Embedded PCs / Embedded Systems. Stromversorgung / Power-Management. Embedded PC Embedded PCs / Embedded Systems Stromversorgung / Power-Management Sensoren elektrisch optisch thermisch mechanisch magnetisch chemisch biologisch Aktoren Analog-/Digitalhardware Powerfail Speicher Watchdog

Mehr

Prozess-rechner. auch im Büro. Automation und Prozessrechentechnik. Prozessrechner. Sommersemester 2011. Prozess I/O. zu und von anderen Rechnern

Prozess-rechner. auch im Büro. Automation und Prozessrechentechnik. Prozessrechner. Sommersemester 2011. Prozess I/O. zu und von anderen Rechnern Automation und Prozessrechentechnik Sommersemester 20 Prozess I/O Prozessrechner Selbstüberwachung zu und von anderen Rechnern Prozessrechner speziell Prozessrechner auch im Büro D A D A binäre I/O (Kontakte,

Mehr

EyeCheck Smart Cameras

EyeCheck Smart Cameras EyeCheck Smart Cameras 2 3 EyeCheck 9xx & 1xxx Serie Technische Daten Speicher: DDR RAM 128 MB FLASH 128 MB Schnittstellen: Ethernet (LAN) RS422, RS232 (nicht EC900, EC910, EC1000, EC1010) EtherNet / IP

Mehr

Die Vision Landschaft und was sie mit Moore s Gesetz zu tun hat

Die Vision Landschaft und was sie mit Moore s Gesetz zu tun hat Die Vision Landschaft und was sie mit Moore s Gesetz zu tun hat Horst A. Mattfeldt Produkt Manager Matrix Vision GmbH V1.0 10/2010 MATRIX VISION GmbH 1 Inhalt/Content: Vom Vision Sensor über Atom Boxen

Mehr

Implementierung von Industrial Real-Time Ethernet Schnittstellen - universelle Lösung auf Basis der FPGA-Technologie

Implementierung von Industrial Real-Time Ethernet Schnittstellen - universelle Lösung auf Basis der FPGA-Technologie Implementierung von Industrial Real-Time Ethernet Schnittstellen - universelle Lösung auf Basis der FPGA-Technologie Fachartikel von: Christian Schlegel, IXXAT Automation Weingarten Der Markt verlangt

Mehr

Untersuchung zur hardwareunterstützten Entwurfsverifikation von Stream-basierten Kommunikations- und Verarbeitungsalgorithmen

Untersuchung zur hardwareunterstützten Entwurfsverifikation von Stream-basierten Kommunikations- und Verarbeitungsalgorithmen Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Untersuchung zur hardwareunterstützten Entwurfsverifikation von Stream-basierten Kommunikations-

Mehr

Steuerungen. 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC)

Steuerungen. 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC) Steuerungen 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC) VPS - Funktion der Steuerung in der Schaltungstopologie

Mehr

Instruktionssatz-Architektur

Instruktionssatz-Architektur Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Übersicht 1 Einleitung 2 Bestandteile der ISA 3 CISC / RISC Übersicht 1 Einleitung 2 Bestandteile

Mehr

1 Überblick zur Entwicklung der Leiterplattentechnologie

1 Überblick zur Entwicklung der Leiterplattentechnologie Überblick zur Entwicklung der Leiterplattentechnologie Leiterplatten sind Bauelemente, die als Schaltungsträger und Verbindungselement für die Bauelemente von elektronischen Schaltungen dienen. Bezüglich

Mehr

Eclipse. für die kleinen Dinge des (modernen) Lebens

Eclipse. für die kleinen Dinge des (modernen) Lebens Eclipse für die kleinen Dinge des (modernen) Lebens Agenda Vorstellung Zielsysteme Software Modellierung Übertragung zum Gerät Vorstellung www.mda4e.org Projektpartner mda4e itemis GmbH & Co. KG Spezialist

Mehr

Grundlagen der Computertechnik

Grundlagen der Computertechnik Grundlagen der Computertechnik Aufbau von Computersystemen und Grundlagen des Rechnens Walter Haas PROLOG WS23 Automation Systems Group E83- Institute of Computer Aided Automation Vienna University of

Mehr

TM-72427. Bahnübergangssteuerung Benutzerhandbuch

TM-72427. Bahnübergangssteuerung Benutzerhandbuch TM-72427 Bahnübergangssteuerung Benutzerhandbuch 2011 BioDigit Ltd. Alle Rechte vorbehalten. Die Vervielfältigung und/oder Veröffentlichung der Inhalte des vorliegenden Dokuments in jeglicher Form, einschließlich

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

1 2 3 4 5 6 7 8 9 Beim Anlegen von Spannung am Gate entsteht ein elektrisches Feld, was eine Anreicherung von Minoritätsladungsträgern unter dem Gate bewrikt.ab einer bestimmten Schwellenspannung wird

Mehr

Rekonfigurierbare Hardwareplattformen für die Sicherungsschicht in Mobilfunksystemen

Rekonfigurierbare Hardwareplattformen für die Sicherungsschicht in Mobilfunksystemen Rekonfigurierbare Hardwareplattformen für die Sicherungsschicht in Mobilfunksystemen Dipl.-Ing. Thilo Pionteck Professor Dr. Dr. h. c. mult. Manfred Glesner Technische Universität Darmstadt Institut für

Mehr

EP 1 742 227 A1 (19) (11) EP 1 742 227 A1 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: 10.01.2007 Patentblatt 2007/02

EP 1 742 227 A1 (19) (11) EP 1 742 227 A1 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: 10.01.2007 Patentblatt 2007/02 (19) (12) EUROPÄISCHE PATENTANMELDUNG (11) EP 1 742 227 A1 (43) Veröffentlichungstag:.01.07 Patentblatt 07/02 (1) Int Cl.: G11C 14/00 (06.01) (21) Anmeldenummer: 060116.0 (22) Anmeldetag: 29.0.06 (84)

Mehr

Digitaltechnik. Schaltkreistechnik (Elektronik)

Digitaltechnik. Schaltkreistechnik (Elektronik) Grundlagen Christian Siemers Die Digitaltechnik hat in den letzten Jahrzehnten außerordentlich an Bedeutung gewonnen. Dieses Gebiet hatte mit den ersten mechanischen Rechenmaschinen im 7. Jahrhundert bereits

Mehr

Session 3: Projektvorstellung Transferprojekt itsowl-tt-hapromesy 18. August 2015, Gütersloh. www.its-owl.de

Session 3: Projektvorstellung Transferprojekt itsowl-tt-hapromesy 18. August 2015, Gütersloh. www.its-owl.de Session 3: Projektvorstellung Transferprojekt itsowl-tt-hapromesy 18. August 2015, Gütersloh www.its-owl.de Agenda Abschlusspräsentation itsowl-tt-hapromesy Einführung Zielsetzung Ergebnisse Resümee und

Mehr

Advanced DAQ System Development Using NI-DAQmx and Intelligent DAQ (FPGA)

Advanced DAQ System Development Using NI-DAQmx and Intelligent DAQ (FPGA) Advanced DAQ System Development Using NI-DAQmx and Intelligent DAQ (FPGA) Rudolf Gierlinger National Instruments, Österreich AGENDA Teil 1: Advanced NI-DAQmx Datenerfassungsmöglichkeiten Konfiguration

Mehr

Fakultät für Informatik Informatik 12. technische universität dortmund. FPGA-Programming. P. Marwedel Informatik 12, U. Dortmund

Fakultät für Informatik Informatik 12. technische universität dortmund. FPGA-Programming. P. Marwedel Informatik 12, U. Dortmund FPGA-Programming P. Marwedel Informatik 2, U. Dortmund Fakultät für Informatik Informatik 2 Joule Courtesy: Philips Hugo De Man, IMEC, 27 Importance of Energy Efficiency IPE=Inherent power efficiency AmI=Ambient

Mehr

11 Digitale Signalumsetzung

11 Digitale Signalumsetzung 11.1 Logische Grundfunktionen 11.1.1 Boole sche Algebra C = A B C = A + B C = A Dual (binär) Dezimal Oktal Hexadezimal 000 000 = 0000 0 0 0 000 001 = 0001 1 1 1 000 010 = 0010 2 2 2 000 011 = 0011 3 3

Mehr

Übersicht über Technologie und Nutzung von Solid State Drives

Übersicht über Technologie und Nutzung von Solid State Drives Fakultät Informatik, Institut für Angewandte Informatik, Professur für Technische Informationssysteme Übersicht über Technologie und Nutzung von Solid State Drives WS 2010/11, 6. Dezember 2010 Betreuer:

Mehr

neue Horizonte eröffnen.

neue Horizonte eröffnen. Weltweit schnellste Lösung zur Passwort-Wiederherstellung : neue Horizonte eröffnen. Vladimir Katalov Olga Koksharova ElcomSoft Co. Ltd. ElcomSoft ist ührender Experte auf den Gebieten Computer- und Mobile-

Mehr

Codegenerierung für FPGAs aus einem Simulink-Modell (Schritt-für-Schritt-Anleitung)

Codegenerierung für FPGAs aus einem Simulink-Modell (Schritt-für-Schritt-Anleitung) Codegenerierung für FPGAs aus einem Simulink-Modell (Schritt-für-Schritt-Anleitung) Folgende Schritt-für-Schritt-Anleitung zeigt exemplarisch den Arbeitsablauf der HDLCodegenerierung für das Spartan-3E

Mehr