Entwurf digitaler Schaltungen
|
|
|
- Norbert Stein
- vor 6 Jahren
- Abrufe
Transkript
1 rof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 Entwurf digitaler Schaltungen Laborübung 2: VHDL und FPGAs Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April 2014
2 rof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 Hardware-Programmierung Heutiger Stand der Technik für den Entwurf digitaler Schaltungen ist die Beschreibung der Zielfunktion in einer Hardware-Beschreibungssprache. Simulation auf dem Rechner. Prototyp-Fertigung mit programmierbaren Logikschaltkreisen (FPGA eld programmable gate array). FPGAs bestehen aus programmierbaren Logikblöcken, programmierbaren EA-Schaltungen, einem programmierbaren Verbindungsnetzwerk und optional weiteren kongurierbaren Schaltungsblöcken, z.b. Blockspeichern, Multiplizierern, Taktversorgung und Prozessorkernen. Programmierung ähnlich wie bei Mikrorechnern über eine serielle Programmierschnittstelle (JTAG, ISP,...). Programmierdauer wenige Minuten.
3 Prototyp-Plattform für die Laborübungen IO PLB PLB IO IO PLB PLB PLB IO programmierbarer Logikblock programmierbares Verbindungsnetzwerk programmierbare Eingabe-Ausgabe-Schaltung Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32
4 Das verwendete Prototypboard hat einen programmierbaren Schaltkreis für Schaltungen, die mit normalen Schaltkreisen bis zu 10 6 Gatter umfassen können, 50MHz Quarztakt, 8 Leuchtdioden, 4 7-Segment-Anzeigen, 8 Schalter, 4 Taster, 1MB SRAM, Anschlüsse für PS2, UART und VGA. Ausreichend für alles, was im Studium vermittelbar ist. rof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32
5 1. Einfache Gatterschaltung Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 Einfache Gatterschaltung
6 1. Einfache Gatterschaltung Einprogrammieren von Logikfunktionen Schalter programmierbarer Schaltkreis Leuchtdioden SW0 SW1 F12 G12 & K12 LD0 SW2 SW3 H14 H13 & P14 LD1 SW4 SW5 J14 J13 1 L12 LD2 SW6 SW7 K14 K13 =1 N14 LD3 Im ersten Beispiel sollen vier Gatter so einprogrammiert werden, dass die Eingänge von Schaltern steuer- und die Ausgänge mit LEDs beobachtbar sind. Die Kästchen mit F12 etc. sind die Bezeichner der Schaltkreisanschlüsse, an denen die Schalter und LEDs auf der Baugruppe angeschlossen sind. Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32
7 1. Einfache Gatterschaltung Eine VHDL-Beschreibung besteht aus Schnittstellenbeschreibung: entity Gatterschaltung is port(sw: in std_logic_vector(7 downto 0); led: out std_logic_vector(3 downto 0)); end entity; und einer Beschreibung der Realisierung architecture test of Gatterschaltung is begin led(0) <= sw(0) and sw(1); led(1) <= sw(2) nand sw(3); led(2) <= sw(4) or sw(5); led(3) <= sw(6) xor sw(7); end architecture; SW0 SW1 SW2 SW3 SW4 SW5 SW6 SW7 F12 G12 H14 H13 J14 J13 K14 K13 Die Schnittstelle deniert für die Anschlüsse Bezeichner, Flussrichtungen (Ein-/Ausgang) und Datentyp. In der Realisierung stehen im Beispiel Zuweisungen logischer Verknüpfungen von Eingabesignalen an Ausgabesignale. Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 & & 1 =1 K12 P14 L12 N14 LD0 LD1 LD2 LD3
8 1. Einfache Gatterschaltung Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 Entwurfsvorbereitung Zip-Datei EDS-Ue2.zip runterladen und entpacken. Mit dem Web-Browser diesen Foliensatz önen. Xilinx ISE önen (Icon rechts). Fenster What's New... und Tip of the Day schlieÿen. (Project Navigator) File Open Project <entpacktes Archiv> Logikrechner Logikrechner.xise auswählen. (Hierarchie-Fenster).../Logikrechner.vhd auswählen, mit Doppelklick önen. Schaltungsbeschreibung kontrollieren.
9 1. Einfache Gatterschaltung Im Fenster unten links sind für das ausgewählte Entwurfsobjekt Logikrechner die verfügbaren Bearbeitungswerkzeuge angezeigt. Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 Editier- und Werkzeugansicht
10 1. Einfache Gatterschaltung Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 Das Constraint-File Doppelklick auf Edit Constraints (Text) önen. Die Constraint-Datei enthält alle zusätzlichen Informationen zur Vorgabe der Zielfunktion, die nicht in der VHDL-Datei stehen: die Pin-Namen der Schaltungsanschlüssen (s.o.), Taktfrequenz,...
11 1. Einfache Gatterschaltung (Hierarchie-Fenster).../Logikrechner.vhd auswählen; (Processes) mit Doppelklick auf Generate Programming File (Synthese, Platzierung,..). Congure Target Device... aufklappen (Processes) Doppelklick auf Manage Conguration Project (impact) (impact) Doppelklick auf Boundary Scan (Boundary Scan) Rechtsklick auf (Right click...) Initialize Chain. Auto Assign... Yes. Für xc3s1000 logikrechner.bit im Verzeichnis Logikrechner auswählen; Open. Für xcf04s Bypass auswählen, danach nur OK. Rechtsklick auf den Chip xc3s1000 Program. Ausprobieren: Schaltereinstellungen vornehmen und LED-Anzeige kontrollieren. Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 Übersetzen, Programmieren und Ausprobieren
12 1. Einfache Gatterschaltung Das Syntheseergebnis: Synthesize View RTL Schematic: sw(7:0) I I I I I I I I ibuf sw 0 IBUF ibuf sw 1 IBUF ibuf sw 2 IBUF ibuf sw 3 IBUF ibuf sw 4 IBUF ibuf sw 5 IBUF ibuf sw 6 IBUF ibuf O O O O O O O O sw 7 IBUF I1 I0 I1 I0 I1 I0 I1 I0 lut2 led 0 annd00001 lut2 led 1 not00001 lut2 led 2 or00001 lut2 O O O O Mxor led<3> Result1 I I I I obuf led 0 obuf obuf led 1 obuf obuf led 2 obuf obuf O O O O led 3 obuf led(3:0) lut programmierte Tabellenfunktion (look-up table) ibuf Eingangstreiber (input buffer) obuf Ausgangstreiber (output buffer) Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32
13 Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 1. Einfache Gatterschaltung Das Ergebnis der Platzierung und Verdrahtung: Implementation Map Manually Place & Route (FPGA Editor). LUT mit EXOR-Funktion Pin sw(6) mit ibuf Leitung zu led(3) progr. Verbindungsnetzwerk spezielle Signalleitungen progr. Verbindungs- netzwerk Pin sw(7) mit ibuf allgemeine Signalleitungen
14 2. Simulation Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 Simulation
15 2. Simulation Zusätzlich wird ein Testrahmen zur Erzeugung der Eingabesignale benötigt. Das ist eine Entwurfseinheit mit dem Testobjekt als Teilschaltung und im einfachsten Fall einem Prozess zur Erzeugung der Eingabe. Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 Simulation Die Simulation benötigt ein Testobjekt. Das sei hier die nachfolgende Zählfunktion:
16 2. Simulation Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32
17 2. Simulation Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 Simulationsarten Simulation des Verhaltens ohne Verzögerungen: Simulation der synthetisierten und verdrahteten Schaltung (mit Verzögerungen)
18 2. Simulation Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 Arbeitsschritte Anlegen eines neuen Projekts: (ISE) File New Project. Name Increment4Bit. Einstellungen bleiben wie im Bild gezeigt:
19 2. Simulation Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 Simulation vorbereiten Mit Project New Source ein VHDL-Modul Increment- 4Bit.vhd und eine VHDL-Testbench IncTB hinzufügen und die Beschreibungen von den Folien zuvor eintippen. Von Implementation auf Simulation umstellen. Nach der Eingabe für beide Dateien Check Syntax und Fehlerbeseitigung.
20 2. Simulation Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 Simulation ohne Verzögerung Simulate Behavioural Model Darstellungsbereich mit dem Zoom richtig einstellen. Vor dem nächsten Simulationsstart aus ise heraus Simulator schlieÿen.
21 2. Simulation Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 Post-Place & Route Simulation Auf Implement umstellen und Implement Design ausführen.. Auf Simulation zurückstellen, Simulationsart auf Post Route umstellen. Syntax Check. Simulation Post-Place & Route Model.
22 3. Taktteiler Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 Taktteiler
23 3. Taktteiler Taktteiler Teilen des 50MHz-Eingabetakts durch 2 32 Ausgabe der höchstwertigen Zählerstellen auf Leuchtdioden GCLK0 T9 +1 Z K12 P14 L12 N14 P13 N12 P12 P11 LD0 LD1 LD2 LD3 LD4 LD5 LD6 LD7 50/ Hz; 50/2 25 1,5 Hz;... Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32
24 3. Taktteiler Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 Takteingang programmierter Schaltkreis Leuchtdioden GCLK0 T9 +1 Z K12 P14 L12 N14 P13 N12 P12 P11 LD0 LD1 LD2 LD3 LD4 LD5 LD6 LD7 GCLK0 z 0 z 1 z 2 z
25 3. Taktteiler Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 entity Taktteiler is port(gclk0: in std_logic; LD0, LD1,..., LD7: out std_logic); end entity; architecture test of Taktteiler is signal z: std_logic_vector(31 downto 0); begin process(gclk0) begin if rising_edge(gclk0) then z <= z + 1; end if; end process; LD0 <= z(24); LD1 <= z(25);... LD7 <= z(31); end architecture; GCLK0 T9 +1 Z K12 P14 L12 N14 P13 N12 P12 P11 LD0 LD1 LD2 LD3 LD4 LD5 LD6 LD7
26 3. Taktteiler Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 Erzeugung der Kongurationsdatei (Projektnavigator) File Open Project Ebene zurück Taktteiler Taktteiler.xise (Hierarchy-Fenster).../Taktteiler.vhd auswählen; mit Doppelklick önen (Schaltungsbeschreibung) (Hierarchy-Fenster).../Taktteiler.ucf auswählen; (Processes) mit Doppelklick auf Edit Constraints önen (Beschreibung der Anschlusszuordnungen) (Hierarchy-Fenster).../Logikrechner.vhd auswählen; (Processes) mit Doppelklick auf Generate Programming File (Synthese, Platzierung, Verdrahtung, Kongurationsdaten erzeugen)
27 3. Taktteiler Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 Programmieren und Ausprobieren Rechtsklick auf den Chip xc3s1000; Assign New Conguration File taktteiler.bit im Verzeichnis Taktteiler auswählen; Open Rechtsklick auf den Chip xc3s1000 Program Ausprobieren Schaltung ändern, z.b. höherfrequente Takte (niederwertigere) Zählerbits ausgeben oder Anschlusszuordnung in der ucf-datei ändern
28 4. Ampelsteuerung Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 Ampelsteuerung
29 4. Ampelsteuerung Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 Ampelsteuerung Taktgenerator Zähler 24 Ausgabetabelle K12 Leuchtdioden LD0 GCLK0 T9 +1 Z 32 z( ) Autos Fussg gelb rot 0001 gelb rot grün grün grün... rot rot rot... N14 P13 N12 P12 P11 LD3 LD4 LD5 LD6 LD7 process(gclk0) begin if rising_edge(gclk0) then z <= z + '1'; -- Zähler LD0 <= z(24); -- Taktausgabe
30 4. Ampelsteuerung 24 K12 LD0 GCLK0 T9 +1 Z 32 z( ) Autos Fussg gelb rot 0001 gelb rot grün grün grün... rot rot rot... N14 P13 N12 P12 P11 LD3 LD4 LD5 LD6 LD7 case z(28 downto 25) is when "0000" "0001" => LD(7 downto 3) <= b"010_01"; --A:gelb, F:rot when "0010" "0011" => LD(7 downto 3) <= b"100_01"; --A:grün, F:rot -- ab hier selbst weiterentwickeln when others => LD(7 downto 3) <= b"001_01"; --A:rot, F:rot end case; end if; end process; rof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32
31 4. Ampelsteuerung Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 Erzeugung der Kongurationsdatei (Project Navigator) File Open Project Ebene zurück Ampel Ampel.xise (Hierarchy-Fenster).../Ampel.vhd auswählen; mit Doppelklick önen (Schaltungsbeschreibung) (Hierarchy-Fenster).../Ampel.ucf auswählen; (Processes) mit Doppelklick auf Edit Constraints önen (Beschreibung der Anschlusszuordnungen) (Hierarchy-Fenster).../Ampel.vhd auswählen; (Processes) mit Doppelklick auf Generate Programming File (Synthese, Platzierung, Verdrahtung, Kongurationsdaten erzeugen)
32 4. Ampelsteuerung Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 30. April /32 Programmieren und Ausprobieren Rechtsklick auf den Chip xc3s1000; Assign New Conguration File ampel.bit im Verzeichnis Ampel auswählen; Open Rechtsklick auf den Chip xc3s1000 Program Ausprobieren Schaltung ändern, z.b. höherfrequente Takte (niederwertigere) Zählerbits ausgeben oder Anschlusszuordnung in der ucf-datei ändern Ausgang A:grün A:gelb A:rot F:grün F:rot Anschluss N6 R7 T7 C15 M6
Entwurf digitaler Schaltungen Groÿe Übung 2 VHDL und FPGAs
Prof. G. Kemnitz, Dr. C. Giesemann Institut für Informatik, Technische Universität Clausthal23. März 2018 1/33 Entwurf digitaler Schaltungen Groÿe Übung 2 VHDL und FPGAs Prof. G. Kemnitz, Dr. C. Giesemann
Schülerseminar Programmieren einer Ampelsteuerung
Prof. G. Kemnitz Institut für Informatik 23. April 2016 1/17 Schülerseminar Programmieren einer Ampelsteuerung Prof. G. Kemnitz Institut für Informatik 23. April 2016 Prof. G. Kemnitz Institut für Informatik
Entwurf digitaler Schaltungen (F1)
rof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 2. April 25 /74 Entwurf digitaler Schaltungen (F) Einführung Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal
Entwurf digitaler Schaltungen (F1) Kapitel 1: Einführung
G. Kemnitz Institut für Informatik, TU Clausthal (EDS-F1) 21. April 2016 1/67 Entwurf digitaler Schaltungen (F1) Kapitel 1: Einführung G. Kemnitz Institut für Informatik, TU Clausthal (EDS-F1) 21. April
Entwurf digitaler Schaltungen Groÿe Übung 3 Simulation mit ghdl
Prof. G. Kemnitz, Dr. C. Giesemann Institut für Informatik, Technische Universität Clausthal7. Mai 20151/26 Entwurf digitaler Schaltungen Groÿe Übung 3 Simulation mit ghdl Prof. G. Kemnitz, Dr. C. Giesemann
Entwurf digitaler Schaltungen Foliensatz 1: Einführung
G. Kemnitz Institut für Informatik, TU Clausthal (EDS_F1) 3. April 2017 1/71 Entwurf digitaler Schaltungen Foliensatz 1: Einführung G. Kemnitz Institut für Informatik, TU Clausthal (EDS_F1) 3. April 2017
Hardware Praktikum 2008
HaPra 2008 - Versuchsreihe 5 - ALU Hardware Praktikum 2008 Prof. Dr. H.-J. Wunderlich Dipl.-Inf. M. Imhof Dipl.-Inf. S. Holst Agenda Die HaPra-CPU Eine kleine Übersicht VHDL Projekt-Organisation Entwurf
Entwurf digitaler Schaltungen Foliensatz 1: Einführung
Entwurf digitaler Schaltungen Foliensatz : Einführung G. Kemnitz 3. April 27 Was ist Technische Informatik Zwei relativ selbständige Gebiete: die technischen Anwendungen der Informatik informationstechnische
Entwurf digitaler Schaltungen Foliensatz 1: Einführung
Entwurf digitaler Schaltungen Foliensatz : Einführung G. Kemnitz 2. Dezember 26 Was ist Technische Informatik Zwei relativ selbständige Gebiete: die technischen Anwendungen der Informatik informationstechnische
D i g i t a l l a b o r
Hochschule Karlsruhe Technik und Wirtschaft Fakultät für Informatik und Wirtschaftsinformatik Prof. Dr. A. Ditzinger / Dipl.-Inform. (FH) O. Gniot Prof. Dr. N. Link / Dipl.-Ing. J. Krastel Arbeiten mit
EHP Einführung Projekt A
Volker Dörsing EHP Einführung Projekt A email: [email protected] praktische Übung www: http://users.minet.uni-jena.de/~ehp-head Vorbereitung, Durchführung, Kolloquium Infos zur Veranstaltung, Versuchsanleitung
Arbeiten mit XILINX - ISE - WebPACK
FACHHOCHSCHULE KAISERSLAUTERN STANDORT ZWEIBRÜCKEN Informatik und Mikrosystemtechnik Dipl. Informatiker ( FH ) Stefan Konrath Stand: 07.08.2007 Arbeiten mit XILINX - ISE - WebPACK Neues FPGA-Projekt anlegen
Übung Hardwareentwurf
Übung Hardwareentwurf Übung vom. Mai 25 Stefan Reichör HWE- 25- Slides7.tex (7. Mai 25) Überblick Finite Machines Moore FSM Mealy FSM Implementierung von FSMs in VHDL Xilinx Synthesetool Xilinx LUTs Übung
Übungsblatt 1. Einführung in die Xilinx Vivado FPGA Design Plattform
Praktikum zur Vorlesung Prozessorarchitektur SS 2016 Übungsblatt 1. Einführung in die Xilinx Vivado FPGA Design Plattform 1.1. Einführung In dieser Übung werden wir einen einfachen digitalen Entwurf als
Übungsblatt 1 Einführung in die Xilinx Vivado FPGA Design Plattform Abgabefrist: Mittwoch , 10:00 Uhr
Praktikum zur Vorlesung Prozessorarchitektur SS 2017 Übungsblatt 1 Einführung in die Xilinx Vivado FPGA Design Plattform Abgabefrist: Mittwoch 03.05.2017, 10:00 Uhr 1. Einführung In dieser Übung werden
2. Praktische Übung zur Vorlesung Grundlagen der Technischen Informatik. Entwurf eines digitalen Weckers
Friedrich-Alexander-Universität Erlangen-Nürnberg Informatik 12 Am Weichselgarten 3 91058 Erlangen 2. Praktische Übung zur Vorlesung Grundlagen der Technischen Informatik Entwurf eines digitalen Weckers
Schritt 1 : Das Projekt erstellen und programmieren des Zählers
Implementieren eines Mini-Testprogramms Ziel soll es sein ein kleines VHDL Projekt zu erstellen, eine entsprechende Testbench zu schreiben, dass Projekt zu synthetisieren und auf dem FPGA- Testboard zu
Eine blinkende LED mit Xilinx ISE 13: das Hello World! der Hardware.
Tutorial Xilinx ISE13 Lothar Miller 12/2011 Seite 1 Eine blinkende LED mit Xilinx ISE 13: das Hello World! der Hardware. Das hier ist eine Schritt-für-Schritt Anleitung, in der gezeigt wird, wie mit Xilinx
Tutorial Vivado/VHDL Teil 1 Erste Schritte mit VHDL auf dem FPGA
Tutorial Vivado/VHDL Teil 1 Erste Schritte mit VHDL auf dem FPGA Prof. Dr.-Ing. Michael Karagounis Dipl.-Ing. Rolf Paulus 1. Motivation Das Ziel dieses Tutorials ist es, erste praktische Erfahrungen im
5 VHDL Einführung (I)
5 VHDL Einführung (I) VHDL = Very High Speed Integrated Hardware Description Language Dient der Beschreibung von Hardware bei: Dokumentation Simulation Synthese Hardwarebeschreibungssprachen (HDLs) sind
XILINX ISE WEBPACK und DIGILENT BASYS2
XILINX ISE WEBPACK und DIGILENT BASYS2 Eine kurze Einführung. Download ISE Projektdateien auch links im Menü (ZIP) Abteilung Elektronik an der HTL Mödling 2011/2015 Grundbegriffe Xilinx ist eine Firma
FPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen.
FPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen. Kasdaghli Ameni Inhalt. Die Klassifizierung von ASIC 2. Simple Programmable Logic Device SPLD 3. Complex Programmable Logic
Rechnerarchitektur, Einführung in die Laborübungen
G. Kemnitz Institut für Informatik, TU Clausthal (RA-LabEinf.pdf) 20. Dezember 2017 1/18 Rechnerarchitektur, Einführung in die Laborübungen G. Kemnitz Institut für Informatik, TU Clausthal (RA-LabEinf.pdf)
FPGA-Entwurf mit VHDL. Serie 3
Christian-Albrechts-Universität zu Kiel Institut für Informatik Lehrstuhl für Technische Informatik Prof. Dr. Manfred Schimmler Dipl.-Inf. Lars Wienbrandt FPGA-Entwurf mit VHDL Sommersemester 2011 Serie
FPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007
Paderborn Center for Parallel l Computing Paderborn University 29. Mai 2007 Übersicht 1. FPGAs 2. Entwicklungssprache VHDL 3. Matlab/Simulink 4. Entwicklungssprache Handel-C 5. Fazit Übersicht FPGAs 1.
Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009
Übungen zu Architektur Eingebetteter Systeme Blatt 5 28./29.05.2009 Teil 1: Grundlagen 1.1: VHDL Bei der Erstellung Ihres Softcore-Prozessors mit Hilfe des SOPC Builder hatten Sie bereits erste Erfahrungen
Tutorial Vivado/Verilog Teil 1 Erste Schritte mit Verilog auf dem FPGA
Tutorial Vivado/Verilog Teil 1 Erste Schritte mit Verilog auf dem FPGA Prof. Dr.-Ing. Michael Karagounis Dipl.-Ing. Rolf Paulus 1. Motivation Das Ziel dieses Tutorials ist es, erste praktische Erfahrungen
Outline Schieberegister Multiplexer Zähler Addierer. Rechenschaltungen. Marc Reichenbach und Michael Schmidt
Rechenschaltungen Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 05/11 1 / 22 Gliederung Schieberegister Multiplexer Zähler Addierer 2 / 22 Schieberegister
Computergestützter IC- Entwurf
FHTW Berlin Fachbereich 1 Technische Informatik, D5TI Computergestützter IC- Entwurf Simulation eines Lauflichts Übungs- Beleg Abgabetermin: 07.02.2003, 366437 1 Inhaltsverzeichnis 1 Einleitung... 3 2
4.Vorlesung Rechnerorganisation
[email protected], 22. April 2004 1 Inhalt: 4.Vorlesung Rechnerorganisation technischer Hintergrund der von uns verwendeten Experimentierhardware kurze Einführung in das Altera Entwicklungssystem
Institut für Informatik. Deutsche Kurzanleitung Lattice ISPLever v1.0 zum Elektronik Grundlagenpraktikum. 5. Praktikumskomplex
UNIVERSITÄT LEIPZIG Institut für Informatik Studentenmitteilung 3. Semester - WS 2002 Abt. Technische Informatik Gerätebeauftragter Dr. rer.nat. Hans-Joachim Lieske Tel.: [49]-0341-97 32213 Zimmer: HG
Laborübung 3. Latches, Flipflops, Counter
Laborübung 3 Latches, Flipflops, Counter Teil 1 Abbildung 1 zeigt den Schaltkreis eines gated D-Latches. In Listing 1 wird exemplarisch ein Stück VHDL-Code vorgestellt, der den abgebildeten Schaltkreis
2. Aufgabenblatt
Einführung in Computer Microsystems Sommersemester 2010 Wolfgang Heenes 2. Aufgabenblatt 28.04.2010 Aufgabe 1: Installation Xilinx ISE Als erstes muss die Entwicklungsumgebung ISE installiert werden. Die
Einführung in die technische Informatik
Einführung in die technische Informatik Christopher Kruegel [email protected] http://www.auto.tuwien.ac.at/~chris VHDL VHDL Akronym für Very High-Speed Integrated Circuit Hardware Description Language
Rechnerarchitektur, Einführung in die Laborübungen
Rechnerarchitektur, Einführung in die Laborübungen G. Kemnitz 24. November 2016 Inbetriebnahme der Mikrorechnerbaudruppe 1. Anschluss 5V-Netzteil 2. Anschluss Programmer 3. Einschalter 4. Eingabeschalter
HaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers. Aufbau eines Volladdierers mit diskreten Bausteinen
HaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers Versuchsreihe 4 Aufbau eines Volladdierers Aufbau eines Volladdierers Aufbau eines Volladdierers mit diskreten Bausteinen Aufbau eines Volladdierers
I EINLEITUNG SYNTAX SPEZIELLE PROBLEME BEISPIEL AUSBLICK
I EINLEITUNG SYNTAX SPEZIELLE PROBLEME BEISPIEL AUSBLICK... 1... V H D L Tim Köhler April 2005 I EINLEITUNG SYNTAX SPEZIELLE PROBLEME BEISPIEL AUSBLICK... 2... Übersicht 1. Einleitung 2. Syntax 3. Spezielle
Übungsblatt 3 (10 Punkte)
lea.schoenberger [ ] tu-dortmund.de benjamin.glaeser [ ] tu-dortmund.de niklas.ueter [ ] tu-dortmund.de mikail.yayla [ ] tu-dortmund.de Übung zur Vorlesung Eingebettete Systeme Wintersemester 17/18 Übungsblatt
Laborübung 4. Zustandsautomaten (Finite State Machines)
Laborübung 4 Zustandsautomaten (Finite State Machines) Für den Entwurf und die Beschreibung von digitalen Systemen bilden Zustandsautomaten (Finite State Maschines; FSMs) eine wesentliche Grundlage. Mit
Praktikum Systementwurf mit VHDL HDL Design Lab
Praktikum Systementwurf mit VHDL HDL Design Lab Inhalt Kryptographie - Aufgaben VHDL - Konzepte Beispiel: 16 bit XOR Kryptographie - Aufgaben Geheimhaltung Integrität Authentifizierung Verbindlichkeit
1. Beschreibung der Aufgabe
c ^ ` e e l ` e p ` e r i b m c l o w e b f j d b p q ^ i q r k d e l ` e p ` e r i b c o q b ` e k f h r k a t f o q p ` e ^ c q c ^ ` e e l ` e p ` e r i b m c l o w e b f j d b p q ^ i q r k d e l `
Laborübung 2. Teil 1: Latches, Flipflops, Counter. Abbildung 1: Schaltkreis eines Gated D-Latch
Laborübung 2 Teil 1: Latches, Flipflops, Counter A 1 Abbildung 1 zeigt den Schaltkreis eines gated D-Latches. In Listing 1 wird exemplarisch ein Stück VHDL-Code vorgestellt, der den abgebildeten Schaltkreis
Outline Automaten FSM Synthesis FSM in VHDL FSM auf FPGA. State Machines. Marc Reichenbach und Michael Schmidt
State Machines Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 05/11 1 / 34 Gliederung Endliche Automaten Automaten Synthese FSM Beschreibung in VHDL
Anleitung ISE13. ISE 13.4 (Xilinx) Designflow. 1/11 Aktualisiert: 11/2012 Pal
ISE 13.4 (Xilinx) Anleitung ISE13 Designflow 1/11 Aktualisiert: 11/2012 Pal Inhaltsverzeichnis 1. Projekterstellung 3 2. Bausteinauswahl 4 3. Einbinden der Quelldateien 5 4. Die Pinbelegungsdatei 6 5.
Übung 3: VHDL Darstellungen (Blockdiagramme)
Übung 3: VHDL Darstellungen (Blockdiagramme) Aufgabe 1 Multiplexer in VHDL. (a) Analysieren Sie den VHDL Code und zeichnen Sie den entsprechenden Schaltplan (mit Multiplexer). (b) Beschreiben Sie zwei
Hardware Praktikum 2008
HaPra 2008 - Versuchsreihe 4 - Aufbau eines Volladdierers Hardware Praktikum 2008 Prof. Dr. H.-J. Wunderlich Dipl.-Inf. M. Imhof Dipl.-Inf. S. Holst Übersicht Entwurfsablauf Diskreter Aufbau Rechnergestützter
BitRecords FPGA Modul XC6SLX25_V2.0, Mai2013 1
BitRecords FPGA Modul XCSLX FPGA Modul zur Anwendung im Hobby- und Prototypenbereich Eigenschaften: Xilinx Spartan (XCSLX-FGGC) Nutzer-IOs On-Board 0MHz Oszillator LEDs, Taster Rastermaß:. mm Maße: x mm
Anleitung für VHDL tools
Anleitung für VHDL tools Harald Affenzeller V 1.0.0 Email: [email protected] Hagenberg, 14. Oktober 2003 Zusammenfassung Dieses Dokument stellt eine Anleitung zur Verwendung von eingesetzten
Versuchsreihe 7. Registerfile. Registerfile + Programmzähler. HaPra Versuchsreihe 7 - Registerfile + Programmzähler. 32 Register à 32 Bit
HaPra 2007 - Versuchsreihe 7 - Registerfile + Programmzähler Versuchsreihe 7 Registerfile + Programmzähler Registerfile Register à Bit Schreiben in Register: - Dateneingang D(31:0) - Adresseingang A_D(4:0)
Codes. Kapitel 2-6: Beispiele kombinatorischer Schaltungen. Digital Simulator. Kapitelverzeichnis (Buch Künzli)
Digital imulator Kapitelverzeichnis (uch Künzli) Für die Übungs Projekte nächstes bitte das nächste Mal den LapTop mitbringen und vorher den Digital imulator vom Netz laden: http://www.digital-simulator.de/.
Digitaltechnik SS2013. Praktikum Digitaltechnik
Praktikum Digitaltechnik Inhalt Praktikum Digitaltechnik... 1 Durchführung... 1 Versuch 01: CMOS-Transistoren als Logikgatter... 2 1.1 Transferkennlinie U out (U in ) eines Inverters... 2 1.2 Verzögerung
Institut für Informatik. Deutsche Kurzanleitung Lattice ISPLever v5.0 zum Elektronik Grundlagenpraktikum. 5. Praktikumskomplex
UNIVERSITÄT LEIPZIG Institut für Informatik Studentenmitteilung 4. Semester - SS 2006 Abt. Technische Informatik Gerätebeauftragter Dr. rer.nat. Hans-Joachim Lieske Tel.: [49]-0341-97 32213 Zimmer: HG
Aufgaben zum Elektronik - Grundlagenpraktikum
UNIVERSITÄT LEIPZIG Institut für Informatik Wintersemester 1999/2000 Abt. Technische Informatik Dr. Hans-Joachim Lieske Aufgaben zum Elektronik - Grundlagenpraktikum 4. Praktikumskomplex - Teil 1 Nutzung
Grundlagen der Technischen Informatik
TECHNISCHE FAKULTÄT Lösungshinweise zur 11. Übung zur Vorlesung Grundlagen der Technischen Informatik Aufgabe 1 (VHDL) ( Punkte) a) Welche Schaltblöcken können asynchron (ohne Takt) betrieben werden? Lösung:
D.5 Versuchsreihe 5: Arithmetisch-Logische Einheit
D.5: Versuchsreihe 5: Arithmetisch-Logische Einheit D D.5 Versuchsreihe 5: Arithmetisch-Logische Einheit Abgabedatum: 21.05.2010 Name: Gruppe: Theorie: Versuch: (vom Tutor abzuzeichnen) (vom Tutor abzuzeichnen)
Mikrocontrollertechnik. F5 Erstes Programm. AVR Studio 4
In diesem Kapitel wird erklärt wie man möglichst schnell mit dem Programm Studio 4 von Atmel und einem ISP Programmer einen ATmega Controller programmiert. Es ist kein umfassendes Tutorial zum Programm
FPGA vs. Mikrocontroller. Agenda
FPGA vs. Mikrocontroller Name: Jan Becker Matrikelnummer: 546508 Agenda - Kurzvorstellung eines FPGAs - Komponenten eines FPGAs - Programmierung eines FPGAs - Kurzvorstellung eines Mikrocontrollers - Komponenten
17 Zähler. Hochschule für Angewandte Wissenschaften Hamburg FACHBEREICH ELEKTROTECHNIK UND INFORMATIK DIGITALTECHNIK 17-1
7 Zähler Zähler werden in digitalen Systemen sehr vielfältig eingesetzt: Z.B. zum Zählen von Ereignissen, zum Speichern der aktuellen Befehlsadresse eines Mikroprozessors oder zum Zählen von Zuständen
BitRecords FPGA Modul XC6SLX9, April
BitRecords FPGA Modul XCSLX FPGA Modul zur Anwendung im Hobby- und Prototypenbereich Eigenschaften: Xilinx Spartan (XCSLX-TQGC) Nutzer-IOs LEDs, Taster On-Board 0MHz Oszillator Spannungsversorgung.V SPI
Einführung in Xilinx Webpack ISE 10.1
Einführung in Xilinx Webpack ISE 10.1 Diese Version beschreibt sowohl die Benutzung des Spartan2 als auch des Spartan3 Version Oktober 2010 Urs Graf 1 Installation... 3 2 Was ist das Webpack?... 4 2.1
Einführung in VHDL. 1 ARCHITECTURE Tauschen OF B e i s p i e l IS. 2 SIGNAL a, b : STD_LOGIC; 4 BEGIN. 5 PROCESS( a, b ) 6 BEGIN.
2 Einführung in VHDL Wie bereits in der Einleitung erwähnt ist VHDL eine Hardwarebeschreibungssprache, die sich im Gegensatz zu Softwaresprachen dadurch auszeichnet, dass Abarbeitungen paralell ablaufen
Verilog/VHDL. Mehdi Khayati Sarkandi Uni Siegen
Mehdi Khayati Sarkandi Uni Siegen Hardware Description Language (HDL) Werkzeug zum Entwurf komplexer digitaler Schaltungen, zur Simulation des Systemverhaltens, zur Überprüfung auf korrekte Funktionsfähigkeit
12 VHDL Einführung (III)
12 VHDL Einführung (III) 12.1 Mehrwertige Datentypen (std_logic, std_ulogic) Einführung zweier neuer neunwertiger Datentypen std_logic und std_ulogic (IEEE-Standard 1164) Wert 'U' 'X' '0' '1' 'Z' 'W' 'L'
CPLD Einführung. Version: Datum: Autor: Werner Dichler
CPLD Einführung Version: 0.0.1 Datum: 27.01.2013 Autor: Werner Dichler Inhalt Inhalt... 2 Programmierbare Logik... 3 Hersteller / Typ... 3 Chip Aufbau... 4 Test-Konfiguration... 11 Projekt erstellen...
Das erste FPGA-Projekt mit Quartus II Webedition und dem DE2-115 Board
Das erste FPGA-Projekt mit Quartus II Webedition und dem DE2-115 Board Die Programmierung eines FPGAs mit der Quartus-Software ist für den Anfänger erst mal nicht so einfach zu bewerkstelligen. Mit dieser
Xilinx ISE Tutorial. Abbildung 1: FPGA auswählen
Xilinx ISE Tutorial 1 Einführung Die HaDePrak-DLX wird mithilfe der Xilinx ISE Software aufgebaut. Sie integriert einen Editor für Hardwarebeschreibungssprachen, ein Eingabeprogramm für schematische Layouts
Versuch 4 Realisierung einer Ampelsteuerung auf einem FPGA-Board
FB Elektrotechnik und Informationstechnik Prof. Dr.-Ing. Norbert Wehn Dozent: Uwe Wasenmüller Raum 12-213, [email protected] Versuch 4 Realisierung einer Ampelsteuerung auf einem FPGA-Board Bild 1: Zusatzleiterplatte
Test & Diagnose digitaler! Systeme,! Prüffreundlicher Entwurf.!
Fakultät Informatik Institut für Technische Informatik VLSI-Entwurfssysteme, Diagnostik und Entwurf! Test & Diagnose digitaler! Systeme,! Prüffreundlicher Entwurf.! Norman Seßler! Dresden, 1.7.2009! Gliederung!
Entwurf digitaler Systeme
Entwurf digitaler Systeme Labor Ausgabe 1.0, 09.01.2017 Autor: Klaus Gosger K. Gosger, 2016 / 2017 Skript 1/17 K. Gosger, 2016 / 2017 Skript 2/17 Inhaltsverzeichnis Versuch 1 - Schachuhr... 4 1.1 Konzeption
ERA-Zentralübung 11. Maximilian Bandle LRR TU München Maximilian Bandle LRR TU München ERA-Zentralübung 11
ERA-Zentralübung 11 Maximilian Bandle LRR TU München 20.1.2017 Einschränkungen bei std logic vector architecture stdlogic of irgendwas signal test: std_logic_vector( 3 downto 0) := 9; -- Nicht ok -- Richtig
Teil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
Reconfigurable Computing. VHDL Crash Course. Chapter 2
Reconfigurable Computing VHDL Crash Course Chapter 2 Prof. Dr.-Ing. Jürgen Teich Lehrstuhl für Hardware-Software Software-Co-Design Reconfigurable Computing VHDL VHDL: Ver high speed integrated circuits
Von SystemC zum FPGA in 7 Schritten. Kurzes Tutorial für die Synthese von SystemC Entwürfen auf dem ISMS Server der Hochschule
Von SystemC zum FPGA in 7 Schritten Kurzes Tutorial für die Synthese von SystemC Entwürfen auf dem ISMS Server der Hochschule Bremen. Mirko Kruse 21. November 2004 Inhalt 1 Einleitung...1 2 Benötigte Software...1
Computergestützter IC- Entwurf
FHTW Berlin Fachbereich 1 Technische Informatik, D5TI Computergestützter IC- Entwurf Simulation eines Fahrstuhls Beleg Abgabetermin: 07.02.2003, 366437 1 Inhaltsverzeichnis 1 Einleitung... 3 2 Versuchsdurchführung...
18 Schieberegister. Serieller Serieller Eingang 5 Stufen Ausgang. 1. Takt. 2. Takt
8 Schieberegister In Schieberegistern wird die Eingangsinformation am Schiebeeingang SE in einer Kette von Flipflops bei jeder Taktflanke eingelesen und weiter geschoben. Sie erscheint schließlich nach
Tutorial Vivado/VHDL Teil 3 7-Segment-Anzeige
Tutorial Vivado/VHDL Teil 3 7-Segment-Anzeige Prof. Dr.-Ing. Michael Karagounis Dipl.-Ing. Rolf Paulus 1. Motivation Das Ziel dieses Laborversuchs ist es, den Umgang mit Vektoren und bedingten nebenläufigen
Erstellen eines RS-Flip-Flops mit Hilfe eines Blockdiagramms
Erstellen eines RS-Flip-Flops mit Hilfe eines Blockdiagramms von Jörn Schneider 1. Schritt Zuerst wird mit dem Projekt-Wizard ein neues Projekt erstellt. Vor dem Starten sollte unbedingt ein leeren Ordner
6. Aufgabenblatt mit Lösungsvorschlag
Einführung in Computer Microsystems Sommersemester 2010 Wolfgang Heenes 6. Aufgabenblatt mit Lösungsvorschlag 26.05.2010 Aufgabe 1: Entwurf der Steuerung eines Verkaufsautomaten Folge Spezifikation für
D.6 Versuchsreihe 6: Registersatz und Programmzähler
D.6: Versuchsreihe 6: Registersatz und Programmzähler D D.6 Versuchsreihe 6: Registersatz und Programmzähler Abgabedatum: 04.06.2010 Name: Gruppe: Theorie: Versuch: (vom Tutor abzuzeichnen) (vom Tutor