D.5 Versuchsreihe 5: Arithmetisch-Logische Einheit
|
|
- Götz Meissner
- vor 7 Jahren
- Abrufe
Transkript
1 D.5: Versuchsreihe 5: Arithmetisch-Logische Einheit D D.5 Versuchsreihe 5: Arithmetisch-Logische Einheit Abgabedatum: Name: Gruppe: Theorie: Versuch: (vom Tutor abzuzeichnen) (vom Tutor abzuzeichnen) In dieser und den nachfolgenden Versuchsreihen soll der Prozessor aus Abschnitt 1.2 entworfen, auf ein FPGA abgebildet und anschließend programmiert werden. In dieser Versuchsreihe wird die Arithmetisch-Logische Einheit (ALU) der CPU implementiert und verifiziert. Tabelle D.1 zeigt die Prozessor-Befehle, die von der ALU Gebrauch machen. Abbildung D.1: Die zu implementierende ALU. Befehl Opcode (31 downto 16) 15 downto 0 Bedeutung JZ aaaaa bbbbb pc R a if R b == 0 ADD ddddd aaaaa bbbbb R d R a + R b SUB ddddd aaaaa bbbbb R d R a R b AND ddddd aaaaa bbbbb R d R a &R b OR ddddd aaaaa bbbbb R d R a R b CP ddddd aaaaa R d R a NOT ddddd aaaaa R d R a SAL ddddd aaaaa R d R a 1 SAR ddddd aaaaa R d R a 1, R d [31] R a [31] Tabelle D.1: Befehle, die von der ALU Gebrauch machen. Hardware-Praktikum 2010: Versuchsreihe 5 1
2 D D.5: Versuchsreihe 5: Arithmetisch-Logische Einheit Anschluss Richtung Typ Bedeutung S(2:0) Eingang STD_LOGIC_VECTOR Steuereingang A(31:0), B(31:0) Eingang STD_LOGIC_VECTOR Dateneingänge Q(31:0) Ausgang STD_LOGIC_VECTOR Datenausgang Z_OUT Ausgang STD_LOGIC Zero-Ausgang Tabelle D.2: Schnittstelle der ALU. Die ALU soll Daten in 32 Bit Zweierkomplementdarstellung verarbeiten und die folgenden Operationen implementieren: ADD: SUB: AND: OR: NOT: CP: SAL: SAR: Addition Subtraktion Bitweise Konjunktion Bitweise Disjunktion Bitweise Negation Bitweise Identität Arithmetisches Schieben nach links Arithmetisches Schieben nach rechts Zusätzlich ist für den jz-befehl ein Vergleich mit Null nötig. Das Signal Z_OUT soll deshalb immer dann 1 sein, wenn B = 0 ist. Wenn B 0 ist, soll Z_OUT = 0 sein. 2 Hardware-Praktikum 2010: Versuchsreihe 5
3 D.5: Versuchsreihe 5: Arithmetisch-Logische Einheit D Entwurf der ALU Vervollständigen Sie als ersten Schritt zur Spezifikation die Tabelle mit den Be- Aufgabe 1 legungen aller Steuereingänge und den dadurch ausgelösten Operationen (als RT- Beschreibung). Überlegen Sie sich, welche Stelle des Opcodes die einzelnen ALU- Befehle kennzeichnet und wählen Sie für die Belegung der Steuereingänge S (2:0) die drei geeigneten Bits des entsprechenden Opcodes. Für die einstelligen Operationen CP, NOT, SAL und SAR sollte der Dateneingang A verwendet werden. Dies erleichtert später den Entwurf! S(2:0) 000 Operation Q = A Erstellen Sie eine Verhaltensbeschreibung der ALU in VHDL. Geben Sie die Ope- Aufgabe 2 rationen möglichst abstrakt an (z. B. A AND B anstelle von (A(31) AND B(31) & A(30) AND B(30))... ). Mit Hilfe der VHDL Verhaltensbeschreibung lässt sich später die Netzliste der ALU synthetisieren. Abbildung D.2 zeigt ein Gerüst für eine entsprechende VHDL Beschreibung. Kopieren Sie den Entwurf auf Ihren Praktikumsaccount unter ~/hapratutor/v05/alu.vhd und geben Sie hier Ihren Account an oder heften Sie einen Ausdruck des Quellcodes an diese Theorieabgabe. Hinweis: Verwenden Sie keine Integer-Addition. Man kann auch mit std_logic_vector rechnen. Hardware-Praktikum 2010: Versuchsreihe 5 3
4 D D.5: Versuchsreihe 5: Arithmetisch-Logische Einheit library IEEE; use IEEE. std_logic_1164. all; use IEEE. std_logic_misc. all; use IEEE. std_logic_unsigned. all; use IEEE. std_logic_arith. all; entity alu is port ( s : in std_logic_vector(2 downto 0); a : in std_logic_vector (31 downto 0); b : in std_logic_vector (31 downto 0); q : out std_logic_vector (31 downto 0); z_out : out std_logic ); end alu; architecture behavioral of alu is begin process (s, a, b) begin case s is when " 000" =>... when " 100" => q <= a; when " 101" =>... when others => null; end case; end process; end behavioral; Abbildung D.2: Verhaltensbeschreibung der ALU in VHDL. Versuch 3 Zur Verifikation der ALU soll ein Test-Team gebildet werden. Dieses Test-Team wird von einem Tutor geleitet und besteht aus jeweils einem Teilnehmer aus jeder Gruppe. Der jeweils andere Teilnehmer (der Entwerfer) hat die Aufgabe die ALU zu implementieren und zu analysieren. Überlegen Sie sich, wer implementiert und wer testet. Der Entwerfer fährt mit der Aufgabe 4 fort und das Test-Team bearbeitet Aufgabe 7. 4 Hardware-Praktikum 2010: Versuchsreihe 5
5 D.5: Versuchsreihe 5: Arithmetisch-Logische Einheit D Am Schluss sollen alle Module des Prozessors zusammengefügt werden. Jede Teil- Versuch 4 komponente Ihres Prozessors wird also in einer eigenen VHDL-Datei beschrieben und später wird eine VHDL-Datei erzeugt, die alle entworfenen Komponenten korrekt miteinander verbindet (hierarchischer Entwurf). Alle Quell-Dateien sollen in einem gemeinsamen Verzeichnis liegen. Legen Sie mit mkdir ein Verzeichnis ~/proc an und speichern Sie ihren Entwurf unter ~/proc/alu.vhd ab. Überprüfen Sie die Beschreibung der ALU mit Modelsim auf Syntaxfehler. Korrigieren Sie gegebenenfalls Ihre Verhaltensbeschreibung und fügen Sie die korrigierte Version dem Versuchsprotokoll bei. Hardware-Praktikum 2010: Versuchsreihe 5 5
6 D D.5: Versuchsreihe 5: Arithmetisch-Logische Einheit Verifikation der ALU Aus Komplexitätsgründen kann die ALU nicht vollständig verifiziert werden. Bei 67 Eingängen und damit 147 Trillionen verschiedenen Eingangsbelegungen ist das zu umständlich und zeitraubend! Zur Validierung können ausgewählte Eingangsbelegungen (deterministische Muster) simuliert werden, die bestimmte Fehler (wie z. B. fehlerhafte Carry-Propagierung) sichtbar machen. In dieser Versuchsreihe soll die Verifikation mit Hilfe einer Testbench durchgeführt werden. Darunter versteht man ein VHDL-Programm, das keine externen Anschlüsse besitzt, sondern nur Signale für ein Untermodul erzeugt und auswertet. Die Testsignale werden wie in Abbildung D.1 gezeigt an die Verhaltensbeschreibung angelegt und das Resultat wird mit den Sollwerten verglichen. Abbildung D.3: Testbench zum Vergleich von Verhaltensbeschreibung und Sollwerten. Die Teststimuli und die Ausgangssignale der zu testenden VHDL-Beschreibung können mit dem Simulator mitverfolgt werden (vergleiche Abbildung D.2). 6 Hardware-Praktikum 2010: Versuchsreihe 5
7 D.5: Versuchsreihe 5: Arithmetisch-Logische Einheit D Abbildung D.4: Simulation der Testbench. Zur automatischen Überprüfung von erwarteten Ausgaben durch die Testbench eignet sich der VHDL-Befehl assert <Bedingung>; Ist <Bedingung> nicht erfüllt, bricht der VHDL-Simulator an dieser Stelle ab. Hardware-Praktikum 2010: Versuchsreihe 5 7
8 D D.5: Versuchsreihe 5: Arithmetisch-Logische Einheit library IEEE; use IEEE. std_logic_1164. all; use IEEE. std_logic_arith. all; use IEEE. std_logic_unsigned. all; use IEEE. std_logic_textio. all; use IEEE. math_real. all; use STD. textio. all; entity alu_testbench is end alu_testbench; architecture test of alu_testbench is signal s : std_logic_vector(2 downto 0); signal a, b, q : std_logic_vector (31 downto 0); signal z_out : std_logic; begin myalu : entity work. alu port map ( s => s, a => a, b => b, q => q, z_out => z_out ); tests : process begin -- z_out testen, werden auch falsche Signale mitgeprueft? a <= (others => 1 ); b <= (others => 0 ); s <= (others => 1 ); wait for 40 ns; assert z_out = 1 report "b = 0 aber Null wurde nicht erkannt" severity error; -- werden alle Signale von B geprueft? for i in 0 to 31 loop a <= (others => 0 ); b <= (others => 0 ); b (i) <= 1 ; s <= (others => 0 ); wait for 40 ns; assert z_out = 0 report "b/=0 aber Null wurde erkannt" severity error; end loop; wait; end process tests; end test; Abbildung D.5: Unvollständige Testbench für die ALU. 8 Hardware-Praktikum 2010: Versuchsreihe 5
9 D.5: Versuchsreihe 5: Arithmetisch-Logische Einheit D Überlegen Sie sich zu jeder Operation mindestens zwei Testmuster mit den dazu- Aufgabe 5 gehörigen Sollergebnissen. Wählen Sie Ihre Testmuster so, dass sie sowohl Fehler in der Ansteuerung, als auch in der Ausführung der jeweiligen Operation erkennen. Begründen Sie kurz Ihre Wahl. S A B Q Z_OUT Erklärung B 0 B /= 0 erkannt? B 0 B /= 0 erkannt? B 0 B /= 0 erkannt? B = 0 erkannt? Hardware-Praktikum 2010: Versuchsreihe 5 9
10 D D.5: Versuchsreihe 5: Arithmetisch-Logische Einheit Aufgabe 6 Ergänzen Sie die oben abgedruckte, unvollständige ALU-Testbench mit allen wichtigen Testfällen aus der letzten Aufgabe. Kopieren Sie die Testbench auf Ihren Praktikumsaccount unter ~/hapratutor/v05/alu_tb.vhd und geben Sie hier Ihren Account an oder heften Sie einen Ausdruck der Testbench an diese Theorieabgabe. Versuch 7 Test-Team: Erstellen Sie eine gemeinsame Testbench aus den theoretischen Vorarbeiten jeder Gruppe. Diese Testbench wird allen Gruppen des Termins zur verfügung gestellt um alle ALUs zu testen. Versuch 8 Besprechen Sie innerhalb ihrer eigenen Gruppe die finale Testbench und die implementierten Testfälle. Simulieren Sie die Testbench für die ALU mit ModelSim. Analysieren Sie die Simulationsergebnisse. Korrigieren Sie gegebenenfalls die fehlerhafte Verhaltensbeschreibung. Überprüfen Sie die geänderte ALU erneut mit der Testbench. Protokollieren Sie Ihre Simulationsergebnisse und evtl. notwendige Änderungen an Entwurf und Testbench. Fügen Sie, falls Korrekturen notwendig waren, den neuen Entwurf sowie einen Ausdruck der Testbench bei. Versuch 9 Synthetisieren Sie die ALU mit dem Programm XST. Im Gegensatz zur Versuchsreihe 4 brauchen keine Pads definiert werden. Erzeugen Sie einen Report über Area und Timing Ihres Entwurfs und geben Sie ihn mit dem Versuchsprotokoll ab. Versuch 10 Schalten Sie alle Geräte bis auf den Rechner aus. Überprüfen Sie, ob alle Leitungen, Multimeter und Tastköpfe aufgeräumt sind. Stellen Sie die Stühle an die Tische und vergewissern Sie sich nochmals, dass der Platz in ordnungsgemäßem Zustand ist. Lassen Sie bitte keinen Unrat unter den Tischen stehen! 10 Hardware-Praktikum 2010: Versuchsreihe 5
D.6 Versuchsreihe 6: Registersatz und Programmzähler
D.6: Versuchsreihe 6: Registersatz und Programmzähler D D.6 Versuchsreihe 6: Registersatz und Programmzähler Abgabedatum: 04.06.2010 Name: Gruppe: Theorie: Versuch: (vom Tutor abzuzeichnen) (vom Tutor
MehrHardware Praktikum 2008
HaPra 2008 - Versuchsreihe 5 - ALU Hardware Praktikum 2008 Prof. Dr. H.-J. Wunderlich Dipl.-Inf. M. Imhof Dipl.-Inf. S. Holst Agenda Die HaPra-CPU Eine kleine Übersicht VHDL Projekt-Organisation Entwurf
MehrVersuchsreihe 7. Registerfile. Registerfile + Programmzähler. HaPra Versuchsreihe 7 - Registerfile + Programmzähler. 32 Register à 32 Bit
HaPra 2007 - Versuchsreihe 7 - Registerfile + Programmzähler Versuchsreihe 7 Registerfile + Programmzähler Registerfile Register à Bit Schreiben in Register: - Dateneingang D(31:0) - Adresseingang A_D(4:0)
MehrD.8 Versuchsreihe 8: Steuerwerk - Teil I
.8 Versuchsreihe 8: Steuerwerk - Teil I Abgabedatum: 13.06.2008 Name: Gruppe: Theorie: Versuch: (vom Tutor abzuzeichnen) (vom Tutor abzuzeichnen) In dieser Versuchsreihe soll der Aufbau des Gesamtsystems
MehrD.4 Versuchsreihe 4: Integrierte Logikbausteine
.4 Versuchsreihe 4: Integrierte Logikbausteine Abgabedatum: 14.05.2010 Name: Gruppe: Theorie: Versuch: (vom Tutor abzuzeichnen) (vom Tutor abzuzeichnen) In den folgenden Versuchsreihen soll ein einfacher
MehrD.9 Versuchsreihe 9: Gesamtsystem, Interrupts, Synthese
.9 Versuchsreihe 9: Gesamtsystem, Interrupts, Synthese Abgabedatum: 25.06.2010 Name: Gruppe: Theorie: Versuch: (vom Tutor abzuzeichnen) (vom Tutor abzuzeichnen) Aufbau des Gesamtsystems amit ein funktionsfähiges
MehrÜbungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009
Übungen zu Architektur Eingebetteter Systeme Blatt 5 28./29.05.2009 Teil 1: Grundlagen 1.1: VHDL Bei der Erstellung Ihres Softcore-Prozessors mit Hilfe des SOPC Builder hatten Sie bereits erste Erfahrungen
MehrFPGA-Entwurf mit VHDL. Serie 3
Christian-Albrechts-Universität zu Kiel Institut für Informatik Lehrstuhl für Technische Informatik Prof. Dr. Manfred Schimmler Dipl.-Inf. Lars Wienbrandt FPGA-Entwurf mit VHDL Sommersemester 2011 Serie
MehrI EINLEITUNG SYNTAX SPEZIELLE PROBLEME BEISPIEL AUSBLICK
I EINLEITUNG SYNTAX SPEZIELLE PROBLEME BEISPIEL AUSBLICK... 1... V H D L Tim Köhler April 2005 I EINLEITUNG SYNTAX SPEZIELLE PROBLEME BEISPIEL AUSBLICK... 2... Übersicht 1. Einleitung 2. Syntax 3. Spezielle
MehrÜbung 3: VHDL Darstellungen (Blockdiagramme)
Übung 3: VHDL Darstellungen (Blockdiagramme) Aufgabe 1 Multiplexer in VHDL. (a) Analysieren Sie den VHDL Code und zeichnen Sie den entsprechenden Schaltplan (mit Multiplexer). (b) Beschreiben Sie zwei
MehrEHP Einführung Projekt A
Volker Dörsing EHP Einführung Projekt A email: doersing@uni-jena.de praktische Übung www: http://users.minet.uni-jena.de/~ehp-head Vorbereitung, Durchführung, Kolloquium Infos zur Veranstaltung, Versuchsanleitung
MehrMögliche Praktikumsaufgaben
Kapitel 8 Mögliche Praktikumsaufgaben 8.1 System on a Chip : Entwurf eines Sound-Moduls In diesem Praktikum soll ein Sound-Modul (Soundkarte) mit Master-Zugang zum Core Connect PLB-Bus entworfen werden.
Mehr17 Zähler. Hochschule für Angewandte Wissenschaften Hamburg FACHBEREICH ELEKTROTECHNIK UND INFORMATIK DIGITALTECHNIK 17-1
7 Zähler Zähler werden in digitalen Systemen sehr vielfältig eingesetzt: Z.B. zum Zählen von Ereignissen, zum Speichern der aktuellen Befehlsadresse eines Mikroprozessors oder zum Zählen von Zuständen
MehrProgrammierbare Logik Arithmetic Logic Unit
Eine arithmetisch-logische Einheit (englisch: arithmetic logic unit, daher oft abgekürzt ALU) ist ein elektronisches Rechenwerk, welches in Prozessoren zum Einsatz kommt. Die ALU berechnet arithmetische
MehrEinführung in VHDL (2)
Einführung in VHDL Digitale Systeme haben immer größere Bedeutung erlangt. Komplexität wurde dabei immer größer, sodass die Entwicklung digitaler Systeme zu weiten Teilen nur noch mit Computerunterstützung
MehrLaborübung 4. Zustandsautomaten (Finite State Machines)
Laborübung 4 Zustandsautomaten (Finite State Machines) Für den Entwurf und die Beschreibung von digitalen Systemen bilden Zustandsautomaten (Finite State Maschines; FSMs) eine wesentliche Grundlage. Mit
MehrPraktikum Systementwurf mit VHDL HDL Design Lab
Praktikum Systementwurf mit VHDL HDL Design Lab Inhalt Kryptographie - Aufgaben VHDL - Konzepte Beispiel: 16 bit XOR Kryptographie - Aufgaben Geheimhaltung Integrität Authentifizierung Verbindlichkeit
MehrHaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers. Aufbau eines Volladdierers mit diskreten Bausteinen
HaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers Versuchsreihe 4 Aufbau eines Volladdierers Aufbau eines Volladdierers Aufbau eines Volladdierers mit diskreten Bausteinen Aufbau eines Volladdierers
MehrComputergestützter IC- Entwurf
FHTW Berlin Fachbereich 1 Technische Informatik, D5TI Computergestützter IC- Entwurf Simulation eines Fahrstuhls Beleg Abgabetermin: 07.02.2003, 366437 1 Inhaltsverzeichnis 1 Einleitung... 3 2 Versuchsdurchführung...
MehrD.3 Versuchsreihe 3: Transistoren und Grundgatter
.3: Versuchsreihe 3: Transistoren und Grundgatter.3 Versuchsreihe 3: Transistoren und Grundgatter Name: Gruppe: Theorie: Versuch: (vom Tutor abzuzeichnen) (vom Tutor abzuzeichnen) In dieser Versuchsreihe
MehrEinführung in die technische Informatik
Einführung in die technische Informatik Christopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris VHDL VHDL Akronym für Very High-Speed Integrated Circuit Hardware Description Language
MehrLaborübung 2. Teil 1: Latches, Flipflops, Counter. Abbildung 1: Schaltkreis eines Gated D-Latch
Laborübung 2 Teil 1: Latches, Flipflops, Counter A 1 Abbildung 1 zeigt den Schaltkreis eines gated D-Latches. In Listing 1 wird exemplarisch ein Stück VHDL-Code vorgestellt, der den abgebildeten Schaltkreis
MehrHardware Praktikum 2008
HaPra 2008 - Versuchsreihe 4 - Aufbau eines Volladdierers Hardware Praktikum 2008 Prof. Dr. H.-J. Wunderlich Dipl.-Inf. M. Imhof Dipl.-Inf. S. Holst Übersicht Entwurfsablauf Diskreter Aufbau Rechnergestützter
MehrEntwurf digitaler Schaltungen Groÿe Übung 3 Simulation mit ghdl
Prof. G. Kemnitz, Dr. C. Giesemann Institut für Informatik, Technische Universität Clausthal7. Mai 20151/26 Entwurf digitaler Schaltungen Groÿe Übung 3 Simulation mit ghdl Prof. G. Kemnitz, Dr. C. Giesemann
MehrComputergestützter IC- Entwurf
FHTW Berlin Fachbereich 1 Technische Informatik, D5TI Computergestützter IC- Entwurf Simulation eines Lauflichts Übungs- Beleg Abgabetermin: 07.02.2003, 366437 1 Inhaltsverzeichnis 1 Einleitung... 3 2
MehrGTI Bonus VHDL - EXTRA
1 GTI Bonus VHDL - EXTRA 2 Beschreibung Gegeben seien die Moore- (Abbildung 1) und Mealy-Automaten (Abbildung 2) der Armbanduhr aus Übungsblatt 11. 3 Beschreibung Gegeben seien die Moore- (Abbildung 1)
MehrSimulation von in VHDL beschriebenen Systemen
Simulation von in VHDL beschriebenen Systemen Prof. Dr. Paul Molitor Institut für Informatik Martin-Luther-Universität Halle Aufbau der Lehrveranstaltung Literaturangaben Allgemeines zum Entwurf digitaler
Mehr2. Praktische Übung zur Vorlesung Grundlagen der Technischen Informatik. Entwurf eines digitalen Weckers
Friedrich-Alexander-Universität Erlangen-Nürnberg Informatik 12 Am Weichselgarten 3 91058 Erlangen 2. Praktische Übung zur Vorlesung Grundlagen der Technischen Informatik Entwurf eines digitalen Weckers
MehrVHDL Simulation. in ORCAD
VHDL Simulation in ORCAD V1.0 Graz, Jänner 2002 Inhaltsverzeichnis 1 Einleitung 1 1.1 Simulation und Verifikation 2 1.2 Entwurfsqualität 2 1.3 Begriffe in der Elektronik und ihre Äquivalenz zu VHDL 3 1.4
MehrVerilog/VHDL. Mehdi Khayati Sarkandi Uni Siegen
Mehdi Khayati Sarkandi Uni Siegen Hardware Description Language (HDL) Werkzeug zum Entwurf komplexer digitaler Schaltungen, zur Simulation des Systemverhaltens, zur Überprüfung auf korrekte Funktionsfähigkeit
Mehr12 VHDL Einführung (III)
12 VHDL Einführung (III) 12.1 Mehrwertige Datentypen (std_logic, std_ulogic) Einführung zweier neuer neunwertiger Datentypen std_logic und std_ulogic (IEEE-Standard 1164) Wert 'U' 'X' '0' '1' 'Z' 'W' 'L'
MehrSchülerseminar Programmieren einer Ampelsteuerung
Prof. G. Kemnitz Institut für Informatik 23. April 2016 1/17 Schülerseminar Programmieren einer Ampelsteuerung Prof. G. Kemnitz Institut für Informatik 23. April 2016 Prof. G. Kemnitz Institut für Informatik
MehrOutline Schieberegister Multiplexer Zähler Addierer. Rechenschaltungen. Marc Reichenbach und Michael Schmidt
Rechenschaltungen Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 05/11 1 / 22 Gliederung Schieberegister Multiplexer Zähler Addierer 2 / 22 Schieberegister
MehrEinführung in VHDL. 1 ARCHITECTURE Tauschen OF B e i s p i e l IS. 2 SIGNAL a, b : STD_LOGIC; 4 BEGIN. 5 PROCESS( a, b ) 6 BEGIN.
2 Einführung in VHDL Wie bereits in der Einleitung erwähnt ist VHDL eine Hardwarebeschreibungssprache, die sich im Gegensatz zu Softwaresprachen dadurch auszeichnet, dass Abarbeitungen paralell ablaufen
MehrAufgaben und Lösungen
Aufgaben und Lösungen Aufgabe 2.1 Das folgende Schaltbild soll in eine VHDL-Verhaltensbeschreibung übertragen werden. Lösung 2.1 Jedes Schaltbild aus logischen Grundelementen kann in eine logische Gleichung
MehrVHDL Grundelemente. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg
VHDL Grundelemente Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2009/2010 VHDL Grundelemente 1/15 2009-07-31 Inhalt Folgende
Mehr2. Aufgabenblatt
Einführung in Computer Microsystems Sommersemester 2010 Wolfgang Heenes 2. Aufgabenblatt 28.04.2010 Aufgabe 1: Installation Xilinx ISE Als erstes muss die Entwicklungsumgebung ISE installiert werden. Die
MehrÜbung Hardwareentwurf
Übung Hardwareentwurf Übung vom. Mai 25 Stefan Reichör HWE- 25- Slides7.tex (7. Mai 25) Überblick Finite Machines Moore FSM Mealy FSM Implementierung von FSMs in VHDL Xilinx Synthesetool Xilinx LUTs Übung
Mehr18 Schieberegister. Serieller Serieller Eingang 5 Stufen Ausgang. 1. Takt. 2. Takt
8 Schieberegister In Schieberegistern wird die Eingangsinformation am Schiebeeingang SE in einer Kette von Flipflops bei jeder Taktflanke eingelesen und weiter geschoben. Sie erscheint schließlich nach
MehrFAKULTÄT FÜR INFORMATIK
FAKULTÄT FÜR INFORMATIK TECHNISCHE UNIVERSITÄT MÜNCHEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Martin Schulz Einführung in die Rechnerarchitektur Wintersemester 2017/2018 Lösungsvorschlag
MehrVHDL Verhaltensmodellierung
VHDL Verhaltensmodellierung Dr.-Ing. Volkmar Sieh Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2013 VHDL Verhaltensmodellierung 1/18 2013-01-11 Inhalt
MehrPraktische Übungen zu Computertechnik 2. Versuchsprotokoll
Praktische Übungen zu Computertechnik 2 Versuchsprotokoll Versuch: A3 Befehlssatzerweiterung und Test eines RISC-Prozessors Versuchsdatum und -zeit: Donnerstag, 06. Mai 2010, 10-13 Uhr Betreuer: Andreas
Mehr5 VHDL Einführung (I)
5 VHDL Einführung (I) VHDL = Very High Speed Integrated Hardware Description Language Dient der Beschreibung von Hardware bei: Dokumentation Simulation Synthese Hardwarebeschreibungssprachen (HDLs) sind
MehrEntwurf und Simulation einfacher Logikelemente
Entwurf und Simulation einfacher Logikelemente Philipp Fischer 10. Dezember 2002 1 Inhaltsverzeichnis I Theoretische Grundlagen 3 Einleitung 3 Entwurf einer Schaltung 3 Entitys und Architectures.........................
MehrÜbungsblatt 8 Lösungen:
Übungsblatt 8 Lösungen: Aufgabe 71: VHDL Halbaddierer Schnittstellenbeschreibung und Modellbeschreibung(Verhaltensmodell) eines Halbaddierers: ENTITY halbaddierer IS GENERIC (delay: TIME := 10 ns); PORT
Mehr1. Beschreibung der Aufgabe
c ^ ` e e l ` e p ` e r i b m c l o w e b f j d b p q ^ i q r k d e l ` e p ` e r i b c o q b ` e k f h r k a t f o q p ` e ^ c q c ^ ` e e l ` e p ` e r i b m c l o w e b f j d b p q ^ i q r k d e l `
MehrReconfigurable Computing. VHDL Crash Course. Chapter 2
Reconfigurable Computing VHDL Crash Course Chapter 2 Prof. Dr.-Ing. Jürgen Teich Lehrstuhl für Hardware-Software Software-Co-Design Reconfigurable Computing VHDL VHDL: Ver high speed integrated circuits
Mehr5.Vorlesung Rechnerorganisation
Mario.Trams@informatik.tu-chemnitz.de, 29. April 2004 1 Inhalt: 5.Vorlesung Rechnerorganisation Wiederholung aus Digitaltechnik: Allgemeiner Überblick über VHDL (Teil 1) Schwerpunkt Modellierungssichtweisen,
MehrVHDL Synthese. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2009/2010
VHDL Synthese Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2009/2010 VHDL Synthese 1/36 2009-11-02 Inhalt Begriff Arten Kombinatorische
MehrName: DT2 Klausur
Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 60 min. Name nicht vergessen! Geben Sie alle Blätter ab. Erlaubte Hilfsmittel sind Taschenrechner und Zusammenfassungen. Nicht erlaubt ist
MehrSoC Design. Prof. Dr. Christophe Bobda Institut für Informatik Lehrstuhl für Technische Informatik
SoC Design Prof. Dr. Christophe Bobda Institut für Informatik Lehrstuhl für Technische Informatik VHDL Crashkurs Übersicht 1. Einführung 2. Sprachkonstrukte 3. Designflow Christophe Bobda 3 1. VHDL VHDL:
MehrÜbungsblatt 1. Einführung in die Xilinx Vivado FPGA Design Plattform
Praktikum zur Vorlesung Prozessorarchitektur SS 2016 Übungsblatt 1. Einführung in die Xilinx Vivado FPGA Design Plattform 1.1. Einführung In dieser Übung werden wir einen einfachen digitalen Entwurf als
MehrÜbung 5: VHDL Zähler
Übung 5: VHDL Zähler Aufgabe 1 TL Diagramm Sekunden und Minuten Zähler. (a) Entwerfen Sie ein TL Diagramm für die Sekunden- und Minuten-Zähler des DF77 Projekts. (b) Bestimmen Sie die erwartete Anzahl
MehrEntwurf und Verifikation digitaler Systeme mit VHDL
Entwurf und Verifikation digitaler Systeme mit VHDL Wolfgang Günther Infineon AG CL DAT DF LD V guenther@informatik.uni freiburg.de, wolfgang.guenther@infineon.com Dr. Wolfgang Günther Einleitung 2 Inhalt
MehrD.2 Versuchsreihe 2: Spice
.2: Versuchsreihe 2: Spice.2 Versuchsreihe 2: Spice Name: Gruppe: Theorie: Versuch: (vom Tutor abzuzeichnen) (vom Tutor abzuzeichnen) In dieser Versuchsreihe soll das Frequenzverhalten von RC-Gliedern
MehrGrundlagen der Technischen Informatik. 13. Übung
Grundlagen der Technischen Informatik 13. Übung Christian Knell Keine Garantie für Korrekt-/Vollständigkeit 13. Übungsblatt Themen Aufgabe 1: Aufgabe 2: Aufgabe 3: Aufgabe 4: Automaten VHDL VHDL VHDL 13.
MehrÜbungsblatt 2 Entwicklung und Test sequentieller Logik Abgabefrist: Mittwoch , 14:00 Uhr
Praktikum zur Vorlesung Prozessorarchitektur SS 2017 Übungsblatt 2 Entwicklung und Test sequentieller Logik Abgabefrist: Mittwoch 10.05.2017, 14:00 Uhr 1.1. Einführung In dieser Übung werden Sie ein VHDL-Modul
MehrEine blinkende LED mit Xilinx ISE 13: das Hello World! der Hardware.
Tutorial Xilinx ISE13 Lothar Miller 12/2011 Seite 1 Eine blinkende LED mit Xilinx ISE 13: das Hello World! der Hardware. Das hier ist eine Schritt-für-Schritt Anleitung, in der gezeigt wird, wie mit Xilinx
MehrEntwurf digitaler Systeme mit VHDL-1076
Entwurf digitaler Systeme mit VHDL1076 Vorlesung aus dem Grundstudium für Studierende der Fachrichtung Informatik Diplom Zielsetzung Wie werden digitale Schaltungen entworfen? Erlernen einer Hardwarebeschreibungssprache
MehrTechnische Grundlagen der Informatik Kapitel 3. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt
Technische Grundlagen der Informatik Kapitel 3 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 3: Themen Hardware-Beschreibungssprachen Syntax von VHDL Simulation Synthese Testrahmen
MehrEinstellige binäre Addierschaltung (Addierer)
VHDL Addierer 1 Einstellige binäre Addierschaltung (Addierer) Schnittstelle: Ports mit Modus IN bzw. OUT Signale Funktionsnetz: Ports, Funktionsblöcke, Verbindungen Signale für Ports und Verbindungen VHDL
MehrHardwarepraktikum WS 2001/02
Hardwarepraktikum W / Versuch equentielle ysteme III Gruppe 68: enise Baldauf, 474 Thomas Winter, 4778 Michael Grieswald, 496 hemnitz, den.. Aufgabenstellungen zur Vorbereitung Aufgabe >> Beschreiben ie
MehrVHDL Verhaltensmodellierung
VHDL Verhaltensmodellierung Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 VHDL Verhaltensmodellierung 1/26 2008-10-20
MehrGrundlagen der Technische Informatik / Digitaltechnik (GTI/DT)
Klausur zur Vorlesung Grundlagen der Technische Informatik / Digitaltechnik (GTI/DT) Prof. Marco Platzner Fachgebiet Technische Informatik Universität Paderborn 25.3.2 Die Bearbeitungsdauer beträgt für
MehrArray-Zuweisungen. Array-Zuweisungen können über die Position, den Namen oder gemischt erfolgen.
Array-Zuweisungen Array-Zuweisungen können über die Position, den Namen oder gemischt erfolgen. Ausschnitte (slices) werden über die Indizes gebildet. Mehrdimensionale Arrays Mehrdimensionale Arrays werden
MehrÜbersicht. Prof. Dr. B. Lang, HS Osnabrück Konstruktion digitaler Komponenten, 3. Hierarchischer und generischer VHDL-Entwurf - 1 -
Übersicht 1. Einführung 2. VHDL-Vertiefung 3. Hierarchischer und generischer VHDL-Entwurf 4. Grundstrukturen digitaler Schaltungen 5. Zielarchitekturen 6. Synthese 7. Soft-Prozessoren 8. Ausgewählte Beispiele
MehrAusarbeitung zum ETI Praktikum
Ausarbeitung zum ETI Praktikum Aufgabe 3.1 (VHDL) eingereicht an der Technischen Universität München Lehrstuhl X: Rechnertechnik und Rechnerorganisation Prof. A. Bode SS 2006 Betreuer: Dipl.-Inf. Daniel
MehrSemestralklausur Einführung in Computer Microsystems
Semestralklausur Einführung in Computer Microsystems 07. Juli 2008 Dr.-Ing. Wolfgang Heenes Name (Nachname, Vorname) Matrikelnummer Unterschrift Prüfung Bitte ankreuzen Anzahl abgegebene Zusatzblätter:
MehrKapitel 10, VHDL, Teil 2. Prof. Dr.-Ing. Jürgen Teich Lehrstuhl für Hardware-Software-Co-Design. Grundlagen der Technischen Informatik
Grundlagen der Technischen Informatik Kapitel 10, VHDL, Teil 2 Prof. Dr.-Ing. Jürgen Teich Lehrstuhl für Hardware-Software-Co-Design VHDL Syntax und Semantik von VHDL Entwurf einer Verkehrsampelsteuerung
MehrSchritt 1 : Das Projekt erstellen und programmieren des Zählers
Implementieren eines Mini-Testprogramms Ziel soll es sein ein kleines VHDL Projekt zu erstellen, eine entsprechende Testbench zu schreiben, dass Projekt zu synthetisieren und auf dem FPGA- Testboard zu
MehrN. Schmiedel, J. Brass, M. Schubert VHDL Formelsammlung FH Regensburg, 01.12.2008. VHDL Formelsammlung
VHDL Formelsammlung INHALTSVERZEICHNIS: 1 DATENOBJEKTE 2 1.1 SIGNAL: 2 1.2 VARIABLE: 2 1.3 CONSTANT 2 2 DATENTYPEN 2 2.1 selbstdefinierte Aufzähltypen (Deklaration) 3 2.2 Physikalische Datentypen 3 2.3
MehrAgenda. Durchgängiger Einsatz Hardware-unabhängiger Testfälle im MiL-, SiL- und HiL-Test
Durchgängiger Einsatz Hardware-unabhängiger Testfälle im MiL-, SiL- und HiL-Test 26. TAV Stuttgart Michael Müller Projektleiter Berner & Mattner Systemtechnik GmbH michael.mueller@berner-mattner.com MM,
MehrTECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl
MehrÜbung 7: VHDL Automaten
Übung 7: VHDL Automaten Aufgabe 1 Zustandsdiagramm Erkennen. (a) Analysieren Sie den unteren Code und zeichnen Sie die entsprechenden Zustands- und RTL- Diagramme. (b) Identifizieren Sie den getakteten
Mehr1.1 VHDL-Beschreibung
1 Grundlegende Konzepte in VHDL 1.1 VHDL-Beschreibung Device A Design Entity A Entity Declaration Interface Delclaration Architecture Body Functional Definition Entity Declaration - Abstraktions eines
MehrÜbungen zur Vorlesung Technische Informatik I, SS 2002 Hauck / Guenkova-Luy / Prager / Chen Übungsblatt 5 Rechenwerke / Scheduling
Übungen zur Vorlesung Technische Informatik I, SS 2002 Hauck / Guenkova-Luy / Prager / Chen Übungsblatt 5 Rechenwerke / Scheduling Aufgabe 1: Sie haben in der Vorlesung einen hypothetischen Prozessor kennen
MehrField Programmable Gate Array (FPGA) Complex Programmable Logic Devices (CPLD)
Field Programmable Gate Array (FPGA) Complex Programmable Logic Devices (CPLD) 1 FPGA Design Flow 2 1. Einleitung 2. Grundlegende Strukturelemente 3. Syntax 4. Synthesefähiger VHDL-Code 5. Zusammenfassung
MehrVorlesung Hardware-Beschreibungssprachen
Vorlesung Hardware-Beschreibungssprachen Dr.-Ing. S. Arlt Fakultät EI Fachbereich Elektronische Schaltungen und Systeme S. Arlt TUI/EI/ESS HBS 0-1 Vorlesung Hardware-Beschreibungssprachen Kapitel 1 : Einführung
MehrOutline Schieberegister Multiplexer Barrel-Shifter Zähler Addierer. Rechenschaltungen 1. Marc Reichenbach
Rechenschaltungen 1 Marc Reichenbach Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 06/14 1 / 32 Gliederung Schieberegister Multiplexer Barrel-Shifter Zähler Addierer 2 / 32 Schieberegister
Mehr1. Beschreibung der Aufgabe
d b p q ^ i q r k d d b p q ^ i q r k d c ^ ` e e l ` e p ` e r i b m c l o w e b f j e l ` e p ` e r i b c o q b ` e k f h r k a c ^ ` e e l ` e p ` e r i b m c l o w e b f j e l ` e p ` e r i b c o q
Mehr, 2014W Übungsgruppen: Mo., Mi.,
VU Technische Grundlagen der Informatik Übung 5: ikroprozessor (icro16) 183.579, 2014W Übungsgruppen: o., 01.12. i., 03.12.2014 Aufgabe 1: Schaltwerksentwicklung Hexapod / Teil 2 a) Befüllen Sie die untenstehende
MehrName: DT2 Klausur Bitte achten Sie auf eine saubere Form. Nicht leserliches kann nicht bewertet werden.
Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 90 min. Name nicht vergessen! Geben Sie alle Blätter ab. Erlaubte Hilfsmittel sind Taschenrechner und Zusammenfassungen. Nicht erlaubt ist
Mehr14 Addierer und Subtrahierer
14 Addierer und Subtrahierer 14.1 Darstellung positiver und negativer Zahlen Die Anzahl der Bitstellen muss festgelegt sein, um positive und negative Zahlen unterscheiden zu Binär m -1 = 3 Positiv Dezimal
MehrLaufzeitoptimierte VHDL Bibliothek zur Verifikation und Simulation kryptographischer Prozessoren
Laufzeitoptimierte VHDL Bibliothek zur Verifikation und Simulation kryptographischer Prozessoren Mathias Schmalisch Hagen Ploog Dirk Timmermann Universität Rostock Übersicht Motivation Arithmetik Implementierung
MehrDer Toy Rechner Ein einfacher Mikrorechner
Der Toy Rechner Ein einfacher Mikrorechner Dr. Gerald Heim Haid-und-Neu-Str. 10-14 76131 Karlsruhe 16. Mai 1995 Allgemeine Informationen 2 Quelle: Phil Kopmann, Microcoded versus Hard-Wired Logic, Byte
MehrDarstellung eines 1-Bit seriellen Addierwerks mit VHDL. Tom Nagengast, Mathias Herbst IAV 07/09 Rudolf-Diesel-Fachschule für Techniker
Darstellung eines 1-Bit seriellen Addierwerks mit VHDL Tom Nagengast, Mathias Herbst IAV 07/09 Rudolf-Diesel-Fachschule für Techniker Inhalt: 1. Verwendete Tools 1.1 Simili 3.1 1.2 Tina 2. Vorgehensweise
MehrDie Mikroprogrammebene eines Rechners
Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.
MehrPraktikum: VLSI-Entwurf. VHDL Standardzell Entwurf Entwurf einer Weckuhr
Praktikum: VLSI-Entwurf 6 VHDL Standardzell Entwurf Entwurf einer Weckuhr Andreas Mäder Universität Hamburg MIN Fachbereich Informatik Arbeitsbereich Technische Aspekte Multimodaler Systeme http://tams.informatik.uni-hamburg.de
Mehr3. Prozesse in VHDL 1
3. Prozesse in VHDL 1 entity VOLLADDIERER is port( A, B, CIN: in std_logic; S, COUT: out std_logic; end VOLLADDIERER; architecture VERHALTEN of VOLLADDIERER is VA: process(a, B, CIN) variable TEMP_IN:
MehrSimulieren der Unisim Library mit Hilfe des Simulator GHDL
Simulieren der Unisim Library mit Hilfe des Simulator GHDL René Doß http://www.dossmatik.de 22. Januar 2010 GHDL ist ein frei verfügbarer Simulator, der in der Entwicklung einsatzfähig ist. Das Tool ist
MehrEinführung in ModelSim
Einführung in Version 0.5 Verteiler: Name (alphab.) Abteilung Ort Laszlo Arato EMS NTB, Buchs Dr. Urs Graf INF NTB, Buchs Dokumentenverwaltung Dokument-Historie Version Status Datum Verantwortlicher Änderungsgrund
MehrPraktikum DST FPGA 5.Termin Projekterstellung & Simulation
Praktikum DST (FPGA Teil) 5. Termin 17.12.2015 Praktikum DST FPGA 5.Termin Projekterstellung & Simulation Inhalt Praktikum DST FPGA 5.Termin Projekterstellung & Simulation... 1 1. Erstellung eines Projektes....
MehrRechnergestützter VLSI-Entwurf
Schaltungsanalyse Dipl.-Ing. e-mail: rgerndt@iam.de Seite ANA/1 Analyse - Übersicht Überprüfen des Entwurfs auf: - Funktion - Zeitverhalten - Kosten - Leistungsaufnahme - EMV -... Vergleich der Spezifikation
MehrKombinatorische Schaltungen - Simulation. Anleitung zur Versuchsvorbereitung und Versuchsdurchführung
Humboldt-Universität zu Berlin, Praktikum DS Versuch KS-SIM Ausgabe 19.03.12 1. Versuchsziele Kombinatorische Schaltungen - Simulation Anleitung zur Versuchsvorbereitung und Versuchsdurchführung Anwendung
MehrVHDL. Informationstechnik für Luftund Raumfahrt Aerospace Information Technology. Aerospace Information Technology
VHDL Informationstechnik für Luft- und Raumfahrt Informationstechnik für Luftund Raumfahrt Programmierbare Logic Was würdet Ihr mit einer Tüte mit 100.000.000 NANDS machen? Man Könnte: CPUS Speicher Devices
MehrDaniel Betz Wintersemester 2011/12
Daniel Betz Wintersemester 2011/12 Digitally signed by daniel.betz@daniel-betz.com Date: 2011.12.04 17:24:40 +01'00' Insgesamt 16 Register von je 16 Bit (=WORD) Breite Untere 8 Register auch als 2 Register
Mehr