Teil : Digitale Logik Inhalt: oolesche lgebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grunlagen programmierbare logische austeine Technische Informatik I, SS 2
Sequentielle Logik In er kombinatorischen Logik weren Gatter i.a. als verzögerungsfrei angenommen: Iealisierung, ie bei sehr hohen Geschwinigkeiten problematisch ist Mögliche Hazars weren beim Entwurf nicht enteckt In er sequentiellen Logik wir Zeitverhalten urch nnahme einer Gatterlaufzeit t berücksichtigt Sequentielle Schaltungen enthalten Rückkopplungen un weren als Schaltwerke bezeichnet. Sie sin arstellbar als gerichteter zyklischer Graph. Technische Informatik I, SS 2 2
synchrone Schaltwerke Was geschieht in einer igitalen Schaltung bei er Rückkopplung eines Gatterausganges? eispiel : rückgekoppeltes NOR-Gatter unerwünschte Schwingungen sin möglich Technische Informatik I, SS 2 3
synchrone Schaltwerke (Forts.) eispiel 2: zwei rückgekoppelte NOR-Gatter (bistabile Kippstufe) Zeitverhalten für = un = hängt avon ab, ob oberes oer unteres Gatter schneller schaltet (Zufall) Technische Informatik I, SS 2 4
RS Flip-Flop ei Vermeiung von Y(t)=X(t) bzw. (t)=(t)= eignet sich ie bistabile Kippstufe zur Speicherung eines binären Wertes. Setzt man R= ( Reset ), S= ( Set ) sowie X=Y, so ergibt sich ein RS Flip-Flop: Technische Informatik I, SS 2 5
Getaktetes RS Flip-Flop ei Clk= stellt sich er neue Folgezustan X(t+) ein ei Clk= sin R un S irrelevant ( on t care ) Probleme: keine gute Synchronisation mit Takt, für Clk= bleibt R=S= verboten Technische Informatik I, SS 2 6
D Flip-Flop Durch internes Setzen von R=S wir R=S= vermieen Folgezustan im nächsten Takt: X(t+)= D(t) keine unefinierten Zustäne Technische Informatik I, SS 2 7
Master-Slave Flip-Flops Zwei Flip-Flops ( Master un Slave ) in Reihe Master übernimmt Eingangswerte bei Clk= ( Slave änert sich nicht) Slave übernimmt Werte vom Master bei Clk= ( Master änert sich nicht) Zustansänerung bei fallener Flanke von Clk Technische Informatik I, SS 2 8
Zeitverhalten verschieener RS Flipflops Technische Informatik I, SS 2 9
Flankengetriggerte Flip-Flops Durch spezielle Schaltungen kann erreicht weren, aß ie Eingangsleitungen nur bei steigener oer fallener Flanke berücksichtigt weren positiv oer negativ flankengetriggertes Flip-Flop Technische Informatik I, SS 2
JK Flip-Flop Nutzung er Eingangskombination (,) für eine Invertierung von X internes RS Master-Slave Flip-Flop keine unefinierten Zustäne Spezialfall: T Flip-Flop ( toggle Flip-Flop) mit J=K Technische Informatik I, SS 2
Realisierung von Flip-Flops mit ICs mehrere Flip-Flops eines Typs in einem austein zusätzliche asynchrone Eingänge PRE ( Preset ), CLR ( Clear ) i.a. Triggerung auf positive oer negative Taktflanken eispiel: 74LS74 (zwei positiv flankengetriggerte D-Flip-Flops) Technische Informatik I, SS 2 2
Zeitverhalten verschieener D Flip-Flops MS D Flip-Flop Technische Informatik I, SS 2 MS aus pos. u. neg. flankengetr. D Flip-Flops 3
eispiele sequentieller Schaltungen Synchroner 3-stelliger inärzähler: Schieberegister mit serieller un paralleler Ein-/usgabe: Technische Informatik I, SS 2 4
Entwurf sequentieller Schaltungen Sequentielle Schaltungen bestehen aus einem oer mehreren Speicherbausteinen (Flip-Flops), Rückkopplungen un kombinatorischer Logik Kann man systematisch eine sequentielle Schaltung entwerfen? Für synchrone sequentielle Schaltungen (mit zentralem Takt) können Zustansmaschinen effektiv eingesetzt weren Technische Informatik I, SS 2 5
Zustansmaschinen Moore-Maschine (nach E. Moore, ell Labs): usgabe Y hängt nur ab vom internen Zustan S Mealy-Maschine (nach G. Mealy, IM): usgabe Y hängt ab von Eingabe E un internem Zustan S Technische Informatik I, SS 2 6
Entwurf einer Zustansmaschine Systematische Vorgehensweise:. ufstellen eines Zustansiagramms 2. ufstellen einer Zustanstabelle 3. uswahl einer binären Zustanskoierung un Generierung einer binären Zustanstabelle 4. uswahl eines Flip-Flop Typs, Erstellung einer Flip-Flop nsteuerungstabelle un er nsteuerungsgleichungen 5. Ermittlung er usgabegleichungen 6. Minimierung von nsteuerungs- un usgabegleichungen zunächst eschränkung auf Moore-Maschinen Technische Informatik I, SS 2 7
Zustansiagramme (für Moore-Maschine) Darstellung einer ufgabenstellung als gerichteter Graph: Knoten entsprechen Zustänen, Markierung S/Y kennzeichnet Namen un zugehörige usgabe Y=Y,Y 2,...,Y n Kanten entsprechen Zustansübergängen, Markierung mit zugehöriger Eingabe E=E,E 2,...,E m eispiel: Zustansiagramm zur Erkennung er Sequenz in einer inärfolge (Y= falls erkannt, sonst Y=) Technische Informatik I, SS 2 8
Zustanstabellen (für Moore-Maschine) Zustanstabelle enthält für jeen Zustan S(t) en Folgezustan S(t+) in bhängigkeit von er Eingabe ie zugehörige usgabe Y(t) uswahl einer binären Zustanskoierung S(t) X(t) mit X(t)=X X 2...X k (t) un Erzeugung einer binären Zustanstabelle eispiel: Zustanstabellen für Sequenzetektor S(t) S(t+) E= E= Y(t) S(t) X(t) X(t+) E= E= Y(t) C C D C D D Technische Informatik I, SS 2 9
nsteuerungstabelle für Flip-Flops uswahl eines Flip-Flop Typs un Ermittlung er für jeen Zustansübergang nötigen nsteuerungen aus Übergangstabelle eispiel: Realisierung es Sequenzetektors mit JK Flip-Flops X X 2 (t) E X X 2 (t+) J K J 2 K 2 Minimierung liefert: J = X + X 2 E K = X 2 + E J 2 = E K 2 = E Technische Informatik I, SS 2 2
Zustansiagramme (Mealy-Maschine) Darstellung einer ufgabenstellung als gerichteter Graph: Knoten entsprechen Zustänen Kanten entsprechen Zustansübergängen, ie Markierung E/Y kennzeichnet ie zugehörige Eingabe E=E,E 2,...,E m sowie ie resultierene usgabe Y=Y,Y 2,...,Y n eispiel: Zustansiagramm zur Erkennung er Sequenz in einer inärfolge (Y= falls erkannt, sonst Y=) Technische Informatik I, SS 2 2
Zustanstabellen (für Mealy-Maschine) Zustanstabelle enthält für jeen Zustan S(t) en Folgezustan S(t+) in bhängigkeit von er Eingabe ie usgabe Y(t) in bhängigkeit von er Eingabe uswahl einer binären Zustanskoierung S(t) X(t) mit X(t)=X X 2...X k (t) un Erzeugung einer binären Zustanstabelle eispiel: Zustanstabellen für Sequenzetektor S(t) S(t+) E= E= Y(t) E= E= S(t) X(t) X(t+) E= E= Y(t) E= E= C C D C D D Technische Informatik I, SS 2 22
Realisierungen er eispielschaltung Technische Informatik I, SS 2 23
Reuktion von Zustänen Zustäne mit gleichen usgaben un gleichen Folgezustänen können zusammengefaßt weren ( Einsparung von Flip-Flops) eispiel: Erkennung er Sequenzen abc un acc in einer Folge aus {a,b,c} S(t) C D E E=a S(t+) E=b C E=c E D D Y(t) S(t) C D E=a S(t+) E=b C E=c C D Y(t) Technische Informatik I, SS 2 24
sychrone sequentielle Schaltungen eispiel : 3-it Dualzähler Zeitiagramm mit erücksichtigung er Verzögerung t: Verschiebung er usgangsimpulse kurzzeitig falsche usgänge nach Flanke Technische Informatik I, SS 2 25
sychrone sequentielle Schaltungen eispiel 2: Moulo-6 Zähler synchroner Reset nach Erreichen es Zustanes X 2 X X = Zeitiagramm mit erücksichtigung er Verzögerung t: kurzzeitig falsche usgabe Technische Informatik I, SS 2 26
sychrone sequentielle Schaltungen eispiel 3: programmierbarer Frequenzteiler mit Teilerverhältnissen :3 (E=), :6 (E=) Zeitiagramm mit erücksichtigung er Verzögerung t: Technische Informatik I, SS 2 27