4. Feldeffekttransistor 4.1 Aufbau und Funktion eines Sperrschicht-FETs (J-FET) Eine ganz andere Halbleiterstruktur gegenüber dem Bipolartransistor weist der Feldeffektransistor auf. Hier wird ein dotierter Halbleiterkanal durch benachbarte Sperrschichten (Sperrschicht-FET, engl. Junction-FET, kurz J-FET) oder auch durch ladungsträgerfreie Raumladungszonen (Isolierschicht-FET bzw. MOS-FET) in gleicher Weise zunehmend eingeengt (MOS = Metall Oxide Semiconductor). Die Funktion als Transistor beruht in beiden Fällen im wesentlichen auf der Eigenschaft eines gesteuerten Widerstandes. Die Funktion sei an einem Sperrschicht-FET erläutert. Statt Emitter und Kollektor spricht man hier von Source S (Quelle) und Drain D (Senke). Zwischen diesen beiden FET- Anschlüssen liegt ein leitendes Halbleitergebiet vor, das sich ohmsch verhält. Im dargestellten Beispiel sei dieser Kanal durch n-dotiertes Silizium gegeben. Aufbau eines n-kanal Sperrschicht-Feldeffektransistors Der n-leidende Kanal ist von p-dotiertem Gebiet umgeben, er ist also umrahmt von pn- Übergängen. Die p-schicht wird nun typischerweise negativ gegenüber der n-schicht des Kanals vorgespannt, so dass sich eine entsprechende Sperrschicht aufbaut. Der Anschluss an dieser p-schicht heißt Gate G. Je negativer die Spannung am Gate gegenüber Drain und Source eingestellt wird, desto breiter wird der pn-übergang auseinandergezogen. Die Raumladungszonen des pn-übergangs sind dabei ladungsträgerfrei und somit nicht leitend. Im Grenzfall wird der leitende Kanal zwi- 52
schen Source und Drain durch die Sperrschichtausdehnung regelrecht abgeschnürt, so dass der Transistor sperrt (Widerstand zwischen Source und Drain wird sehr hochohmig). Diese Abschnürung des Kanals nennt man Pinch Off. Ein großer Vorteil des Feldeffekttransistors liegt in dem sehr hohen Eingangswiderstand des steuernden Gates gegenüber Source und Drain (in Sperrrichtung betriebener pn-übergang). Beim Isolierschicht-FET (sieh Kapitel 4.3) befindet sich sogar eine nichtleitende Oxidschicht zwischen Gate und Drain-Source-Kanal, so dass der Eingangswiderstand praktisch gegen unendlich steigt. Schaltbilder des Sperrschicht-FET: n-kanal p-kanal 53
4.2 Ersatzschaltung und Kennlinien des Feldeffekttransistors Die folgenden Erläuterungen sollen am Beispiel eines Sperrschicht-Feldeffekttransistors erfolgen. Da hier ein leitender Kanal zwischen Drain und Source durch zunehmende Sperrschichtausweitung verengt, ergibt sich zunächst das Verhalten eines Widerstandes, der von der Gatespannung U GS gesteuert wird, da die Sperrschichtdicke von U GS abhängt. Ersatzschaltbild des Sperrschicht-FET als gesteuerter Widerstand Je negativer die Gatespannung gegenüber Source eingestellt wird, desto stärker verengt sich der leitende Kanal zwischen Drain und Source. Durch den Spannungsabfall innerhalb des Drain-Source-Bahngebietes ergibt sich aber zwischen Gate und Drain eine höhere Sperrspannung als U GS, nämlich U GS + U DS, wobei hier vorausgesetzt wird, dass U GS negativ ist. Daher weichen die Kennlinien von exakten Geraden bzw. jeweils konstanten Leitwerten bzw. Widerständen ab. Irgendwann kommt es schließlich zur vollständigen Abschnürung des leitenden Kanals (Pinch Off). Ausgangskennlinien bei kleiner Aussteuerung Sperrschichtverlauf 54
Im Bereich der Abschnürung kann der Drainstrom nicht weiter ansteigen. Der FET weist dann eine ausgeprägte Konstantstrom-Eigenschaft im Ausgangskreis aus. Die Abhängigkeit des Drainstromes hängt von der Gatespannung quadratisch ab und folgt dem Gesetz 2 U 1 GS I D I DS mit U P Pinch Off Spannung U P Diese Charakteristik gilt für den Abschnürfall. Durch die Source-Drain-Spannung wird dabei auch bei U GS =0 der Pinch-Off-Zustand erreicht (siehe Sperrschichtverlauf ). Ist hingegen die Source-Drain-Spannung sehr klein, wirkt der FET als gesteuerter Widerstand. Kennlinien am Beispiel BF245 (aus Datenblatt Philips): Eingangskennlinie Ausgangskennlinie 55
4.3 MOS-FET Neben dem beschriebenen Sperrschicht-FET gibt es auch Feldeffekttransitoren, die anstelle der charakteristischen Sperrschicht eine Metall-Oxid-Schicht aufweisen. Man nennt sie MOS- FET (Metal-Oxid-Semiconductor). Das Gate ist hier unabhängig von der Polarität der Vorspannung grundsätzlich durch die trennende Oxidschicht isoliert und stellt dadurch einen extrem hochohmigen Eingangswiderstand des Transistors dar. Beim selbstsperrenden MOS-FET wird durch eine angelegte Spannung am Gate ein leitender Kanal zwischen Source und Drain aufgebaut, der ohne Ansteuerspannung nicht vorhanden ist. Aufbau eines selbstsperrenden MOS-FET Das Substrat, hier p-dotiert, wird i.a. bereits intern mit dem Source-Anschluss verbunden. Drain wird mit positivem Potential gegenüber Source betrieben, das Gate wird ebenso positiv gegenüber dem Substrat vorgespannt. Dadurch bildet sich gegenüber der Gate-Elektrode eine negative Raumladungszone (die Löcher driften von der Oberfläche weg). In diese Raumladungszone fluten nun die Elektronen aus den n-zonen von Source und Drain und bilden als Oberflächenladung gegenüber vom positiv geladenen Gate eine leitende Verbindung zwischen Source und Drain. Mit steigender Gatespannung gegenüber Source (U GS ) wird der Kanal zunehmend leitend und somit ist eine Steuerungsmöglichkeit für den Drainstrom gegeben. 56
Der selbstleitende MOS-FET weist bei einer Gatespannung von 0V eine leitende Verbindung zwischen Drain und Source auf. Unter der Voraussetzung eines p-substrats führt hier eine negative Gatespannung dazu, dass gegenüber dieser Gate-Elektrode die freien Elektronen zurückweichen und eine positive Raumladungszone resultiert. Da in der Raumladungszone keine freien Ladungsträger vorhanden sind, ist sie nichtleitend. Bei zunehmend negativer Gatespannung wird der verbliebene leitfähige n-kanal zwischen Drain und Source immer dünner, also immer hochohmiger, bis der Abschnürfall eintritt (Pinch Off). Das Verhalten ist vergleichbar mit einem Sperrschicht-FET (J-FET). Aufbau eines selbstleitenden MOS-FET MOS-FET-Typen: selbstleitend selbstsperrend (Verarmungstyp) (Anreicherungstyp) n-kanal p-kanal n-kanal p-kanal 57
Kennlinien: selbstsperrender n-kanal MOSFET (Anreicherungstyp) (Beispiel 2N2002, entnommen aus Datenblatt Philips) selbstleitender n-kanal MOSFET (Verarmungstyp) (Beispiel BF964S, entnommen aus Datenblatt Vishay Semiconductors) BF964S ist ein Dual Gate MOSFET; dargestellt ist links die Gate- Source-Spannung von Gate 1 zum Drainstrom mit dem Parameter der Gate-Source-Spannung von Gate 2 58
4.4 Anwendung als Schalter und Logikbaustein MOSFETs werden vorzugsweise als Schalter eingesetzt. Mit ihnen lassen sich sehr verlustarme Logikbausteine realisieren. Typisch ist dabei der Einsatz von komplementären MOS- Transistoren (selbstsperrend), also der gemischte Einsatz von n- und p-kanal-mosfets. Diese Schaltungen tragen den Namen C-MOS (Common-MOS). Inverter NOR-Gatter X 1 X 2 Y 0 0 1 0 1 0 1 0 0 1 1 0 NAND-Gatter X 1 X 2 Y 0 0 1 0 1 1 1 0 1 1 1 0 59