Optimierung auf rekonfigurierbaren Rechensystemen

Optimierung auf rekonfigurierbaren Rechensystemen Evolution in dynamisch rekonfigurierbarer Hardware Peter Bungert Hartmut Schmeck Institut für Angewandte Informatik und Formale Bescheibungsverfahren (AIFB) Universität Karlsruhe (TH) 4. SPP Kolloquium RR Darmstadt, 01.-02. Juni 2006

bisherige Thematik Implementierung von Ameisenalgorithmen(ACO) auf rekonfigurierbaren Rechensystemen (FPGAs) Entwicklung FPGA-gerechter Varianten von Ameisenalgorithmen - PACO, CACO Nutzung der dynamischen Rekonfigurierbarkeit Partitionierung bei großen Problemen Anpassung an dynamische Veränderung von Problemparametern Neue Thematik: Evolution von Schaltungen auf dynamisch rekonfigurierbaren Rechensystemen Mitarbeiter: Peter Bungert Bernd Scheuermann (bis 31.03.2006) Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 2/16

Motivation Idee Organic und Ubiquitous Computing: dynamisch veränderlichen Anforderungen der Einsatzumgebungen Häufige Systemanpassungen Anpassungen sollten weitgehend automatisiert erfolgen, manuelle Eingriffe werden zukünftig immer weniger möglich sein Automatisierung durch evolutionäre Ansätze Ziel ist die on Chip -Optimierung von Schaltungen auf rekonfigurierbarer Hardware, unter Verwendung hardware-implementierter Optimierungsverfahren Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 3/16

Gliederung Evolvierbare Hardware 1 Evolvierbare Hardware Einführung Evolution von Hardware 2 Ameisenalgorithmen Evolution in Hardware Beschleunigung der Evaluation 3 Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 4/16

Vorgeschichte Evolvierbare Hardware Einführung Evolution von Hardware 1991 Louis evolviert kombinatorische Schaltungen als Beispiel für Design mit EAs. 1993 Vision von Hugo de Garis ( Darwin-Maschine ) 1995 1. Workshop zu EHW in Lausanne 1996 Adrian Thompson: intrinsischer Schaltungsentwurf auf einem FPGA Bennett und Koza evolvieren Analogschaltung 2000 Coello beschreibt die Evolution von HW mit Hilfe von Ameisenalgorithmen 2005 Greenwood untersucht evolutionäre Fehlerkorrektur unter Echtzeitbedingungen Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 5/16

Klassifizierung von EHW Einführung Evolution von Hardware Zieldomäne: analog (Schaltungsentwurf und Parameteroptimierung) digital (kombinatorisch oder sequentiell) Entwurfsmethode - Evaluation als Simulation (extrinsisch) in Hardware (intrinsisch) Abstraktionsebene Transistorebene Gatterebene Funktionale Blöcke anderer Anwendungsbereich: selbstreparierende Systeme Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 6/16

Vorgehensweise Evolvierbare Hardware Einführung Evolution von Hardware Üblicherweise Nutzung von Evolutionären Algorithmen (EA) 1 Population von zufälligen Lösungskandidaten 2 Bewertung der Kandidaten 3 Selektion von Eltern für Reproduktion 4 Reproduktion durch Crossover und Mutation Zeitkritisches Element: Bewertung der Kandidaten üblicherweise durch Testen aller möglichen Kombinationen von Eingangswerten Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 7/16

Beispiel Evolvierbare Hardware Einführung Evolution von Hardware Logikschaltung mit 8 Eingängen: 2 8 = 256 Kombinationen EA mit 10 Individuen und 1000 Generationen: 256 Bewertungen pro Individuum 2.6 10 6 Bewertungen insgesamt e e 0 7 f f(e) Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 8/16

Repräsentation Evolvierbare Hardware Einführung Evolution von Hardware In vielen Veröffentlichungen Matrixstruktur: E1 G11 G21 G31 A1 E2 G12 G22 G32 A2 E3 G13 G23 G33 A3 Gatter haben drei Felder: In1 In2 Type In1,In2: Eingang oder Gatterausgang der vorherigen Spalte Type {AND, OR, XOR, NOT, WIRE} Alle Gatter zusammen bilden den Genotyp Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 9/16

Repräsentation Evolvierbare Hardware Einführung Evolution von Hardware In vielen Veröffentlichungen Matrixstruktur: x 0 G11 XOR G21 XOR G31 o 1 y 0 G12 & G22 G32 OR c 1 c 0 G13 G23 & G33 Gatter haben drei Felder: In1 In2 Type In1,In2: Eingang oder Gatterausgang der vorherigen Spalte Type {AND, OR, XOR, NOT, WIRE} Alle Gatter zusammen bilden den Genotyp Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 9/16

Repräsentation Evolvierbare Hardware Einführung Evolution von Hardware In vielen Veröffentlichungen Matrixstruktur: x 0 G11 XOR G21 XOR G31 o 1 y 0 G12 & G22 G32 OR c 1 c 0 G13 G23 & G33 Volladdierer Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 9/16

Einführung Evolution von Hardware eingeschränkte Leistungsfähigkeit Evolution von einfachen Standardschaltungen: 2-Bit-, 3-Bit-Addierer/Multiplizierer 4fach-Multiplexer kleine Wahrheitstafeln 3-Bit-Zähler grösste erfolgreiche Evolution: 4x4-Bit-Multiplizierer (McCaskill, Tangen) Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 10/16

Probleme bei EHW Evolvierbare Hardware Einführung Evolution von Hardware 1 Repräsentation der Individuen Alternativen zur Matrixdarstellung? z.b. Anpassung an FPGA 2 Beschreibung der Zielfunktion Tabellen, BDD,...? Skalierbarkeit? 3 Abhängigkeit von HW-Plattform bei intrinsischer Evolution 4 Bewertung der Individuen Testen aller Kombinationen? Reduktion des Aufwands? 5 Langsamer Fortschritt der Evolution Alternative Ansätze? Andere Metaheuristiken? Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 11/16

Ameisenalgorithmen Ameisenalgorithmen Evolution in Hardware Beschleunigung der Evaluation Ansatz mit Ameisenalgorithmen (ACO) Ameisenalgorithmen in vielen Bereichen erfolgreich Erfahrung mit ACO in unserer Arbeitsgruppe Bisher erst einmal versucht worden (Coello, 2000) vielversprechende Ergebnisse, aber Ansatz wurde nicht weiter verfolgt. genutzte Ameisenalgorithmen bieten Verbesserungspotential Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 12/16

Evolution in Hardware Ameisenalgorithmen Evolution in Hardware Beschleunigung der Evaluation Bisherige Forschung hat gezeigt, dass FPGAs gut geeignet sind für Algorithmen wie ACO Rekonfigurierbare Struktur gut geeignet für Umsetzung einer Schaltung Bewertung lässt sich in HW (FPGA) parallelisieren Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 13/16

Beschleunigung der Evaluation Statistischer Ansatz Ameisenalgorithmen Evolution in Hardware Beschleunigung der Evaluation Partielles Testen: statistische Aussage über Qualität der Schaltung zu Beginn des EA wenige Testfälle Konvergenzabhängige Erhöhung der Anzahl endgültige Funktionsüberprüfung mit allen Testfällen Auswahl der Testfälle zufällig durch Koevolution Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 14/16

Ziel: Automatisierung des Entwurfs und der Anpassung von Schaltungen für dynamisch veränderliche Randbedingungen Untersuchung alternativer Metaheuristiken für EHW Implementierung der Algorithmen in HW Reduktion des Bewertungsaufwandes durch Einsatz statistischer Selektion von Testfällen Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 15/16

Vielen Dank für Ihre Aufmerksamkeit! Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 16/16