Vorlesung "Struktur von Mikrorechnern" (SMR)
|
|
- Gregor Eberhardt
- vor 7 Jahren
- Abrufe
Transkript
1 Speicherbänke beim 886 Wegen Kompatibilität 885 mit 886/888 Aufteilung in 2 Speicherbänke mit je 8-Bit Breite => 6-Bit Zugriffe auf ungerade Adressen erfordern zwei 8-Bit Zugriffe A - A9 Ao EN 52 K Byte ungerade Adresse EN 52 K Byte gerade Adresse Zusätzliches Zugriffssignal \ Ao 6 Bit obere 8 Bit untere 8 Bit keine Auswahl 6 Bit D - D Kap.2 7 / 4 PN-Belegungen beim 886 AD4 AD3 AD2 AD AD AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD AD NM NTR CLK CPU Adress- und gemultiplext => AD bis AD V CC AD5 A6 A7 A8 A9 HOLD HLDA WR M/O NTA TEST READY RESET S3 S4 S5 S6 S7 A 6 bis A 9 gemultiplext mit Statussignalen S 3 bis S 6 RQ/GT RQ/GT LOCK S2 S S QS QS Segmentregister F (nterrupt Enable Flag) S6, wenn mehrere Coprozessoren im System, z. B. 887 und 889. Bei Übergabe an 889 wird 887 dies signalisiert (Request, Grant) (Request, Grant) (Bus Priority Lock Control) Data Transmit/Receive Data Enable nstruction Queue Status Bus Cycle Status Multiplexbus Kap.2 8 / 4 Dr. R. Viga / EBS 28
2 Zugriff auf nterrupts besitzt lediglich 2 nterrupteingänge - über Befehl NT n sog. Softwareinterrupts - über Leitung NTR sog. Hardwareinterrupts - Hardwareinterrupt erfordert zusätzlich Vektor im Bereich H bis 2 H (Zeiger auf Eintrag in nterruptvektortabelle) Vektoren (nterruptquellen) möglich - Einträge in Vektortabelle enthalten P- und CS-Werte der zugehörigen nterruptserviceroutine -NM-Pin (unbedingter nterrupt) löst Hardwareinterrupt NT2 aus -RESET (unbedingter nterrupt) führt zu Adresse FFFFH (CS = FFFF, P = ) Non Mascable nterrupt NTerrupt Request AD4 AD3 AD2 AD AD AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD AD NM NTR CLK CPU V CC AD5 A6 A7 A8 A9 HOLD HLDA WR M/O NTA TEST READY RESET NTerrupt Acknowledge System Reset Kap.2 9 / 4 nterruptwirkung: : Vergleich 886/888 mit / 888 Format NT: Wirkung NT: Retten von Daten Sprung zu Ziel (F):= V (SP):=(SP)-2 ((SP)+:(SP)):=Flags (TF):= (SP):=(SP)-2 ((SP)+:(SP)):=(CS) (CS):=(Type x 4 + 2) (SP):=(SP)-2 ((SP)+:(SP)):=(P) (P):=(Type x 4) type if V = externe nterrupts gesperrt kein single-step-mode Vektoradressen 4 H Sonderfall: falls V = ist type = 3 (=> -Byte-Befehl!) d.h. NT 3 wird in -Byte-Befehl übersetzt Vektortabelle 6 Bit CS P CS H P Vektornummern -255 Wirkung RST ((SP)-) (PCH) n: ((SP)-2) (PCL) 885 (SP) (SP)-2 (PC) 8 x n ; n = 7 Es wird der an der Stelle 8 x n abgelegte Befehl beschafft. nterruptmaske : E NTR sperrbar über D-Befehl, E gibt NTR frei (disable/enable) Kap.2 2 / 4 Dr. R. Viga / EBS 28 2
3 Ablauf bei nterruptauslösung über NTR (886/88) ) Über die NTR-Leitung erhält der Prozessor die Anforderung eines externen Gerätes auf Datenaustausch. 2) Der momentane Befehl wird beim i886 noch zu Ende geführt. 3) Die für eine Programmfortsetzung wichtigen Register werden in den Stack gerettet. 4) Der Prozessor reagiert und sendet das Quittungssignal NTA (nterrupt Acknowledge). 5) Das anfragende Gerät sendet den Befehl NT(N) auf den. Darin bedeutet N eine 8 Bit Unterbrechungsnummer ( bis 255). 6) Die Unterbrechungsnummer wird durch zweimaliges Linksverschieben mit 4 multipliziert und zur Adressierung der Vektortabelle benutzt. 7) Der Prozessor lädt die neuen CS- und PC/P-nhalte aus der Vektortabelle. 8) Die nterrupt Routine wird ausgeführt. 9) Der RET Befehl wird gesetzt. ) Das abgebrochene Programm wird fortgesetzt. Kap.2 2 / 4 Der nterruptcontroller Aufweitung der möglichen nterrupts -Vereinfachung der nterruptnutzung -nterrupt Maskierung -nterrupt-prioritäten NTA Prozessorschnittstelle NTR D - D7 DATA BUS BUFFER CONTROL LOGC WR A belegt 2 Adressen CS READ/ WRTE LOGC N SERVCE REG (SR) PRORTY RESOLVER NTERRUPT REQUEST REG (RR) R R R2 R3 R4 R5 R6 R7 Schnittstelle zu weiteren 8259 CAS CAS CAS2 SP/EN CASCADE BUFFER/ COMPARATOR NTERNAL BUS NTERRUPT MASK REG (MR) Peripherieschnittstelle Kap.2 22 / 4 Dr. R. Viga / EBS 28 3
4 B C - F B C - F B 2C - 2F B 3C - 3F B 4C - 4F B 5C - 5F B 6C - 6F B 7C - 7F A B C D E F A B C D E F Belegung der nterrupts im PC Funktion Division durch Null Single Step Nicht unterdrückbarer nterrupt (NM) Haltepunkt (Breakpoint) Überlauf Bildschirmausdruck Zeitgeber (Timer) Tastatur Diskettenlaufwerk Video-/O Geräte-Check Speicher-Check Disketten/Festplatten-/O RS-232C-/O Tastatur-/O Drucker-/O Urladen (Bootstrap) Tageszeit Tastaturunterbrechung Zeitgeber (Timer) Videoinitialisierung Disketten/Festplatten-Parametertabelle Zeichentabelle jeweils 4 Byte zur Speicherung von Codesegment (CS) und nstructionspointer (P) Hardware nterrupts im PC T im AT DOS-nterrups B 8C - 8F B 9C - 9F BOS-nterrups Speicherstelle nterruptnummer Speicherstelle nterruptnummer A - FF 28-3F - FF 4-7F 2-3C3 8 - F 3C4-3FF F - FF nterruptnummern Hardware Software Master Slave R NT 8h R NT 9h R2 R3 R4 R5 R6 R7 R8 R9 R R R2 R3 R4 R5 NT 7h NT 7h NT 72h NT 73h NT 74h NT 75h NT 76h NT 77h NT Bh NT Ch NT Dh NT Eh NT Fh Funktion Programmende MS-DOS Einsprung Abbruchadresse CTRL-C-Ausgangsadresse Programmabbruch bei fatalem Fehler Disk lesen Disk schreiben Programm abbrechen und im Speicher halten Nicht in Verwendung Für BASC reserviert Nicht in Verwendung Aufgabe Timer Kanal Tastatur Slave-Kontroller Uhr Umgelenkt nach NT AH frei (COM 3) frei (COM 4) frei math. Coprozessor Festplattenkontroller frei Serielle Schnittstelle 2 Serielle Schnittstelle Parallele Schnittstelle 2 Diskettenkontroller Parallele Schnittstelle Kap.2 23 / 4 Einstellungsmöglichkeiten beim 8259 Prioritäten Prioritätsregelung wird über Schieberegister verwaltet nterruptpriorität lässt sich ringförmig verschieben (RQ = höchste Priorität, RQ7 = niedrigste Priorität) Bsp.: RQ3 auf Priorität 7 RQ P Zusätzlich Möglichkeit für rotierende Prioritäten (nach nterruptauslösung wird Prioritätsregister um ein Bit rotiert zyklische Prioritätsänderung) Triggerart/nterruptterminierung: Flankentriggerung / Pegeltriggerung / Polling! (nur einstellbar für alle 8-Eingänge) Auto EO (nach Durchschalten wird SR-Eintrag gelöscht) Normal EO (nterruptserviceroutine schickt nach Beendigung des nterrupts ein EO- Signal) nteruptmaskierung Jede der acht nterruptleitungen kann über ein Bit maskiert werden ( = gesperrt, = frei) Adresslage in Vektortabelle Die Startadresse für die nterruptvektoren ist 8-Bit-Blockweise verschiebbar A 7 A 6 A 5 A 4 A 3 Die nterruptvektoren belegen immer acht aufeinander folgende Adressen! Kap.2 24 / 4 Dr. R. Viga / EBS 28 4
5 G e r ä t z.b. Timer Schnittstelle nterruptsteuerbaustein 8259A Adresse $2 und $2 Kennzahl Der 8259 im PC NTA A (AT) Kennzahl Nr. $ $ Vektortabelle Adresse Vektor $ CS : P $ 4 CS : P Prozessorinterrupts Geräteinterrupts Softwareinterrupts (Betriebssystem) weitere nterrups $FF $ 3FC CS : P Externe Sperre T/PC : $A AT : $7 B7 NM RESET : gesp. : frei NTR & & Steuerung interne Sperre : gesp. : frei Vektor $2 Start bei $FFFF : Kennzahl *4 Befehl NT n Prozessor CS P Flag retten nach Stapel M i k r o p r o z e s s o r 8 x 86 Kap.2 25 / 4 Registerprogrammierung des 8259 Die Programmierung des 8259 erfolgt über Register, die jeweils über zwei Adressen im /O-Speicherbereich des PC angesprochen werden. Man unterscheidet: - CW s nitialisierungs-kontrollworte, CW bis CW 4 - OCW s Operations-Kontrollworte, OCW bis OCW 3 (dynamisch veränderbar) CW PORT ($2):=$3; x x x x CW 4 nötig fest nur ein Kontroller Flankentriggerung nitialisierung im PC/T CW 2 PORT ($2):=$8; nterrupt-vektor 8 CW 4 PORT ($2):=$9; x x x 886/888 normal EO (nicht AE) als Slave Anforderung gepuffert normale Prioritäten Kap.2 26 / 4 Dr. R. Viga / EBS 28 5
6 Registerprogrammierung des 8259 Master Slave CW PORT ($2):=$; PORT ($A):=$; CW 2 PORT ($2):=$8; PORT ($A):=$7; CW 3 PORT ($2):=$4; nitialisierung im AT CW Slave auf nt 2 PORT ($A):=$2; x x x x x dentifik. Nr. von Slave auf nt 2 PORT ($2):=$; PORT ($A):=$ Kap.2 27 / 4 Unterstützung von nterrupts in PASCAL PROCEDURE <Name> (FLAGS,CS,P,A,B,C,D,S,D,DS,ES,BP:WO); Eröffnet eine Prozedur <Name> und sichert die Prozessorregister, außer das Prozessorstatusregister NTERRUPT; Dieses reservierte Wort direkt nach der Prozedurdeklaration macht aus einer Prozedur eine nterruptprozedur nterrupt anmelden: <Variable> <Prozedurname>; Einsprungadresse ermitteln GETNTVEC (<nterruptnr.>,<variable>); alte Einsprungadresse sichern ALTNTV SETNTVEC (<nterruptnr.>,<variable>); neue Einsprungadresse <nterruptprozedur> oder NTV Sichern der Flag-Registern NLNE ($9C); Flags komplett auf den Stack retten NLNE ($9D); Flags vom Stack zurückholen (Entsprechen den PUSH- und POP-Befehlen des 886/888) Kap.2 28 / 4 Dr. R. Viga / EBS 28 6
7 886/888 im Minimum-Modus Modus Taktgenerator SAB V CLK WR M/O 8283 D...7 D Q D...7 STB C Prozessor SAB 886 A 6 bis A 9 STroBe STB Latch SAB 8283 Data ENable AD bis AD 5 Data Transmit / Receive 8287 Multiplexbus Speicher Eingabe- Ausgabe- Bausteine A...7 B...7 T Treiber SAB 8287 T Betriebsmodi Kap.2 29 / 4 886/888 im Maximum-Modus Modus (Mehrrechnerbetrieb) CLK Buscontroller SAB 8288 /O Read Condition Taktgenerator SAB 8284 S CLK S S2 S S S2 NTA ORC OWC MC MWTC /O Write Condition Memory ReaD Condition Prozessor SAB 886 A 6 bis A 9 STB Latch SAB 8283 Memory WriTe Condition AD bis AD 5 Multiplexbus Speicher Eingabe- Ausgabe- Bausteine T Treiber SAB Betriebsmodi Kap.2 3 / 4 Dr. R. Viga / EBS 28 7
Teil 6: PIC Studiengang Technische Informatik (TI) Prof. Dr.-Ing. Alfred Rożek. nur für Lehrzwecke Vervielfältigung nicht gestattet
-Berlin Teil 6: PIC 8259 Studiengang Technische Informatik (TI) Prof Dr-Ing Alfred Rożek nur für Lehrzwecke Vervielfältigung nicht gestattet EMC45: Interrupt 4112002 Folie: 1 Prof Dr-Ing Alfred Rozek Berlin
MehrInterruptverarbeitung
Interruptverarbeitung Ein Interruptaufruf unterbricht die gerade ablaufende Befehlsfolge in der Weise, daß nach Beendigung des laufenden Befehls nicht der nächste Befehl des Hauptprogramms ausgeführt,
MehrMikrocomputertechnik. 6. Exceptionhandling ( Ausnahmebearbeitung)
6. Exceptionhandling ( Ausnahmebearbeitung) Exception: Exception ist eine besondere Situation, auf die der Prozessor mit einem speziellen Programm (Exceptionroutine) reagieren muss. Das gerade ablaufende
Mehr2
TINF Interrupts EDT-Referat Jürgen Schwarzbauer 2ANB 1995/96 Inhalt : Was ist ein Interrupt? Zweck von Interrupts Maskierbare und nicht maskierbare Interrupts Aufruf eines Interrupts Anwendung von Interrupts
MehrVorlesung "Struktur von Mikrorechnern" (SMR)
Unterscheidung nach Instruktionsstruktur Kap. 6 / 34 Unterscheidung nach Befehlstypen: Übersicht Register-Register MOV r r, r 2 A Speicher/Peripherie Register Transferbefehle LDA addr STA addr Konstante
MehrKap.2 Befehlsschnittstelle. Prozessoren, externe Sicht
Kap.2 Befehlsschnittstelle Prozessoren, externe Sicht 2.1 elementare Datentypen, Operationen 2.2 logische Speicherorganisation 2.3 Maschinenbefehlssatz 2.4 Klassifikation von Befehlssätzen 2.5 Ausnahmesituationen
MehrVorlesung "Struktur von Mikrorechnern" (SMR)
2 16-Bit Bit-Prozessoren 2.4 Datentypen in PASCAL 2.5 PIN-Funktionen beim I 8086 2.5.1 Adressbus 2.5.2 Multiplexbus 2.5.3 Interruptlogik 2.5.4 Betriebsmodi 2.6 Mehrrechnerkonzept Inhaltsverzeichnis Kapitel
MehrDatentechnik. Prinzipieller Aufbau eines Schnittstellenbausteins
Prinzipieller Aufbau eines Schnittstellenbausteins DB /CS A0-Ai R/W Reset Takt Int IntAck zum µp Datenbus Puffer Steuerung Interruptsteuerung & IF Statusregister IE Steuerregister Befehlsregister Datenregister
Mehr8051Speicherorganistaion. SFR u. oberer Datenspeicherbereich teilen sich den SPECIAL FUNCTION REGISTER. gleichen Adreßbereich. indirekt adressierbar
intern (auf CPU) PROGRAMMSPEICHER extern 2K bis 64K ROM 051: 4K max 64K 051:64K 051Speicherorganistaion 13.04.2000 - v3 extern interner XRAM DATENSPEICHER intern (auf CPU) SPECIAL FUNCTION REGISTER SFR
Mehr11. Die PC-Schnittstelle
PC-Schnittstelle Funktion -1. Die PC-Schnittstelle.1. Funktion Die folgenden Angaben gelten ohne Einschränkung für den PC, PC-XT, PC-AT, AT-386, AT-486 und kompatible Rechner. Sie sind nur für jene interessant,
MehrMikroController der 8051-Familie
i Dipl.-Ing. Roland Dilsch MikroController der 8051-Familie Aufbau, Funktion, Einsatz Vogel Buchverlag Inhaltsverzeichnis Vorwort 5 1 Was ist ein MikrocontroUer? 13 1.1 Aufbau eines Computers 13 1.2 Entstehung
Mehri386 Interrupt-Deskriptortabelle (IDT)
Agenda: IRQ-Behandlung in OO-Stubs Interrupts und Traps bei x86 Die Interrupt-Deskriptor-Tabelle (IDT) Aufbau der IDT Traps und Hardware IRQs Der Programmierbare Interruptcontroller PIC 8295A Aufbau Verwendung
MehrDatenübertragung per Direct Memory Access (DMA)
Datenübertragung per Direct Memory Access (DMA) Durch einen direkten Speicherzugriff können die Daten ohne Umweg über den Prozessor in den Speicher geschrieben werden. So lässt sich die Ausführungsgeschwindigkeit
MehrMikrocomputertechnik
Mikrocomputertechnik Thema: CPU Timing XC888 und Interrupt System des XC888 und Timer/Counter 0 und 1 -Im InterruptBetrieb - CPU Timing XC888 CPU Timing XC888 Befehl Befehl Befehl Befehlszyklus Befehlszyklus
MehrInterrupt. Externe Interrupts 0 und 1
Interrupt In vielen Applikationen müssen Mikrocontrollersysteme auf nicht vorhersehbare Ereignisse schnell reagieren (Echtzeitanwendungen). Diese Forderung erfüllt die Interruptschaltung. Ein durch ein
MehrÜbung zu Betriebssystembau (Ü BS)
Übung zu Betriebssystembau (Ü BS) Interruptbehandlung in OOStuBS Wanja Hofer Lehrstuhl für Informatik IV WS 07/08 1 Agenda: IRQ-Behandlung in OOStuBS Interrupts und Traps beim x86 Die Interrupt-Deskriptor-Tabelle
MehrVorlesung "Struktur von Mikrorechnern" (CBS)
Ziele eines Mehrrechnerkonzeptes - Aufteilung von Aufgaben auf mehrere en kostengünstige Leistungssteigerung -einzelne en können auf privaten und auf gemeinsamen zurückgreifen -en können selbständig agieren
MehrKapitel 18. Externe Komponenten
Kapitel 18 Externe Komponenten 31.05.11 K.Kraft E:\MCT_Vorlesung\MCT2011\Externe_31\Externe.odt 18-1 Anschluss von externen Komponenten Einfachste Art : Direkt an einem Port Beispiel Ausgabe : 7-Strich
MehrKonzepte von Betriebssystem- Komponenten Ausnahme- / Unterbrechungsbehandlung
Konzepte von Betriebssystem- Komponenten Ausnahme- / Unterbrechungsbehandlung Sommersemester 2005 Uni Erlangen Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebsysteme Tarek Gasmi Tarek.Gasmi@informatik.stud.uni-erlangen.de
MehrMikrocomputertechnik. Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 -
Mikrocomputertechnik Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 - Mikroprozessor-Achritekturen Folie 2 Mikroprozessor-Achritekturen Klassifizierung anhand Wortbreite CPU-Architektur und Busleitungen
MehrE Mikrocontroller-Programmierung
E Mikrocontroller-Programmierung E Mikrocontroller-Programmierung E.1 Überblick Mikrocontroller-Umgebung Prozessor am Beispiel AVR-Mikrocontroller Speicher Peripherie Programmausführung Programm laden
Mehr4.0 Der Atmel AT89LPx052 Mikrocontroller
4.0 Der Atmel AT89LPx052 Mikrocontroller Die ersten beiden Derivate der Atmel LP Familie sind der AT89LP2052 und der AT89LP4052 in verschiedenen Gehäusevarianten mit 2 Kbytes bzw. 4 KBytes Flash. Gegenüber
MehrKonzepte von Betriebssystem-Komponenten. Ausnahme- / Unterbrechungsbehandlung
Konzepte von Betriebssystem-Komponenten Sommersemester 2005 Uni Erlangen Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebsysteme Tarek Gasmi Tarek.Gasmi@informatik.stud.uni-erlangen.de Tarek Gasmi
MehrBetriebssystembau. 3. Übung. Michael Engel Arbeitsgruppe Eingebettete Systemsoftware. Lehrstuhl für Informatik 12 TU Dortmund
Betriebssystembau 3. Übung Michael Engel Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund michael.engel@tu-dortmund.de http://ess.cs.uni-dortmund.de/~me/ 1 Agenda: IRQ-Behandlung
MehrMikroprozessortechnik Grundlagen 1
Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega28 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes
MehrHardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg
Hardware PCI-Bus Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Hardware PCI-Bus 1/23 2008-08-06 Übersicht Inhalt:
MehrHardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg
Hardware PCI-Bus Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2007/2008 Hardware PCI-Bus 1/23 2007-10-26 Übersicht Inhalt:
MehrAufgabe 2 - Erweiterung um PIC und Interrupts
Aufgabe 2 - Erweiterung um PIC und Interrupts Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS2010/2011 Aufgabe 2 - Erweiterung um
MehrAufgabe 2 - Erweiterung um PIC und Interrupts
Aufgabe 2 - Erweiterung um PIC und Interrupts Rainer Müller Department Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2014/2015 R. Müller Erweiterung
MehrÜbung "Struktur von Mikrorechnern" (SMR)
1 ie Controller der TLCS 900 Familie und ihre Schaltungstechnik 1.2 Speicherorganisation des TLCS 900 Inhaltsverzeichnis Kapitel 1 Kap.1 1 / 14 llgemeines Bei der TLCS-900-Familie von Toshiba handelt es
MehrTECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl
MehrCache-Speicher. Design Digitaler Systeme. Prof. Dr.-Ing. Rainer Bermbach
Cache-Speicher Design Digitaler Systeme Prof. Dr.-Ing. Rainer Bermbach Übersicht Cache-Speicher Warum Cache-Speicher? Cache-Strukturen Aufbau und Organisation von Caches Cache-Architekturen Cache-Strategien
MehrRessourcenübersicht Rack PC 840, Box PC 840
Ressourcenübersicht Rack PC 840, Box PC 840 RESOURCE_Rack840 Seite 1 von 5 Belegung der I/O-Adressen: IO-Adresse Größe Bedeutung (hex) von bis byte Grundfunktion mögliche alternative Funktion 0000 000F
MehrName: ES2 Klausur Thema: ARM Name: Punkte: Note:
Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 75 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel
MehrFunktions-Blockschaltbild des Mikroprozessors 8085
INTA RST5.5 RST7.5 Zeit und Ablaufsteuerung READY HOLD RESET IN Adressenbus AdressenDatenBus FunktionsBlockschaltbild des Mikroprozessors 8085 READY HOLD 4OLDA IVTR I NTA I Daten werden mit der steiqenden
MehrSingle- und Multitasking
Single- und Multitasking Peter B. Ladkin ladkin@rvs.uni-bielefeld.de Peter B. Ladkin Command Interpreter (ComInt) läuft wartet auf Tastatur-Eingabe "liest" (parst) die Eingabe (für Prog-Name) Macht "Lookup"
MehrVorlesung "Struktur von Mikrorechnern" (SMR)
4 E/A- und Coprozessoren 4. Maßnahmen zur Leistungssteigerung 4.. Doppelter Datenbus 4.. Adressberechnung durch separate Hardware 4..3 Pipelinestruktur 4..4 Schieberegister für Multiplikation/Division
MehrEin- Ausgabeeinheiten
Kapitel 5 - Ein- Ausgabeeinheiten Seite 121 Kapitel 5 Ein- Ausgabeeinheiten Am gemeinsamen Bus einer CPU hängt neben dem Hauptspeicher die Peripherie des Rechners: d. h. sein Massenspeicher und die Ein-
MehrRainbow-OS Architekturseminar Thema: Interrupt-Controller
Rainbow-OS Architekturseminar Thema: Interrupt-Controller Überblick 1. Einführung 2. Wichtige Begriffe 2.1 Interrupt Request 2.2 Interrupt Vektor 2.3 Interrupt Service Routine 3. Interrupts im Einzelnen
MehrTechnische Dokumentation
Mit dem Erweiterungsmodul wird ein System mit einem Multitaskingcomputer der BASIC- Tiger TM Familie um 64 Ein- und Ausgänge erweitert. Das Modul bietet sechs 8-Bit I/O Ports, dessen Bits einzeln als Eingang
MehrName: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note:
Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 95 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel
MehrDer Intel 8086 Reto Gurtner 2005
Der Intel 8086 Reto Gurtner 2005 1 1. DIE INTERNEN REGISTER... 3 1.1 ALLGEMEINE REGISTER AX, BX, CX UND DX... 3 DAS AX-REGISTER... 4 DAS BX-REGISTER... 4 DAS CX-REGISTER... 5 DAS DX-REGISTER... 5 1.2 DIE
MehrTechnische Informatik 1 Übung 5: Eingabe/Ausgabe (Computerübung) Georgia Giannopoulou, ETZ G & 18.
Technische Informatik 1 Übung 5: Eingabe/Ausgabe (Computerübung) Georgia Giannopoulou, ETZ G77 ggeorgia@tik.ee.ethz.ch 17. & 18. November 2016 Inhalt Implementierung von Device-I/O mittels Polling und
MehrVorbemerkungen zum 5. Versuchstag:
Vorbemerkungen zum 5. Versuchstag: Ziel des fünften Versuchstages ist es:! Die Verbindung von Mikroprozessoren mit peripheren Geräten kennen zu lernen;! den Umgang mit Peripherie-Bausteinen zu üben; Im
MehrRechnerorganisation. 1. Juni 201 KC Posch
.6.2 Rechnerorganisation. Juni 2 KC Posch .6.2 2 .6.2 Front Side Bus Accelerated Graphics Port 28 MHz Front Side Bus North Bridge RAM idge South Bri IDE USB PCI Bus 3 .6.2 Front Side Bus Front Side Bus
Mehr10. Die Adressierungsarten des MSP 430
10. Die Adressierungsarten 10.1 Übersicht über die Adressierungsarten 10.2 -Operanden 10.3 Indexregister mit Distanz 10.4 Symbolische (relativ zum ) 10.5 Absolute 10.6 Indirekte 10.7 Indirekte Adressierung
MehrPraktikum Mikrocomputertechnik. Anleitung
Praktikum Mikrocomputertechnik Anleitung Im Praktikum wird der Mikrocontroller 68332 von Motorola verwendet. Dieser Mikrocontroller besteht aus einer 32-Bit CPU und integrierten Peripheriebausteinen (ser.
MehrVorwort 8. Kap. 1: Grundlagen 10
Inhaltsverzeichnis Vorwort 8 Kap. 1: Grundlagen 10 1.1 Analogie zwischen der Spieluhr und einem Prozessor 10 1.2 Unterschiede zwischen Mikroprozessor und Spieluhr 11 1.3 Die Programmierung eines Mikroprozessors
MehrTeil 2. Studiengang Technische Informatik (TI) Prof. Dr.-Ing. Alfred Rożek. nur für Lehrzwecke Vervielfältigung nicht gestattet
Teil 2 Studiengang Technische Informatik (TI) Prof Dr-Ing Alfred Rożek nur für Lehrzwecke Vervielfältigung nicht gestattet EMC45: Teil2 15102003 Folie: 1 Prof Dr-Ing Alfred Rozek Berlin Anschlussgruppen
MehrName : Klasse : Punkte : Note :
Name : Klasse : Punkte : Note : Zeit: 08.00 bis 09.30 Es dürfen alle Unterlagen verwendet werden. Die Aufgaben sind möglichst direkt auf den Blättern zu lösen (Antworten bitte in ganzen Sätzen!), bei Bedarf
Mehr8. Beschreibung des Prozessors MSP 430
8. Beschreibung des Prozessors MSP 430 8.1 Die Eigenschaften des MSP 430 8.2 Die Register des MSP 430 8.3 Der Aufbau des Speichers 8.4 Interrupts 8.5 Der Watchdog Programmierkurs II Wolfgang Effelsberg
MehrRechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1
9. SPEICHER UND CACHE (c) Peter Sturm, University of Trier 1 Inhalt Grundlagen Speichertypen RAM / ROM Dynamisches RAM Cache- Speicher Voll AssoziaNv n- Wege AssoziaNv Direct Mapping Beispiel: 8 Bit- Register
MehrMikrocomputertechnik mit der 8051-Controller-Familie
Mikrocomputertechnik mit der 8051-Controller-Familie Hardware, Assembler, C Bearbeitet von Jürgen Walter Neuausgabe 2008. Buch. xiii, 311 S. ISBN 978 3 540 66758 2 Format (B x L): 15,5 x 23,5 cm Weitere
MehrForth-Vokabular. Vokabular für Attiny2313-Forth Stand: A: Assembler-Wort F: Forth-Wort C: Compiler-Wort
Vokabular für Attiny2313-Forth - 1 - Forth.voc Forth-Vokabular Stand: 01.11.2012 A: Assembler-Wort F: Forth-Wort C: Compiler-Wort. A gibt TOS auf Port B aus; (Datenrichtungsbits von Port B werden alle
MehrVon-Neumann-Architektur
Von-Neumann-Architektur Bisher wichtig: Konstruktionsprinzip des Rechenwerkes und Leitwerkes. Neu: Größerer Arbeitsspeicher Ein- und Ausgabewerk (Peripherie) Rechenwerk (ALU) Steuerwerk (CU) Speicher...ppppp...dddddd..
MehrSerielle Schnittstellen
Serielle Schnittstellen Grundbegriffe Seriell, Parallel Synchron, Asynchron Simplex, Halbduplex, Vollduplex Baudrate, Bitrate Serielle Datenübertragung Senden von Daten Bit für Bit 1 0 1 1 Serielle Datenübertragung
MehrSIOSLAB. Technische Daten:
SIOSLAB Das SIOSLAB ist ein universelles PC-Interface mit 8 digitalen Ein- und Ausgängen, 2 analogen Eingängen sowie wahlweise mit 2 PWM-Ausgängen. Der Anschluss erfolgt über die serielle Schnittstelle
MehrName : Klasse : Punkte : Note :
ESI Semesterendprüfung 15.6.2009 Name : Klasse : Punkte : Note : Zeit: 12.50 bis 13.35 Die Aufgaben sind möglichst direkt auf den Blättern zu lösen (Antworten bitte in ganzen Sätzen!), bei Bedarf die Rückseite
MehrProseminar: Konzepte von Betriebsystem-Komponenten (KVBK)
Proseminar: Konzepte von Betriebsystem-Komponenten (KVBK) Schwerpunkt Linux Interrupts, Softirqs, Tasklets, Bottom Halves Interrupts: Softirqs, Tasklets, Bottom Halves 1 Thomas Engelhardt Übersicht: Klassifizierung
MehrTag 3 Timer, ADC und PWM
Tag 3 Timer, ADC und PWM 09/01/10 Fachbereich Physik Institut für Kernphysik Bastian Löher, Martin Konrad 1 Analog-Digital-Wandler Arbeitet durch schrittweise Näherung Aktivieren des ADCs durch ADC Enable
MehrBeschreibung RS232-Protokoll für POWER-TRAP Fotovoltaik-Wechselrichter (ab Protokollversion ENS1 = 5 und ENS2 = 6)
Beschreibung RS232-Protokoll für POWER-TRAP Fotovoltaik-Wechselrichter (ab Protokollversion ENS1 = 5 und ENS2 = 6) 1. Allgemein Da die RS232-Schnittstelle elektrisch auch mit der RS485-Schnittstelle verbunden
MehrSTM32 - Schieberegister, SPI - u
STM32 - Schieberegister, u23 2013 andy, florob, gordin, ike, meise, tobix, zakx e.v. http://koeln.ccc.de Cologne 2013-11-04 STM32 - Schieberegister, - u23 2013 1 Schieberegister Schieberegister Codebeispiel
MehrAdressierung von Speichern und Eingabe- Ausgabegeräten
Adressierung von Speichern und Eingabe- Ausgabegeräten Adressdecodierung Die Busstruktur von Prozessorsystemen verbindet die Bauteile über gemeinsame Leitungen. Auf dem Bus darf zu einer Zeit immer nur
MehrBCM8-Modbus. Dokumentation. 8-Kanal Countermodul mit S0-Eingängen und Modbus Datenschnittstelle. BCM8-Modbus. Modbus A+ B- A+ B-
BCM8-Modbus 8-Kanal Countermodul mit S0-Eingängen und Modbus Datenschnittstelle S0-1 + - 2 + - 3 + - 4+ S0-5 + - 6 + - 7 + - 8+ S0-IN1 S0-IN2 S0-IN3 S0-IN4 S0-IN5 S0-IN6 S0-IN7 S0-IN8 PWR BCM8-Modbus Modbus
MehrÜbung 7 Rechnerstrukturen
Übung 7 Rechnerstrukturen Aufgabe 7.: X X2 X3 X4 F F2 F3 F4 X-X4 sind alle möglichen Binär-Werte. F-F2 ist das Ergebnis der Multiplikation von (XX2) und (X3X4). Dabei funktioniert die Multimpliation folgendermaßen:
MehrAVR-Mikrocontroller in BASCOM programmieren
jean-claude.feltes@education.lu 1 AVR-Mikrocontroller in BASCOM programmieren Der IC-Bus (TWI-Interface) Allgemeines Spezifikationen des IC-Busses: http://www.nxp.com/acrobat_download/literature/9398/39311.pdf
MehrComputeranwendung in der Chemie Informatik für Chemiker(innen) 3. Software
Computeranwendung in der Chemie Informatik für Chemiker(innen) 3. Software Jens Döbler 2003 "Computer in der Chemie", WS 2003-04, Humboldt-Universität VL3 Folie 1 Grundlagen Software steuert Computersysteme
MehrBetriebssysteme Kap B: Hardwaremechanismen
1 Betriebssysteme Kap B: Hardwaremechanismen 2 Beispielprozessor Ein- / Ausgabe p[ ] ir Leitwerk pc Register a f sp Rechenwerk Speicher m[ ] Spezielle Register Flagregister f f.i: Interrupt-Enable-Flag
MehrEEPROM Lesen/Schreiben über SPI-Bus
EEPROM Lesen/Schreiben über SPI-Bus Experiment EEPROMtest 6 A.Schultze / DK4AQ 15.06.2013 Was ist ein EEPROM? EEPROM = Electrical Erasable Programmable Read Only Memory Ein EEPROM kann elektrisch geschrieben
MehrMikrocomputertechnik
J. Walter Mikrocomputertechnik mit der 8051-Controller-Familie Hardware, Assembler, C Mit 146 Abbildungen und 50 Tabellen Springer-Verlag Berlin Heidelberg New York London Paris Tokyo Hong Kong Barcelona
Mehr10: Serial Communication Interface (SCI)
10: Serial Communication Interface (SCI) Sie verstehen das RS-232 Protokoll sowie das Zusammenspiel zwischen HW und SW bei der Kommunikation über die serielle Schnittstelle. 1. Systemüberblick Vom PC aus
MehrDatenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Die Branch Instruktion beq Grundlagen der Rechnerarchitektur Prozessor 13 Betrachten nun Branch Instruktion beq Erinnerung, Branch Instruktionen beq ist vom I Typ Format:
MehrDatenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:
MehrHardwareaufbau der Mikrocontroller der 51er -Familie
Hardwareaufbau der Mikrocontroller der 51er -Familie Mikrocontroller (51er Familie) Quarz Port Timer A D Serielle Schnittst. CPU ROM RAM Ext. ROM Ext. RAM Programmspeicher (ROM) Datenspeicher (RAM) FFFFh
MehrKap.2 Befehlsschnittstelle. Prozessoren, externe Sicht
Kap.2 Befehlsschnittstelle Prozessoren, externe Sicht 2 Befehlsschnittstelle 2.1 elementare Datentypen, Operationen 2.2 logische Speicherorganisation 2.3 Maschinenbefehlssatz 2.4 Klassifikation von Befehlssätzen
MehrKlausur Mikroprozessortechnik
1 Prof. Dr. K. Wüst WS 2001 FH Gießen Friedberg, FB MNI Studiengang Informatik Nachname: Vorname: Matrikelnummer: Klausur Mikroprozessortechnik 14.9.2001 Punkteverteilung Aufgabe Punkte erreicht 1 3 2
MehrA ProgrAmmer s Guide to KIM Programming
A ProgrAmmer s Guide to KIM Programming by Erik Bartmann - Vers. 0.1 2 - Erste Befehle Erste Befehle Nun wird es aber Zeit, dass wir unser erstes Programm schreiben und wir werden hier einiges über die
MehrHardware Logik-Analysatoren
Hardware Logik-Analysatoren Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Hardware Logik-Analysatoren 1/24 2010-10-12
MehrEinleitung Die Pins alphabetisch Kapitel 1 Programmierung des ATmega8 und des ATmega
Einleitung... 11 Die Pins alphabetisch.... 12 Kapitel 1 Programmierung des ATmega8 und des ATmega328.... 15 1.1 Was Sie auf den nächsten Seiten erwartet... 19 1.2 Was ist eine Micro Controller Unit (MCU)?....
MehrAVR-Mikrocontroller in BASCOM programmieren, Teil 2
jean-claude.feltes@education.lu 1 AVR-Mikrocontroller in BASCOM programmieren, Teil 2 13. Interrupts 13.1 Externe Interrupts durch Taster Wenn Taster mittels Polling abgefragt werden, wie in Teil 1 beschrieben,
MehrMikrocomputertechnik
Mikrocomputertechnik Bernd-Dieter Schaaf Mit Mikrocontrollern der Familie 8051 ISBN 3-446-40017-6 Leseprobe Weitere Informationen oder Bestellungen unter http://www.hanser.de/3-446-40017-6 sowie im Buchhandel
MehrVorlesung 5: Interrupts
Universität Bielefeld Technische Fakultät AG Rechnernetze und verteilte Systeme Vorlesung 5: Interrupts Peter B. Ladkin Kommunikation über den Bus CPU läuft zu einer Taktfrequenz I/O Geräte laufen zu anderen
MehrÜbung zu Betriebssysteme
Übung zu Betriebssysteme Interruptbehandlung 08. & 10. November 2017 Andreas Ziegler Bernhard Heinloth Lehrstuhl für Informatik 4 Friedrich-Alexander-Universität Erlangen-Nürnberg Lehrstuhl für Verteilte
MehrEin- / Ausgabe- Ports
Ein- / Ausgabe- Ports Alle vier parallelen Ports sind bidirektional und bestehen aus einem 8-Bit-Special-Function- Register für die Ausgabedaten, einem Ausgangstreiber und einem Eingabepuffer. Jeder Port-
MehrDatenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:
MehrA ProgrAmmer s Guide to KIM Programming
A ProgrAmmer s Guide to KIM Programming by Erik Bartmann - Vers. 0.1 1 - Die Hardware Organisation des 6502 Wie schaut es im Inneren aus Wie ich es schon angedroht hatte, ist es doch notwendig, sich ein
Mehr9. Die Adressierungsarten des MSP 430
9. Die Adressierungsarten 9.1 Übersicht über die Adressierungsarten 9.2 -Operanden 9.3 Indexregister mit Distanz 9.4 Symbolische (relativ zum ) 9.5 Absolute 9.6 Indirekte 9.7 Indirekte Adressierung mit
MehrE. Fehlermeldungen von PC-Bibliotheken
Anhang Fehlermeldungen von PC-Bibliotheken -1. Fehlermeldungen von PC-Bibliotheken Beim insatz von MODULAR-4/486 und Multi-LAB/2 Karten und den dazugehörigen Bibliotheken können die folgenden Fehlermeldungen
MehrEDT-REFERAT Adressierungsarten
EDT-Referat BÜLBÜL Erkan 2ANB 95 /96 Seite 1 EDT-REFERAT Adressierungsarten INHALTSVERZEICHNIS 1.Theoretische Grundlagen 1.0 Einführung 1.1 Programm- & Datenspeicheradressierbereiche 2.Adressierungsarten
MehrBetriebssysteme 1. Thomas Kolarz. Folie 1
Folie 1 Betriebssysteme I - Inhalt 0. Einführung, Geschichte und Überblick 1. Prozesse und Threads (die AbstrakFon der CPU) 2. Speicherverwaltung (die AbstrakFon des Arbeitsspeichers) 3. Dateisysteme (die
MehrÜbungsblatt 7 Implementierung von Programmsteuerbefehlen in einer Befehlspipeline Abgabefrist: Mittwoch , 14:00 Uhr
Praktikum zur Vorlesung Prozessorarchitektur SS 2017 Übungsblatt 7 Implementierung von Programmsteuerbefehlen in einer Befehlspipeline Abgabefrist: Mittwoch 21.06.2017, 14:00 Uhr 1.1. Einführung Programmsteuerbefehle
MehrMusterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller
SS 2004 VAK 18.004 Musterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller Aufgabenblatt 2.5 Lösung 2.5.1 Befehlszähler (Program Counter, PC) enthält Adresse des nächsten auszuführenden
MehrMikrocomputertechnik
Mikrocomputertechnik Aktuelle Controller 8051: Funktionsweise, äußere Beschaltung und Programmierung von Bernd-Dieter Schaaf, Stephan Böcker 6., aktualisierte und erweiterte Auflage Hanser München 2012
MehrProseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging
Proseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Grundlegende Bedeutung von Speicheradressierung: Wie sind die Daten auf Dem Speicher
MehrMini- Mikroprozessor-Experimentier-System. Version 1.0b vom :21. mit einem 8051-Mikrocontroller
Mini- Mikroprozessor-Experimentier-System mit einem 8051-Mikrocontroller Version 1.0b vom 04.10.2004 14:21 Inhalt 1 Einleitung...3 2 Hardware...4 2.1 Übersicht...4 2.2 Mikrocontroller AT89C51RB2...5 2.3
MehrSpeicherengpaß entschärft
Jörg Matthaei Speicherengpaß entschärft 64 KByte mehr Speicher für den AT AT-Anwender verschenken kostbaren Arbeitsspeicher; denn über einen Treiber kann die 80286-CPU unter DOS zusätzliche 64 KByte adressieren.
MehrHardwareaufbau der Mikrocontroller der 51er -Familie
Hardwareaufbau der Mikrocontroller der 51er -Familie Mikrocontroller (51er Familie) Quarz Port Timer A D Serielle Schnittst. CPU ROM RAM Ext. ROM Ext. RAM Programmspeicher (ROM) Datenspeicher (RAM) FFFFh
MehrPraktikum Mikrorechner 9 (serielle Schnittstelle)
Prof. G. Kemnitz Institut für Informatik, Technische Universität Clausthal 5. November 2014 1/13 Praktikum Mikrorechner 9 (serielle Schnittstelle) Prof. G. Kemnitz Institut für Informatik, Technische Universität
Mehr