Grundlagen der Technischen Informatik. 13. Übung

Transkript

1 Grundlagen der Technischen Informatik 13. Übung Christian Knell Keine Garantie für Korrekt-/Vollständigkeit

2 13. Übungsblatt Themen Aufgabe 1: Aufgabe 2: Aufgabe 3: Aufgabe 4: Automaten VHDL VHDL VHDL

3 13. Übungsblatt Aufgabe 1 Entwerfen Sie einen endlichen Automaten (FSM) für eine Armbanduhr, der eines von 4 internen Registern am Display anzeigt. Die Auswahl des Registers erfolgt durch einen 4:1-Multiplexer, dessen Kontrolleingänge mit s 0 und s 1 bezeichnet werden. Die Register entsprechen den aktuellen Werten der Uhrzeit (s 0 s 1 = 00), der Alarmeinstellungen (01), des Datums (10) und der Stoppuhr (11). Durch Drücken des Knopfes b soll es möglich sein die 4 Register in der oben genannten Reihenfolge zyklisch aufzurufen.

4 13. Übungsblatt Aufgabe 1 Gehen Sie davon aus, das durch Drücken des Knopfes der Wert von b synchron zum Takt für eine Taktperiode auf 1 gesetzt wird. Zusätzlich soll der Wechsel des Registers durch einen hörbaren Ton angezeigt werden, indem der Ausgang p bei jedem Drücken des Knopfes kurzzeitig auf 1 gesetzt wird. a) Modellieren Sie die FSM als Moore-Automat. b) Modellieren Sie die FSM als Mealy-Automat. c) Welche Vorteile bietet die Realisierung der FSM als Mealy-Automat und welche potentielle Probleme müssen beachtet werden?

5 13. Übungsblatt Aufgabe 1 a) Modellieren Sie die FSM als Moore-Automat. b) Modellieren Sie die FSM als Mealy-Automat. c) Welche Vorteile bietet die Realisierung der FSM als Mealy-Automat und welche potentielle Probleme müssen beachtet werden?

6 13. Übungsblatt Aufgabe 1 a) Modellieren Sie die FSM als Moore-Automat.

7 13. Übungsblatt Aufgabe 1 a) Modellieren Sie die FSM als Moore-Automat. s0s1 = 00 p = 0 b * s0s1 = 00 p = 1 s0s1 = 01 p = 0 b s0s1 = 01 p = 1 * * s0s1 = 11 p = 1 b s0s1 = 11 p = 0 * s0s1 = 10 p = 1 b s0s1 = 10 p = 0

8 13. Übungsblatt Aufgabe 1 a) Modellieren Sie die FSM als Moore-Automat. b * S0 S0_1 S1 S1_1 b * * S3_1 b S3 * S2_1 b S2

9 13. Übungsblatt Aufgabe 1 b) Modellieren Sie die FSM als Mealy-Automat.

10 13. Übungsblatt Aufgabe 1 b) Modellieren Sie die FSM als Mealy-Automat. b / s0s1 = 01 p = 1 b / s0s1 = 10 p = 1 b / s0s1 = 11 p = 1 S0 S1 S2 S3 b / s0s1 = 00 p = 1

11 13. Übungsblatt Aufgabe 1 c) Welche Vorteile bietet die Realisierung der FSM als Mealy-Automat und welche potentielle Probleme müssen beachtet werden? Die Realisierung als Mealy-Automat kommt mit weniger Zuständen als der Moore-Automat aus, jedoch müssen bei der Ausgabe entstehende Timing-Probleme beachtet und behandelt werden.

12 Die oben entworfenen endlichen Automaten sollen nun Exemplarisch in VHDL implementiert werden. Als Anfangszustand soll die aktuelle Uhrzeit angegeben werden. Mittels einem taktsynchronen Reset-Signal soll der Automat versetzt werden können. Beschränken Sie sich bei der Umsetzung als case-anweisung dabei auf die ersten beiden Zustände des jeweiligen Automats. a) Implementieren Sie den oben entworfenen Moore-Automaten indem Sie die einzelnen Zustände explizit als eigenen Typ definieren. b) Implementieren Sie den oben entworfenen Mealy-Automaten indem Sie die einzelnen Zustände mittels einer one-hot-kodierung definieren.

13 a) Implementieren Sie den oben entworfenen Moore-Automaten indem Sie die einzelnen Zustände explizit als eigenen Typ definieren.

14

15

16

17

18

19

20

21

22

23

24

25

26 b) Implementieren Sie den oben entworfenen Mealy-Automaten indem Sie die einzelnen Zustände mittels einer one-hot-kodierung definieren.

27

28

29

30

31

32

33

34

35

36 13. Übungsblatt Aufgabe 3 Entwerfen Sie eine Funktion OR_REDUCE die die Elemente eines beliebig langen Eingabe-Vektors vom Typ std_logic_vector mittels elementweisen ODER-Vergleich auf eine 1-bit lange Ausgabe vom Typ std_logic reduziert.

37 13. Übungsblatt Aufgabe 4 Entwerfen Sie ein Rechenwerk (ALU - Arithmetic Logic Unit), welches in Abhängigkeit des Steuersignals ctrl auf zwei 8-bit lange Eingabevektoren a und b die folgenden Operationen durchführt und das Ergebnis auf dem ebenfalls 8-bit langen Ausgabevektor c ausgibt: c = a +b, wenn ctrl = 00 c = a - b, wenn ctrl = 01 c = a mod b, wenn ctrl = 10 c = a lshift b, wenn ctrl = 11 Verwenden Sie std_logic_vector für die Schnittstelle und die IEEE-Bibliothek numeric_std für die Berechnungen.

38 13. Übungsblatt Aufgabe 4

39 13. Übungsblatt Aufgabe 4

40 13. Übungsblatt Danke für die Aufmerksamkeit