Optimierung auf rekonfigurierbaren Rechensystemen
|
|
|
- Adolf Kranz
- vor 6 Jahren
- Abrufe
Transkript
1 Optimierung auf rekonfigurierbaren Rechensystemen Evolution in dynamisch rekonfigurierbarer Hardware Peter Bungert Hartmut Schmeck Institut für Angewandte Informatik und Formale Bescheibungsverfahren (AIFB) Universität Karlsruhe (TH) 4. SPP Kolloquium RR Darmstadt, Juni 2006
2 bisherige Thematik Implementierung von Ameisenalgorithmen(ACO) auf rekonfigurierbaren Rechensystemen (FPGAs) Entwicklung FPGA-gerechter Varianten von Ameisenalgorithmen - PACO, CACO Nutzung der dynamischen Rekonfigurierbarkeit Partitionierung bei großen Problemen Anpassung an dynamische Veränderung von Problemparametern Neue Thematik: Evolution von Schaltungen auf dynamisch rekonfigurierbaren Rechensystemen Mitarbeiter: Peter Bungert Bernd Scheuermann (bis ) Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 2/16
3 bisherige Thematik Implementierung von Ameisenalgorithmen(ACO) auf rekonfigurierbaren Rechensystemen (FPGAs) Entwicklung FPGA-gerechter Varianten von Ameisenalgorithmen - PACO, CACO Nutzung der dynamischen Rekonfigurierbarkeit Partitionierung bei großen Problemen Anpassung an dynamische Veränderung von Problemparametern Neue Thematik: Evolution von Schaltungen auf dynamisch rekonfigurierbaren Rechensystemen Mitarbeiter: Peter Bungert Bernd Scheuermann (bis ) Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 2/16
4 bisherige Thematik Implementierung von Ameisenalgorithmen(ACO) auf rekonfigurierbaren Rechensystemen (FPGAs) Entwicklung FPGA-gerechter Varianten von Ameisenalgorithmen - PACO, CACO Nutzung der dynamischen Rekonfigurierbarkeit Partitionierung bei großen Problemen Anpassung an dynamische Veränderung von Problemparametern Neue Thematik: Evolution von Schaltungen auf dynamisch rekonfigurierbaren Rechensystemen Mitarbeiter: Peter Bungert Bernd Scheuermann (bis ) Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 2/16
5 bisherige Thematik Implementierung von Ameisenalgorithmen(ACO) auf rekonfigurierbaren Rechensystemen (FPGAs) Entwicklung FPGA-gerechter Varianten von Ameisenalgorithmen - PACO, CACO Nutzung der dynamischen Rekonfigurierbarkeit Partitionierung bei großen Problemen Anpassung an dynamische Veränderung von Problemparametern Neue Thematik: Evolution von Schaltungen auf dynamisch rekonfigurierbaren Rechensystemen Mitarbeiter: Peter Bungert Bernd Scheuermann (bis ) Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 2/16
6 bisherige Thematik Implementierung von Ameisenalgorithmen(ACO) auf rekonfigurierbaren Rechensystemen (FPGAs) Entwicklung FPGA-gerechter Varianten von Ameisenalgorithmen - PACO, CACO Nutzung der dynamischen Rekonfigurierbarkeit Partitionierung bei großen Problemen Anpassung an dynamische Veränderung von Problemparametern Neue Thematik: Evolution von Schaltungen auf dynamisch rekonfigurierbaren Rechensystemen Mitarbeiter: Peter Bungert Bernd Scheuermann (bis ) Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 2/16
7 Motivation Idee Organic und Ubiquitous Computing: dynamisch veränderlichen Anforderungen der Einsatzumgebungen Häufige Systemanpassungen Anpassungen sollten weitgehend automatisiert erfolgen, manuelle Eingriffe werden zukünftig immer weniger möglich sein Automatisierung durch evolutionäre Ansätze Ziel ist die on Chip -Optimierung von Schaltungen auf rekonfigurierbarer Hardware, unter Verwendung hardware-implementierter Optimierungsverfahren Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 3/16
8 Motivation Idee Organic und Ubiquitous Computing: dynamisch veränderlichen Anforderungen der Einsatzumgebungen Häufige Systemanpassungen Anpassungen sollten weitgehend automatisiert erfolgen, manuelle Eingriffe werden zukünftig immer weniger möglich sein Automatisierung durch evolutionäre Ansätze Ziel ist die on Chip -Optimierung von Schaltungen auf rekonfigurierbarer Hardware, unter Verwendung hardware-implementierter Optimierungsverfahren Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 3/16
9 Motivation Idee Organic und Ubiquitous Computing: dynamisch veränderlichen Anforderungen der Einsatzumgebungen Häufige Systemanpassungen Anpassungen sollten weitgehend automatisiert erfolgen, manuelle Eingriffe werden zukünftig immer weniger möglich sein Automatisierung durch evolutionäre Ansätze Ziel ist die on Chip -Optimierung von Schaltungen auf rekonfigurierbarer Hardware, unter Verwendung hardware-implementierter Optimierungsverfahren Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 3/16
10 Motivation Idee Organic und Ubiquitous Computing: dynamisch veränderlichen Anforderungen der Einsatzumgebungen Häufige Systemanpassungen Anpassungen sollten weitgehend automatisiert erfolgen, manuelle Eingriffe werden zukünftig immer weniger möglich sein Automatisierung durch evolutionäre Ansätze Ziel ist die on Chip -Optimierung von Schaltungen auf rekonfigurierbarer Hardware, unter Verwendung hardware-implementierter Optimierungsverfahren Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 3/16
11 Motivation Idee Organic und Ubiquitous Computing: dynamisch veränderlichen Anforderungen der Einsatzumgebungen Häufige Systemanpassungen Anpassungen sollten weitgehend automatisiert erfolgen, manuelle Eingriffe werden zukünftig immer weniger möglich sein Automatisierung durch evolutionäre Ansätze Ziel ist die on Chip -Optimierung von Schaltungen auf rekonfigurierbarer Hardware, unter Verwendung hardware-implementierter Optimierungsverfahren Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 3/16
12 Gliederung Evolvierbare Hardware 1 Evolvierbare Hardware Einführung Evolution von Hardware 2 Ameisenalgorithmen Evolution in Hardware Beschleunigung der Evaluation 3 Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 4/16
13 Vorgeschichte Evolvierbare Hardware Einführung Evolution von Hardware 1991 Louis evolviert kombinatorische Schaltungen als Beispiel für Design mit EAs Vision von Hugo de Garis ( Darwin-Maschine ) Workshop zu EHW in Lausanne 1996 Adrian Thompson: intrinsischer Schaltungsentwurf auf einem FPGA Bennett und Koza evolvieren Analogschaltung 2000 Coello beschreibt die Evolution von HW mit Hilfe von Ameisenalgorithmen 2005 Greenwood untersucht evolutionäre Fehlerkorrektur unter Echtzeitbedingungen Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 5/16
14 Vorgeschichte Evolvierbare Hardware Einführung Evolution von Hardware 1991 Louis evolviert kombinatorische Schaltungen als Beispiel für Design mit EAs Vision von Hugo de Garis ( Darwin-Maschine ) Workshop zu EHW in Lausanne 1996 Adrian Thompson: intrinsischer Schaltungsentwurf auf einem FPGA Bennett und Koza evolvieren Analogschaltung 2000 Coello beschreibt die Evolution von HW mit Hilfe von Ameisenalgorithmen 2005 Greenwood untersucht evolutionäre Fehlerkorrektur unter Echtzeitbedingungen Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 5/16
15 Vorgeschichte Evolvierbare Hardware Einführung Evolution von Hardware 1991 Louis evolviert kombinatorische Schaltungen als Beispiel für Design mit EAs Vision von Hugo de Garis ( Darwin-Maschine ) Workshop zu EHW in Lausanne 1996 Adrian Thompson: intrinsischer Schaltungsentwurf auf einem FPGA Bennett und Koza evolvieren Analogschaltung 2000 Coello beschreibt die Evolution von HW mit Hilfe von Ameisenalgorithmen 2005 Greenwood untersucht evolutionäre Fehlerkorrektur unter Echtzeitbedingungen Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 5/16
16 Vorgeschichte Evolvierbare Hardware Einführung Evolution von Hardware 1991 Louis evolviert kombinatorische Schaltungen als Beispiel für Design mit EAs Vision von Hugo de Garis ( Darwin-Maschine ) Workshop zu EHW in Lausanne 1996 Adrian Thompson: intrinsischer Schaltungsentwurf auf einem FPGA Bennett und Koza evolvieren Analogschaltung 2000 Coello beschreibt die Evolution von HW mit Hilfe von Ameisenalgorithmen 2005 Greenwood untersucht evolutionäre Fehlerkorrektur unter Echtzeitbedingungen Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 5/16
17 Vorgeschichte Evolvierbare Hardware Einführung Evolution von Hardware 1991 Louis evolviert kombinatorische Schaltungen als Beispiel für Design mit EAs Vision von Hugo de Garis ( Darwin-Maschine ) Workshop zu EHW in Lausanne 1996 Adrian Thompson: intrinsischer Schaltungsentwurf auf einem FPGA Bennett und Koza evolvieren Analogschaltung 2000 Coello beschreibt die Evolution von HW mit Hilfe von Ameisenalgorithmen 2005 Greenwood untersucht evolutionäre Fehlerkorrektur unter Echtzeitbedingungen Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 5/16
18 Vorgeschichte Evolvierbare Hardware Einführung Evolution von Hardware 1991 Louis evolviert kombinatorische Schaltungen als Beispiel für Design mit EAs Vision von Hugo de Garis ( Darwin-Maschine ) Workshop zu EHW in Lausanne 1996 Adrian Thompson: intrinsischer Schaltungsentwurf auf einem FPGA Bennett und Koza evolvieren Analogschaltung 2000 Coello beschreibt die Evolution von HW mit Hilfe von Ameisenalgorithmen 2005 Greenwood untersucht evolutionäre Fehlerkorrektur unter Echtzeitbedingungen Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 5/16
19 Klassifizierung von EHW Einführung Evolution von Hardware Zieldomäne: analog (Schaltungsentwurf und Parameteroptimierung) digital (kombinatorisch oder sequentiell) Entwurfsmethode - Evaluation als Simulation (extrinsisch) in Hardware (intrinsisch) Abstraktionsebene Transistorebene Gatterebene Funktionale Blöcke anderer Anwendungsbereich: selbstreparierende Systeme Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 6/16
20 Klassifizierung von EHW Einführung Evolution von Hardware Zieldomäne: analog (Schaltungsentwurf und Parameteroptimierung) digital (kombinatorisch oder sequentiell) Entwurfsmethode - Evaluation als Simulation (extrinsisch) in Hardware (intrinsisch) Abstraktionsebene Transistorebene Gatterebene Funktionale Blöcke anderer Anwendungsbereich: selbstreparierende Systeme Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 6/16
21 Klassifizierung von EHW Einführung Evolution von Hardware Zieldomäne: analog (Schaltungsentwurf und Parameteroptimierung) digital (kombinatorisch oder sequentiell) Entwurfsmethode - Evaluation als Simulation (extrinsisch) in Hardware (intrinsisch) Abstraktionsebene Transistorebene Gatterebene Funktionale Blöcke anderer Anwendungsbereich: selbstreparierende Systeme Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 6/16
22 Klassifizierung von EHW Einführung Evolution von Hardware Zieldomäne: analog (Schaltungsentwurf und Parameteroptimierung) digital (kombinatorisch oder sequentiell) Entwurfsmethode - Evaluation als Simulation (extrinsisch) in Hardware (intrinsisch) Abstraktionsebene Transistorebene Gatterebene Funktionale Blöcke anderer Anwendungsbereich: selbstreparierende Systeme Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 6/16
23 Vorgehensweise Evolvierbare Hardware Einführung Evolution von Hardware Üblicherweise Nutzung von Evolutionären Algorithmen (EA) 1 Population von zufälligen Lösungskandidaten 2 Bewertung der Kandidaten 3 Selektion von Eltern für Reproduktion 4 Reproduktion durch Crossover und Mutation Zeitkritisches Element: Bewertung der Kandidaten üblicherweise durch Testen aller möglichen Kombinationen von Eingangswerten Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 7/16
24 Vorgehensweise Evolvierbare Hardware Einführung Evolution von Hardware Üblicherweise Nutzung von Evolutionären Algorithmen (EA) 1 Population von zufälligen Lösungskandidaten 2 Bewertung der Kandidaten 3 Selektion von Eltern für Reproduktion 4 Reproduktion durch Crossover und Mutation Zeitkritisches Element: Bewertung der Kandidaten üblicherweise durch Testen aller möglichen Kombinationen von Eingangswerten Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 7/16
25 Vorgehensweise Evolvierbare Hardware Einführung Evolution von Hardware Üblicherweise Nutzung von Evolutionären Algorithmen (EA) 1 Population von zufälligen Lösungskandidaten 2 Bewertung der Kandidaten 3 Selektion von Eltern für Reproduktion 4 Reproduktion durch Crossover und Mutation Zeitkritisches Element: Bewertung der Kandidaten üblicherweise durch Testen aller möglichen Kombinationen von Eingangswerten Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 7/16
26 Vorgehensweise Evolvierbare Hardware Einführung Evolution von Hardware Üblicherweise Nutzung von Evolutionären Algorithmen (EA) 1 Population von zufälligen Lösungskandidaten 2 Bewertung der Kandidaten 3 Selektion von Eltern für Reproduktion 4 Reproduktion durch Crossover und Mutation Zeitkritisches Element: Bewertung der Kandidaten üblicherweise durch Testen aller möglichen Kombinationen von Eingangswerten Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 7/16
27 Beispiel Evolvierbare Hardware Einführung Evolution von Hardware Logikschaltung mit 8 Eingängen: 2 8 = 256 Kombinationen EA mit 10 Individuen und 1000 Generationen: 256 Bewertungen pro Individuum Bewertungen insgesamt e e 0 7 f f(e) Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 8/16
28 Beispiel Evolvierbare Hardware Einführung Evolution von Hardware Logikschaltung mit 8 Eingängen: 2 8 = 256 Kombinationen EA mit 10 Individuen und 1000 Generationen: 256 Bewertungen pro Individuum Bewertungen insgesamt e e 0 7 f f(e) Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 8/16
29 Beispiel Evolvierbare Hardware Einführung Evolution von Hardware Logikschaltung mit 8 Eingängen: 2 8 = 256 Kombinationen EA mit 10 Individuen und 1000 Generationen: 256 Bewertungen pro Individuum Bewertungen insgesamt e e 0 7 f f(e) Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 8/16
30 Repräsentation Evolvierbare Hardware Einführung Evolution von Hardware In vielen Veröffentlichungen Matrixstruktur: E1 G11 G21 G31 A1 E2 G12 G22 G32 A2 E3 G13 G23 G33 A3 Gatter haben drei Felder: In1 In2 Type In1,In2: Eingang oder Gatterausgang der vorherigen Spalte Type {AND, OR, XOR, NOT, WIRE} Alle Gatter zusammen bilden den Genotyp Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 9/16
31 Repräsentation Evolvierbare Hardware Einführung Evolution von Hardware In vielen Veröffentlichungen Matrixstruktur: x 0 G11 XOR G21 XOR G31 o 1 y 0 G12 & G22 G32 OR c 1 c 0 G13 G23 & G33 Gatter haben drei Felder: In1 In2 Type In1,In2: Eingang oder Gatterausgang der vorherigen Spalte Type {AND, OR, XOR, NOT, WIRE} Alle Gatter zusammen bilden den Genotyp Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 9/16
32 Repräsentation Evolvierbare Hardware Einführung Evolution von Hardware In vielen Veröffentlichungen Matrixstruktur: x 0 G11 XOR G21 XOR G31 o 1 y 0 G12 & G22 G32 OR c 1 c 0 G13 G23 & G33 Volladdierer Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 9/16
33 Einführung Evolution von Hardware eingeschränkte Leistungsfähigkeit Evolution von einfachen Standardschaltungen: 2-Bit-, 3-Bit-Addierer/Multiplizierer 4fach-Multiplexer kleine Wahrheitstafeln 3-Bit-Zähler grösste erfolgreiche Evolution: 4x4-Bit-Multiplizierer (McCaskill, Tangen) Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 10/16
34 Einführung Evolution von Hardware eingeschränkte Leistungsfähigkeit Evolution von einfachen Standardschaltungen: 2-Bit-, 3-Bit-Addierer/Multiplizierer 4fach-Multiplexer kleine Wahrheitstafeln 3-Bit-Zähler grösste erfolgreiche Evolution: 4x4-Bit-Multiplizierer (McCaskill, Tangen) Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 10/16
35 Einführung Evolution von Hardware eingeschränkte Leistungsfähigkeit Evolution von einfachen Standardschaltungen: 2-Bit-, 3-Bit-Addierer/Multiplizierer 4fach-Multiplexer kleine Wahrheitstafeln 3-Bit-Zähler grösste erfolgreiche Evolution: 4x4-Bit-Multiplizierer (McCaskill, Tangen) Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 10/16
36 Einführung Evolution von Hardware eingeschränkte Leistungsfähigkeit Evolution von einfachen Standardschaltungen: 2-Bit-, 3-Bit-Addierer/Multiplizierer 4fach-Multiplexer kleine Wahrheitstafeln 3-Bit-Zähler grösste erfolgreiche Evolution: 4x4-Bit-Multiplizierer (McCaskill, Tangen) Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 10/16
37 Probleme bei EHW Evolvierbare Hardware Einführung Evolution von Hardware 1 Repräsentation der Individuen Alternativen zur Matrixdarstellung? z.b. Anpassung an FPGA 2 Beschreibung der Zielfunktion Tabellen, BDD,...? Skalierbarkeit? 3 Abhängigkeit von HW-Plattform bei intrinsischer Evolution 4 Bewertung der Individuen Testen aller Kombinationen? Reduktion des Aufwands? 5 Langsamer Fortschritt der Evolution Alternative Ansätze? Andere Metaheuristiken? Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 11/16
38 Probleme bei EHW Evolvierbare Hardware Einführung Evolution von Hardware 1 Repräsentation der Individuen Alternativen zur Matrixdarstellung? z.b. Anpassung an FPGA 2 Beschreibung der Zielfunktion Tabellen, BDD,...? Skalierbarkeit? 3 Abhängigkeit von HW-Plattform bei intrinsischer Evolution 4 Bewertung der Individuen Testen aller Kombinationen? Reduktion des Aufwands? 5 Langsamer Fortschritt der Evolution Alternative Ansätze? Andere Metaheuristiken? Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 11/16
39 Probleme bei EHW Evolvierbare Hardware Einführung Evolution von Hardware 1 Repräsentation der Individuen Alternativen zur Matrixdarstellung? z.b. Anpassung an FPGA 2 Beschreibung der Zielfunktion Tabellen, BDD,...? Skalierbarkeit? 3 Abhängigkeit von HW-Plattform bei intrinsischer Evolution 4 Bewertung der Individuen Testen aller Kombinationen? Reduktion des Aufwands? 5 Langsamer Fortschritt der Evolution Alternative Ansätze? Andere Metaheuristiken? Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 11/16
40 Probleme bei EHW Evolvierbare Hardware Einführung Evolution von Hardware 1 Repräsentation der Individuen Alternativen zur Matrixdarstellung? z.b. Anpassung an FPGA 2 Beschreibung der Zielfunktion Tabellen, BDD,...? Skalierbarkeit? 3 Abhängigkeit von HW-Plattform bei intrinsischer Evolution 4 Bewertung der Individuen Testen aller Kombinationen? Reduktion des Aufwands? 5 Langsamer Fortschritt der Evolution Alternative Ansätze? Andere Metaheuristiken? Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 11/16
41 Probleme bei EHW Evolvierbare Hardware Einführung Evolution von Hardware 1 Repräsentation der Individuen Alternativen zur Matrixdarstellung? z.b. Anpassung an FPGA 2 Beschreibung der Zielfunktion Tabellen, BDD,...? Skalierbarkeit? 3 Abhängigkeit von HW-Plattform bei intrinsischer Evolution 4 Bewertung der Individuen Testen aller Kombinationen? Reduktion des Aufwands? 5 Langsamer Fortschritt der Evolution Alternative Ansätze? Andere Metaheuristiken? Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 11/16
42 Ameisenalgorithmen Ameisenalgorithmen Evolution in Hardware Beschleunigung der Evaluation Ansatz mit Ameisenalgorithmen (ACO) Ameisenalgorithmen in vielen Bereichen erfolgreich Erfahrung mit ACO in unserer Arbeitsgruppe Bisher erst einmal versucht worden (Coello, 2000) vielversprechende Ergebnisse, aber Ansatz wurde nicht weiter verfolgt. genutzte Ameisenalgorithmen bieten Verbesserungspotential Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 12/16
43 Ameisenalgorithmen Ameisenalgorithmen Evolution in Hardware Beschleunigung der Evaluation Ansatz mit Ameisenalgorithmen (ACO) Ameisenalgorithmen in vielen Bereichen erfolgreich Erfahrung mit ACO in unserer Arbeitsgruppe Bisher erst einmal versucht worden (Coello, 2000) vielversprechende Ergebnisse, aber Ansatz wurde nicht weiter verfolgt. genutzte Ameisenalgorithmen bieten Verbesserungspotential Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 12/16
44 Ameisenalgorithmen Ameisenalgorithmen Evolution in Hardware Beschleunigung der Evaluation Ansatz mit Ameisenalgorithmen (ACO) Ameisenalgorithmen in vielen Bereichen erfolgreich Erfahrung mit ACO in unserer Arbeitsgruppe Bisher erst einmal versucht worden (Coello, 2000) vielversprechende Ergebnisse, aber Ansatz wurde nicht weiter verfolgt. genutzte Ameisenalgorithmen bieten Verbesserungspotential Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 12/16
45 Ameisenalgorithmen Ameisenalgorithmen Evolution in Hardware Beschleunigung der Evaluation Ansatz mit Ameisenalgorithmen (ACO) Ameisenalgorithmen in vielen Bereichen erfolgreich Erfahrung mit ACO in unserer Arbeitsgruppe Bisher erst einmal versucht worden (Coello, 2000) vielversprechende Ergebnisse, aber Ansatz wurde nicht weiter verfolgt. genutzte Ameisenalgorithmen bieten Verbesserungspotential Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 12/16
46 Ameisenalgorithmen Ameisenalgorithmen Evolution in Hardware Beschleunigung der Evaluation Ansatz mit Ameisenalgorithmen (ACO) Ameisenalgorithmen in vielen Bereichen erfolgreich Erfahrung mit ACO in unserer Arbeitsgruppe Bisher erst einmal versucht worden (Coello, 2000) vielversprechende Ergebnisse, aber Ansatz wurde nicht weiter verfolgt. genutzte Ameisenalgorithmen bieten Verbesserungspotential Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 12/16
47 Evolution in Hardware Ameisenalgorithmen Evolution in Hardware Beschleunigung der Evaluation Bisherige Forschung hat gezeigt, dass FPGAs gut geeignet sind für Algorithmen wie ACO Rekonfigurierbare Struktur gut geeignet für Umsetzung einer Schaltung Bewertung lässt sich in HW (FPGA) parallelisieren Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 13/16
48 Evolution in Hardware Ameisenalgorithmen Evolution in Hardware Beschleunigung der Evaluation Bisherige Forschung hat gezeigt, dass FPGAs gut geeignet sind für Algorithmen wie ACO Rekonfigurierbare Struktur gut geeignet für Umsetzung einer Schaltung Bewertung lässt sich in HW (FPGA) parallelisieren Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 13/16
49 Evolution in Hardware Ameisenalgorithmen Evolution in Hardware Beschleunigung der Evaluation Bisherige Forschung hat gezeigt, dass FPGAs gut geeignet sind für Algorithmen wie ACO Rekonfigurierbare Struktur gut geeignet für Umsetzung einer Schaltung Bewertung lässt sich in HW (FPGA) parallelisieren Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 13/16
50 Beschleunigung der Evaluation Statistischer Ansatz Ameisenalgorithmen Evolution in Hardware Beschleunigung der Evaluation Partielles Testen: statistische Aussage über Qualität der Schaltung zu Beginn des EA wenige Testfälle Konvergenzabhängige Erhöhung der Anzahl endgültige Funktionsüberprüfung mit allen Testfällen Auswahl der Testfälle zufällig durch Koevolution Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 14/16
51 Beschleunigung der Evaluation Statistischer Ansatz Ameisenalgorithmen Evolution in Hardware Beschleunigung der Evaluation Partielles Testen: statistische Aussage über Qualität der Schaltung zu Beginn des EA wenige Testfälle Konvergenzabhängige Erhöhung der Anzahl endgültige Funktionsüberprüfung mit allen Testfällen Auswahl der Testfälle zufällig durch Koevolution Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 14/16
52 Beschleunigung der Evaluation Statistischer Ansatz Ameisenalgorithmen Evolution in Hardware Beschleunigung der Evaluation Partielles Testen: statistische Aussage über Qualität der Schaltung zu Beginn des EA wenige Testfälle Konvergenzabhängige Erhöhung der Anzahl endgültige Funktionsüberprüfung mit allen Testfällen Auswahl der Testfälle zufällig durch Koevolution Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 14/16
53 Beschleunigung der Evaluation Statistischer Ansatz Ameisenalgorithmen Evolution in Hardware Beschleunigung der Evaluation Partielles Testen: statistische Aussage über Qualität der Schaltung zu Beginn des EA wenige Testfälle Konvergenzabhängige Erhöhung der Anzahl endgültige Funktionsüberprüfung mit allen Testfällen Auswahl der Testfälle zufällig durch Koevolution Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 14/16
54 Beschleunigung der Evaluation Statistischer Ansatz Ameisenalgorithmen Evolution in Hardware Beschleunigung der Evaluation Partielles Testen: statistische Aussage über Qualität der Schaltung zu Beginn des EA wenige Testfälle Konvergenzabhängige Erhöhung der Anzahl endgültige Funktionsüberprüfung mit allen Testfällen Auswahl der Testfälle zufällig durch Koevolution Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 14/16
55 Beschleunigung der Evaluation Statistischer Ansatz Ameisenalgorithmen Evolution in Hardware Beschleunigung der Evaluation Partielles Testen: statistische Aussage über Qualität der Schaltung zu Beginn des EA wenige Testfälle Konvergenzabhängige Erhöhung der Anzahl endgültige Funktionsüberprüfung mit allen Testfällen Auswahl der Testfälle zufällig durch Koevolution Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 14/16
56 Beschleunigung der Evaluation Statistischer Ansatz Ameisenalgorithmen Evolution in Hardware Beschleunigung der Evaluation Partielles Testen: statistische Aussage über Qualität der Schaltung zu Beginn des EA wenige Testfälle Konvergenzabhängige Erhöhung der Anzahl endgültige Funktionsüberprüfung mit allen Testfällen Auswahl der Testfälle zufällig durch Koevolution Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 14/16
57 Ziel: Automatisierung des Entwurfs und der Anpassung von Schaltungen für dynamisch veränderliche Randbedingungen Untersuchung alternativer Metaheuristiken für EHW Implementierung der Algorithmen in HW Reduktion des Bewertungsaufwandes durch Einsatz statistischer Selektion von Testfällen Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 15/16
58 Ziel: Automatisierung des Entwurfs und der Anpassung von Schaltungen für dynamisch veränderliche Randbedingungen Untersuchung alternativer Metaheuristiken für EHW Implementierung der Algorithmen in HW Reduktion des Bewertungsaufwandes durch Einsatz statistischer Selektion von Testfällen Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 15/16
59 Ziel: Automatisierung des Entwurfs und der Anpassung von Schaltungen für dynamisch veränderliche Randbedingungen Untersuchung alternativer Metaheuristiken für EHW Implementierung der Algorithmen in HW Reduktion des Bewertungsaufwandes durch Einsatz statistischer Selektion von Testfällen Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 15/16
60 Ziel: Automatisierung des Entwurfs und der Anpassung von Schaltungen für dynamisch veränderliche Randbedingungen Untersuchung alternativer Metaheuristiken für EHW Implementierung der Algorithmen in HW Reduktion des Bewertungsaufwandes durch Einsatz statistischer Selektion von Testfällen Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 15/16
61 Vielen Dank für Ihre Aufmerksamkeit! Bungert, Schmeck Evolution in dynamisch rekonfigurierbarer Hardware 16/16
Ameisenalgorithmen auf rekonfigurierbaren Rechensystemen Tübingen, 29. April Ameisenalgorithmen auf rekonfigurierbaren Rechensystemen
Ameisenalgorithmen auf rekonfigurierbaren Rechensystemen Bernd Scheuermann Hartmut Schmeck Institut für Angewandte Informatik und Formale Beschreibungsverfahren () Universität Karlsruhe (TH) Gliederung
Optimierung und Entwurf mit Evolutionären Algorithmen
Fakultät Informatik, Institut für Angewandte Informatik, Lehrstuhl für Technische Informationssysteme Optimierung und Entwurf mit Evolutionären Algorithmen Dresden, 01.02.2007 Gliederung natürliche Evolution
Evolution und Algorithmen
Kapitel 6 Spezialvorlesung Modul 10-202-2206 (Fortgeschrittene Methoden in der Bioinformatik) Jana Hertel Professur für Bioinformatik Institut für Informatik Universität Leipzig Machine learning in bioinformatics
Automatisierte Rekonfiguration von Schnittstellen in eingebetteten Systemen
Technische Universität Chemnitz Schwerpunktprogramm Rekonfigurierbare Rechensysteme Automatisierte Rekonfiguration von Schnittstellen in eingebetteten Systemen Professur Technische Informatik 12. Juni
Survival of the Fittest Optimierung mittels Genetischer Algorithmen
Übung zu Organic Computing Survival of the Fittest Optimierung mittels Genetischer Algorithmen Sabine Helwig Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Universität Erlangen-Nürnberg sabine.helwig@informatik.uni-erlangen.de
Genetische und Evolutionäre Algorithmen (Vol. 1)
Vortrag über Genetische und Evolutionäre Algorithmen (Vol. ) von Adam El Sayed Auf und Kai Lienemann Gliederung: ) Einführung 2) Grundkonzept 3) Genaue Beschreibung des Genetischen Algorithmus Lösungsrepräsentation
Test & Diagnose digitaler! Systeme,! Prüffreundlicher Entwurf.!
Fakultät Informatik Institut für Technische Informatik VLSI-Entwurfssysteme, Diagnostik und Entwurf! Test & Diagnose digitaler! Systeme,! Prüffreundlicher Entwurf.! Norman Seßler! Dresden, 1.7.2009! Gliederung!
Optimale Produktliniengestaltung mit Genetischen Algorithmen
Optimale Produktliniengestaltung mit Genetischen Algorithmen 1 Einleitung 2 Produktlinienoptimierung 3 Genetische Algorithmen 4 Anwendung 5 Fazit Seite 1 Optimale Produktliniengestaltung mit Genetischen
Warum konvergieren Genetische Algorithmen gegen ein Optimum?
1 / 21 Gliederung 1 Das Schematheorem Motivation Begriffe Herleitung Ergebnis Das Schematheorem Das Schematheorem Motivation 3 / 21 Warum konvergieren Genetische Algorithmen gegen ein Optimum? Theoretische
FPGA-basierte Automatisierungssysteme
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur FPGA-basierte Automatisierungssysteme Stephan Hensel Dresden, 05.12.2012 Gliederung
Seminar Verkehrsinformatik Offline-Optimierung der Lichtsignal-Koordinierung mittels genetischer Algorithmen
Fachhochschule Wedel - SS 2006 Seminar Verkehrsinformatik Offline-Optimierung der Lichtsignal-Koordinierung mittels genetischer Algorithmen Marco Lehmann (wi5909) m@rco-l.de 3. Juli 2006 Gliederung 1.
COOL HASHING MIT FPGAS. Robert Bachran
COOL HASHING MIT FPGAS Robert Bachran Dresden, 16.1.2012 Einführung Grundlagen Kriterien für gute Hashverfahren Grundlagen FPGAs Hashverfahren auf FPGAs Skein auf FPGA Evolutionäre Hashverfahren Energiesparendes
HS Technische Informatik
Technische Universität Dresden Fakultät Informatik Institut Technische Informatik HS Technische Informatik Architektur eines dynamisch rekonfigurierbaren Rechnersystems Johannes.Goerner@mailbox.tu-dresden.de
Synthese Eingebetteter Systeme. Übung 6
12 Synthese Eingebetteter Systeme Sommersemester 2011 Übung 6 Michael Engel Informatik 12 TU Dortmund 2011/07/15 Übung 6 Evolutionäre Algorithmen Simulated Annealing - 2 - Erklären Sie folgende Begriffe
Bewertung von Optimierungs- und Zuverlässigkeitsalgorithmen für die virtuelle Produktauslegung
Weimarer Optimierungs- und Stochastiktage 4.0 Bewertung von Optimierungs- und Zuverlässigkeitsalgorithmen für die virtuelle Produktauslegung Dr.-Ing. Andreas Plotzitza, PT/EST4 29. November 2007 1 Inhalt
HW/SW Codesign für Real-time Ethernet basierte Steuergeräte
HW/SW Codesign für Real-time Ethernet basierte Steuergeräte Master Projektvorstudie Für das Fach: Anwendungen 1 In der Arbeitsgruppe CoRE Communication over Real-time Ethernet Friedrich Groß Agenda Motivation
Outline Schieberegister Multiplexer Zähler Addierer. Rechenschaltungen. Marc Reichenbach und Michael Schmidt
Rechenschaltungen Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 05/11 1 / 22 Gliederung Schieberegister Multiplexer Zähler Addierer 2 / 22 Schieberegister
b) Nennen Sie vier hinreichende Bedingungen für Evolution. b) Anzahl fortlaufender Einsen von rechts. c) Sind in a) oder b) Plateaus enthalten?
Übungsblatt LV Künstliche Intelligenz, Evolutionäre Algorithmen (), 204 Exercise. Evolution a) Finden Sie zwei Evolutionsbeispiele auÿerhalb der Biologie. Identizieren Sie jeweils Genotyp, Phänotyp, genetische
Evolutionäre (Genetische) Algorithmen
Evolutionäre (Genetische) Algorithmen Ziel, Aufgabe von evolutionären Algorithmen: Optimierung von Objekten mit komplexer Beschreibung, wobei es Parameter gibt. Die Objekte kodiert man so als Bitstrings,
SPKC. Inhalte der Vorlesung. Signalprozessoren und Kommunikationscontroller. Prof. Dr.-Ing. Peter Schulz. Signalprozessoren
Signalprozessoren und Kommunikationscontroller für den Schwerpunkt Telekommunikationstechnik: für alle anderen Schwerpunkte: Pflichtfach Wahlpflichtfach Inhalte der Vorlesung Signalprozessoren Systemarchitekturen
Hyperrekonfigurierbare Hardware - Modelle, Partitionierungsprobleme und Schedulingstrategien
Hyperrekonfigurierbare Hardware - Modelle, Partitionierungsprobleme und Schedulingstrategien Sebastian Lange Martin Middendorf Parallelverarbeitung und Komplexe Systeme Inhalt Einführung Hyperrekonfiguration
InformatiCup 2009 EvolutionConsole
InformatiCup 2009 EvolutionConsole Wilhelm Büchner Hochschule 19. März 2010 1 1. Das Team Teammitglieder Ralf Defrancesco KION Information Services GmbH Systemadministrator Daniel Herken Scooter Attack
Einführung in die Methoden der Künstlichen Intelligenz. Evolutionäre Algorithmen
Einführung in die Methoden der Künstlichen Intelligenz Evolutionäre Algorithmen Dr. David Sabel WS 2012/13 Stand der Folien: 12. November 2012 Evolutionäre / Genetische Algorithmen Anwendungsbereich: Optimierung
Verilog/VHDL. Mehdi Khayati Sarkandi Uni Siegen
Mehdi Khayati Sarkandi Uni Siegen Hardware Description Language (HDL) Werkzeug zum Entwurf komplexer digitaler Schaltungen, zur Simulation des Systemverhaltens, zur Überprüfung auf korrekte Funktionsfähigkeit
Ressourceneffiziente Informationsverarbeitung Universität Bielefeld, CITEC, AG-KS Martin Kaiser.
Ressourceneffiziente Informationsverarbeitung Universität Bielefeld, CITEC, AG-KS Martin Kaiser www.its-owl.de Ressourceneffiziente Informationsverarbeitung Anwendungsdomänen Verkehrstechnik IKT Medizintechnik
Anwendung genetischer Algorithmen zur Lösung des n Dame Problems und zur Optimierung von Autoprofilen
Anwendung genetischer Algorithmen zur Lösung des n Dame Problems und zur Optimierung von Autoprofilen Jana Müller Seminar Das Virtuelle Labor Otto von Guericke Universität Magdeburg Gliederung 1. Motivation
Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik Universität Rostock.
Seite 1 Optimierung der Verbindungsstrukturen in Digitalen Neuronalen Netzwerken Workshop on Biologically Inspired Methods on Modelling and Design of Circuits and Systems 5.10.2001 in Ilmenau, Germany
FPGA. Field Programmable Gate Array
FPGA Field Programmable Gate Array FPGA Was ist das? Das FPGA ist ein relativ neuer, programmierbarer Baustein, der zum Aufbau digitaler, logischer Schaltungen dient. Aufbau Ein FPGA besteht aus einzelnen
Evolutionäre Algorithmen
Karsten Weicker Evolutionäre Algorithmen 2., überarbeitete und erweiterte Auflage m Teubner Inhaltsverzeichnis 1 Natürliche Evolution 1 1.1 Entwicklung der evolutionären Mechanismen 2 1.2 Evolutionsfaktoren
Evolutionäre / Genetische Algorithmen. Einführung in die Methoden der Künstlichen Intelligenz. Evolutionäre / Genetische Algorithmen (2) Beispiel
Evolutionäre / Genetische Algorithmen Einführung in die Methoden der Künstlichen Intelligenz PD Dr. David Sabel SoSe 0 Anwendungsbereich: Optimierung von Objekten mit komplexer Beschreibung Objekte: Üblicherweise
b) Nennen Sie vier hinreichende Bedingungen für Evolution. b) Anzahl fortlaufender Einsen von rechts. c) Sind in a) oder b) Plateaus enthalten?
Übungsblatt LV Künstliche Intelligenz, Evolutionäre Algorithmen (1), 2015 Aufgabe 1. Evolution a) Finden Sie zwei Evolutionsbeispiele auÿerhalb der Biologie. Identizieren Sie jeweils Genotyp, Phänotyp,
Hauptseminar Repräsentationen für Optimierungsalgorithmen
Stefan Bens Hauptseminar Dresden, 03.07.2008 Inhalt 1. Motivation 2. Einleitung 3. Repräsentationsarten und Eigenschaften 4. Beispiel 5. Zusammenfassung Folie 2 Als Repräsentation bezeichnet man die Kodierung
Programmierbare Logikbauelemente
Programmierbare Logikbauelemente Architekturen und Anwendungen von Axel Sikora mit 148 Bildern und 31 Tabellen HANSER Grundlagen 13 1.1 Einführung 13 1.2 Grundlagen digitaler Schaltungen 15 1.2.1 Grandlagen
Architekturen, Werkzeuge und Laufzeitumgebungen für eingebettete Systeme
Farbverlauf Architekturen, Werkzeuge und Laufzeitumgebungen für eingebettete Systeme Embedded Systems Christian Hochberger Professur Mikrorechner Fakultät Informatik Technische Universität Dresden Nötiges
SPI-Workbench: Modelle und Verfahren zur Synthese und Optimierung von Hardware/Software-Systemen aus SPI-Modellen
SPI-Workbench: Modelle und Verfahren zur Synthese und Optimierung von Hardware/Software-Systemen aus SPI-Modellen Prof. Dr.-Ing. J. Teich C. Grabbe, Ch. Haubelt, D. Koch Hardware-Software-Co-Design Universität
Prof. Dr.-Ing. Peter Schulz
Wahlpflichtfächer für Antriebe und Automation Motivation: Antriebe Antriebssysteme enthalten Mess- und Regelkreise, z.b.: - Drehzahlmessung und -regelung - Positionserfassung und -regelung - Verschleißmessung
Vortrag zum Hauptseminar Hardware/Software Co-Design
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Hauptseminar Hardware/Software Co-Design Robert Mißbach Dresden, 02.07.2008
Teil II Optimierung. Modellgestützte Analyse und Optimierung Kap. 5 Einführung Optimierung. Peter Buchholz 2006
Teil II Optimierung Gliederung 5 Einführung, Klassifizierung und Grundlagen 6 Lineare Optimierung 7 Nichtlineare Optimierung 8 Dynamische Optimierung (dieses Jahr nur recht kurz) (9 Stochastische Optimierungsmethoden
Adaptive Systeme. Prof. Dr.-Ing. Heinz-Georg Fehn Prof. Dr. rer. nat. Nikolaus Wulff
Adaptive Systeme Evolutionäre Algorithmen: Überlebenskampf und Evolutionäre Strategien Prof. Dr.-Ing. Heinz-Georg Fehn Prof. Dr. rer. nat. Nikolaus Wulff Überblick Einleitung Adaptive Filter Künstliche
Emulation und Rapid Prototyping. Hw-Sw-Co-Design
Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture
Emulation und Rapid Prototyping
Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture
Sequenzgenerierung aus Klassifikationsbäumen
Sequenzgenerierung aus Klassifikationsbäumen Peter M. Kruse, 24.01.2011 PMK, 24.01.2011 Inhalt Einleitung Stand von Wissenschaft und Technik Generierung von Testsequenzen mit der Klassifikationsbaum-Methode
Genetische Algorithmen. Uwe Reichel IPS, LMU München 8. Juli 2008
Genetische Algorithmen Uwe Reichel IPS, LMU München reichelu@phonetik.uni-muenchen.de 8. Juli 2008 Inhalt Einführung Algorithmus Erweiterungen alternative Evolutions- und Lernmodelle Inhalt 1 Einführung
Optimierung und Simulation
2008 AGI-Information Management Consultants May be used for personal purporses only or by libraries associated to dandelon.com network. Optimierung und Simulation Von Dr. Jörg Biethahn O. Professor für
Umbuchungen im Bachelor-Studiengang Technische Informatik für den Wechsel von der PO 2010 zur PO 2017
Umbuchungen im Bachelor-Studiengang Technische Informatik für den Wechsel von der PO 2010 zur PO 2017 Allgemeine Umbuchungsregeln: Für alle bisherigen Studierenden, die sich nach dem Prüfungszeitraum Sommersemester
Entwurf von digitalen Schaltungen und Systemen mit HDLsundFPGAs
Entwurf von digitalen Schaltungen und Systemen mit HDLsundFPGAs Einführung mit VHDL und SystemC von Prof. Dr.-Ing. Frank Kesel und Dr. Rüben Bartholomä 2., korrigierte Auflage Oldenbourg Verlag München
Evolvable Hardware. Diplomarbeit. Eine Analyse intrinsischer Hardware- Evolution digitaler Schaltkreise. Axel W. Dietrich
Diplomarbeit Evolvable Hardware Eine Analyse intrinsischer Hardware- Evolution digitaler Schaltkreise Axel W. Dietrich SyS Lehrstuhl (XI) für Systemanalyse Fachbereich Informatik Universität Dortmund Lehrstuhl
Populationsbasierte Suche. Evolutionäre Algorithmen (1)
Populationsbasierte Suche Bisherige Meta-Heuristiken: Simulated Annealing Tabu Search Ausgehend von einer Lösung wird gesucht Populationsbasierte Heuristiken Suche erfolgt ausgehend von mehreren Lösungen
Inhalt. Hardware-Software-Co-Design. Struktur (11/04) Multikriterieller Entwurf mechatronischer Systeme
Inhalt Multikriterieller Entwurf mechatronischer Systeme Jürgen Teich Institut für Informatik 12: Struktur des Lehrstuhls Eingebettete Systeme und Co-Design Multikriterieller Entwurf mechatronischer Systeme
Optimierung der Energieversorgung von Liegenschaften unter Berücksichtigung veränderlicher Lastkurven. Peter Remmen. Wissenschaftlicher Mitarbeiter
Optimierung der Energieversorgung von Liegenschaften unter Berücksichtigung veränderlicher Lastkurven Peter Remmen Wissenschaftlicher Mitarbeiter RWTH Aachen / E.ON ERC Berlin, 22./23. März 2018 23.03.2018
CRC (Configurable Reconfigurable Core)
CRC (Configurable Reconfigurable Core) Bewertungs- und für prozessorartig rekonfigurierbare Architekturen Dipl. Inform. Dipl. Inform. Thomas Schweizer
Adaptive Systeme. Prof. Dr.-Ing. Heinz-Georg Fehn Prof. Dr. rer. nat. Nikolaus Wulff
Adaptive Systeme Evolutionäre Algorithmen Teil II Evolutionsfenster durch Mutation und sexuelle Rekombination Prof. Dr.-Ing. Heinz-Georg Fehn Prof. Dr. rer. nat. Nikolaus Wulff Evolutionäre Algorithmen
F A C H H O C H S C H U L E W E D E L
F A C H H O C H S C H U L E W E D E L Seminar Verkehrsinformatik Offline-Optimierung der Lichtsignal-Koordinierung mittels genetischer Algorithmen Eingereicht von: Erarbeitet im: Marco Lehmann Hoheluftchaussee
FPGA vs. Mikrocontroller. Agenda
FPGA vs. Mikrocontroller Name: Jan Becker Matrikelnummer: 546508 Agenda - Kurzvorstellung eines FPGAs - Komponenten eines FPGAs - Programmierung eines FPGAs - Kurzvorstellung eines Mikrocontrollers - Komponenten
GP-Music: An Interactive Genetic Programming System for Music Generation with Automated Fitness
GP-Music: An Interactive Genetic Programming System for Music Generation with Automated Fitness Raters Brad Johanson, Riccardo Poli Seminarvortrag von Thomas Arnold G ˇ ˇ ˇ ˇ WS 2012/13 TU Darmstadt Seminar
2.5 Evolutionäre (Genetische) Algorithmen
KI 1, SS 2011, Kapitel 2, GA 1 2.5 Evolutionäre (Genetische) Algorithmen Das Ziel bzw. die Aufgabe von evolutionären Algorithmen ist eine Optimierung von Objekten mit komplexer Beschreibung, wobei es variable
INDUSTRIAL STORAGE INTELLIGENCE
FRAUNHOFER-INSTITUT FÜR PRODUKTIONSTECHNIK UND AUTOMATISIERUNG IPA INDUSTRIAL STORAGE INTELLIGENCE Quelle: Sergey Fotolia Im Bereich Industrial Storage Intelligence untersucht das Fraunhofer IPA industrielle
Lösungsvorschlag 1. Übung Technische Grundlagen der Informatik II Sommersemester 2009
Fachgebiet Rechnerarchitektur Fachbereich Informatik Aufgabe 1.1: Verilog Lösungsvorschlag 1. Übung Technische Grundlagen der Informatik II Sommersemester 2009 a) Wie können Werte an Wire-Variablen zugewiesen
2. Evolution als Optimierungsprinzip
2. Evolution als Optimierungsprinzip Biologen betrachten Evolution als Mechanismus, der in der Natur Lösungen für spezielle Probleme erzeugt Prinzipien der biologischen Evolution werden zur Lösung von
Hardware Praktikum 2008
HaPra 2008 - Versuchsreihe 5 - ALU Hardware Praktikum 2008 Prof. Dr. H.-J. Wunderlich Dipl.-Inf. M. Imhof Dipl.-Inf. S. Holst Agenda Die HaPra-CPU Eine kleine Übersicht VHDL Projekt-Organisation Entwurf
Zwischenbericht zum Projekt FPGA-Entwurfssystem
Zwischenbericht zum Projekt FPGA-Entwurfssystem Test und Integration von Synthese- und Layoutwerkzeugen für den FPGA-Entwurf Steffen, M.; Herrmann, P.; Möhrke, U.; Spruth, W.G. Universität Leipzig Augustusplatz
10. Vorlesung Stochastische Optimierung
Soft Control (AT 3, RMA) 10. Vorlesung Stochastische Optimierung Genetische Algorithmen 10. Vorlesung im Aufbau der Vorlesung 1. Einführung Soft Control: Definition und Abgrenzung, Grundlagen "intelligenter"
Arithmetische Schaltungen: log(n)-addierer
Arithmetische Schaltungen: log(n)-addierer Prof. Dr. Paul Molitor Institut für Informatik Martin-Luther-Universität Halle Aufbau der Lehrveranstaltung Literaturangaben Allgemeines zum Entwurf digitaler
Self-aware Memory: Hardware-Prototyp eines Prozessorknotens
Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Robert Schelkle Universität Karlsruhe (TH) Institut für Technische Informatik (ITEC) Lehrstuhl für Rechnerarchitektur 24. März 2009 Robert Schelkle
Aufgabe 1. Aufgabe 2. Abbildung 1: Schaltung für die Multiplikation mit 4
Aufgabe 1 Eine Zahl a ist mit 8 Bits vorzeichenlos (8 bit unsigned) dargestellt. Die Zahl y soll die Zahl a multipliziert mit 4 sein (y = a 4 D ). a) Wie viele Bits benötigen Sie für die Darstellung von
Einführung in die Methoden der Künstlichen Intelligenz. Evolutionäre Algorithmen
Einführung in die Methoden der Künstlichen Intelligenz Prof. Dr. Manfred Schmidt-Schauß SoSe 2018 Stand der Folien: 9. Mai 2018 Evolutionäre / Genetische Algorithmen Anwendungsbereich: Optimierung von
ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen
ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen Ch. Haubelt, D. Koch, T. Streichert, J. Teich Hardware-Software-Co-Design
Beiträge zur Automatisierung und Optimierung des Entwurfs bildbasierter Erkennungssysteme
Beiträge zur Automatisierung und Optimierung des Entwurfs bildbasierter Erkennungssysteme Stefanie Peters Andreas König ITG-Fachgruppensitzung, ITG-Fachgruppensitzung, 17.11.2006 17.11.2006 Inhalt Einleitung
Rechnerstrukturen, Teil 1
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 18/19 Prof. Dr. Jian- Jia Chen Fakultät für Informatik Technische Universität Dortmund jian- jia.chen@cs.uni-.de http://ls12- www.cs.tu-.de Übersicht 1. Organisatorisches
Studien- und Prüfungsplan Pflichtlehrveranstaltungen
Studien- und Prüfungsplan Pflichtlehrveranstaltungen Modulname (ECTS) Prüfung Pflicht-LV aus Gebiet Kommunikationstechnik 5 n. Vb. Pflicht-LV aus Gebiet Kommunikationssysteme 6 n. Vb. Pflicht-LV aus Gebiet
Schwarmintelligenz. Lydia Pintscher Seminar Organic Computing Universität Karlsruhe
Schwarmintelligenz Lydia Pintscher Seminar Organic Computing Universität Karlsruhe Gliederung 1. Grundlagen 2. Schwarmintelligenz in der Natur 3. Schwarmintelligenz beim Menschen 4. Schwarmintelligenz
Electronic Design Automation (EDA) Technology Mapping
Electronic Design Automation (EDA) Technology Mapping Überblick digitale Synthese Technology Mapping Abbildung durch die Abdeckung eines Baumes Partitionierung des DAG Dekomposition und Abdeckung Beispiel
Evolutionäre Robotik
Evolutionäre Robotik Evolutionäre Robotik Evolutionäre Robotik Lernen / Adaption erfolgt auf (mindestens 3 Ebenen) Evolutionäre Robotik Lernen / Adaption erfolgt auf (mindestens 3 Ebenen) 1. Adaption Evolutionäre
Laborübung 4. Zustandsautomaten (Finite State Machines)
Laborübung 4 Zustandsautomaten (Finite State Machines) Für den Entwurf und die Beschreibung von digitalen Systemen bilden Zustandsautomaten (Finite State Maschines; FSMs) eine wesentliche Grundlage. Mit
Umbuchungen im Bachelor-Studiengang Technische Informatik für den Wechsel von der PO 2010 zur PO 2017
Umbuchungen im Bachelor-Studiengang Technische Informatik für den Wechsel von der PO 2010 zur PO 2017 Allgemeine Umbuchungsregeln: Für alle bisherigen Studierenden, die sich nach dem Prüfungszeitraum Sommersemester
Betriebliche Optimierung
Betriebliche Optimierung Joachim Schauer Institut für Statistik und OR Uni Graz Joachim Schauer ( Institut für Statistik und OR Uni Graz Betriebliche ) Optimierung 1 / 19 1 Joachim Schauer ( Institut für
Grundlagen der Technischen Informatik. 9. Übung
Grundlagen der Technischen Informatik 9. Übung Christian Knell Keine Garantie für Korrekt-/Vollständigkeit 9. Übungsblatt Themen Aufgabe : Aufgabe 2: Aufgabe 3: Aufgabe 4: CMOS-Gatterschaltungen PAL-Implementierung
Algorithmen für schwierige Optimierungsprobleme Vorlesung für den Bereich Bachelor Informatik
Algorithmen für schwierige Optimierungsprobleme Vorlesung für den Bereich Bachelor Informatik Dozent: Prof. Dr. Henning Meyerhenke Paralleles Rechnen, Fakultät für Informatik 1 KIT Universität des Landes
Organic Computing. Vortrag im Rahmen von Advanced Seminar Computer Engineering. Oleksandr Pavlichenko
Organic Computing Vortrag im Rahmen von Advanced Seminar Computer Engineering Oleksandr Pavlichenko Gliederung Motivation Einführung Bausteine Einsatzgebiete und Projektbeispiele Zusammenfassung 2 Motivation
Optim ierung auf rekonfigurierbaren Rechensyst em en
Zwischenkolloquium SPPRR Optim ierung auf rekonfigurierbaren Rechensyst em en M. Ghiath Khatib Bernd Scheuermann Hartmut Schmeck Institut für Angewandte Informatik und Formale Beschreibungsverfahren Universität
Digital Design 5 Rechnergestützte Schaltungsentwicklung
5 Rechnergestützte Schaltungsentwicklung 5.1 Technologische Trends Richard Roth / FB Informatik und Mathematik Rechnergestützte Schaltungsentwicklung 1 Richard Roth / FB Informatik und Mathematik Rechnergestützte
Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik Universität Rostock.
Seite 1 Implementierung Neuronaler Netze mittels Digit-Online Algorithmen Vortrag im Rahmen des 10. Symposium Maritime Elektronik 2001 M.Haase, A.Wassatsch, D.Timmermann Seite 2 Gliederung Was sind Neuronale
Simulation digitaler Schaltungen auf GPUs
Simulation digitaler Schaltungen auf GPUs Yohan Humbert TU Kaiserslautern Embedded Systems Group 1 Inhalt 1. Motivation und Geschichte 2. Simulation 3. Synchrones Verfahren 4. Asynchrones Verfahren 5.
Einleitung_. FPAAs Field Programmable Analog Arrays. (1) Was sind FPAAs? (2) Wie funktionieren FPAAs? (3) Stand der Technik heute?
FPAAs Field Programmable Analog Arrays Ein Vortrag von Noah Smeets im Fach: Technische Informatik Montag, 29. Januar 2018 Einleitung_ (1) Was sind FPAAs? (2) Wie funktionieren FPAAs? (3) Stand der Technik
8. Evolution (Teil II): Koevolution
8. Evolution (Teil II): Koevolution Darwinsche Evolution bedeutet zunächst einmal Konkurrenz wie können mehrere Arten gemeinsam evolvieren? was passiert, wenn die Arten ihre Fitnesslandschaften gegenseitig
Test und Diagnose digitaler Systeme, prüffreundlicher Entwurf
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Test und Diagnose digitaler Systeme, prüffreundlicher Entwurf Fabian Pilz Dresden,
P2P. Architektur zur verteilten Berechnung evolutionärer Algorithmen. Michael Rasenberger
P2P Architektur zur verteilten evolutionärer Algorithmen Michael Rasenberger Inhalt P2P EA Das Ziel Desweiteren Inhalt P2P - eine neue alte Architektur EA und ealib - ein kurzer Einblick Das Ziel & einige
Genetische Algorithmen
Genetische Algorithmen Von Valentina Hoppe und Jan Rörden Seminar: Künstliche Intelligenz II Dozent: Stephan Schwiebert Gliederung Biologische Evolution Genetischer Algorithmus Definition theoretischer
Wie schreibe ich einen evolutionären Algorithmus mit mehreren Kriterien für ein Cgg (Ecg) -System?
Multikriterielle Evolution adaptiver eingebetteter Systeme Paul Kaufmann Institut für Informatik Universität Paderborn paul.kaufmann@uni-paderborn.de Abstract: Die Kombination rekonfigurierbarer elektronischer
Einsatz von Simulationswerkzeugen beim Entwurf feinwerktechnischer Systeme. Beispiele aus der Forschung am IFTE
Fakultät Elektrotechnik, Institut für Feinwerktechnik und Elektronik-Design Einsatz von Simulationswerkzeugen beim Entwurf feinwerktechnischer Systeme Beispiele aus der Forschung am IFTE Dr.-Ing. J. Gaßmann
Configurable Embedded Systems
Configurable Embedded Systems Prof. Dr. Sven-Hendrik Voß Wintersemester 2017 Technische Informatik (Master), Semester 2 Termin 3, 23.10.2017 Seite 2 Zynq Design Flow Configurable Embedded Systems Wintersemester
Plazierung von unterschiedlich großen Komponenten in gleich große rekonfigurierbare Flächen unter Berücksichtigung der Signallaufzeiten
Fakultät für Elektrotechnik Professur für Technische Informatik Helmut Schmidt Universität/ Universität der Bundeswehr Hamburg Plazierung von unterschiedlich großen Komponenten in gleich große rekonfigurierbare
FPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007
Paderborn Center for Parallel l Computing Paderborn University 29. Mai 2007 Übersicht 1. FPGAs 2. Entwicklungssprache VHDL 3. Matlab/Simulink 4. Entwicklungssprache Handel-C 5. Fazit Übersicht FPGAs 1.
Lehrveranstaltung: Digitale Systeme. KS-Praktikums-Vorbereitung Dipl.-Inf. Markus Appel , , ,
Lehrveranstaltung: Digitale Systeme KS-Praktikums-Vorbereitung Dipl.-Inf. Markus Appel 24.04.2012, 25.04.2012, 26.04.2012, 27.04.2012 Übersicht Kombinatorische Schaltungen n-bit-addierer Minimierungsverfahren
Analyse Kryptographischer Algorithmen: KRYPTON & TWOFISH
Analyse Kryptographischer Algorithmen: KRYPTON & TWOFISH Martin Lötzsch loetzsch@informatik.hu-berlin.de Einleitung. Das Seminar Analyse Kryptographischer Algorithmen beschäftigte sich mit interessanten,
Cloud mit rekonfigurierbaren Hardwarebeschleunigern
Fakultät Informatik, Institut für technische Informatik Evaluation eines SchedulingAlgorithmus für eine elastische Cloud mit rekonfigurierbaren Hardwarebeschleunigern Abschlusspräsentation zur Projektarbeit
Beschleunigung von Bild-Segmentierungs- Algorithmen mit FPGAs
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Algorithmen mit FPGAs Vortrag von Jan Frenzel Dresden, Gliederung Was ist Bildsegmentierung?