Grundlagen der Technischen Informatik. 9. Übung
|
|
|
- Stephanie Adler
- vor 6 Jahren
- Abrufe
Transkript
1 Grundlagen der Technischen Informatik 9. Übung Christian Knell Keine Garantie für Korrekt-/Vollständigkeit
2 9. Übungsblatt Themen Aufgabe : Aufgabe 2: Aufgabe 3: Aufgabe 4: CMOS-Gatterschaltungen PAL-Implementierung Multipleer und Demultipleer Barrel-Shifter
3 9. Übungsblatt Aufgabe Sei die Schaltfunktion f ( 3, 2,, ) 2 3 gegeben. a) Standardzellen sind vorgefertigte CMOS-Realisierungen einfacher Schaltfunktionen, wie zum Beispiel Und, Oder oder Nicht, die im Baukastenprinzip zusammengesetzt werden können. Schalten Sie die folgenden Standardzellen so zusammen, dass sie f realisieren (Hinweis: die einzelnen Standardzellen sind gestrichelt umrahmt).
4 9. Übungsblatt Aufgabe f ( 3, 2,, ) 2 3 Kein Oder-Gatter vorhanden OR = NOT(NOR) Nur 3 And-Gatter vorhanden doppelt verwenden
5 9. Übungsblatt Aufgabe ) ( ) ( ),,, ( f
6 f ( 3, 2,, ) ( ) 2 ( ) 3
7 9. Übungsblatt Aufgabe b) Realisieren Sie die Schaltfunktionen f( 3, 2,, ) als CMOS- Schaltung mit möglichst wenig Transistoren, wobei alle Eingänge nur in der nicht invertierten Form zur Verfügung stehen. CMOS-Logik besteht aus einem Pull-Up-Schaltnetz (PMOS) und einem dualen Pull-Down-Schaltnetz (NMOS). Beide lassen sich analog einer Relais-Schaltung konstruieren, es gilt jedoch Folgendes zu beachten: ) PMOS-Transistoren sind Öffner (d.h., die Signale müssen negiert angelegt werden) 2) das NMOS-Schaltnetz muss die duale Funktion realisieren
8 9. Übungsblatt Aufgabe b) Realisieren Sie die Schaltfunktionen f( 3, 2,, ) als CMOS- Schaltung mit möglichst wenig Transistoren, wobei alle Eingänge nur in der nicht invertierten Form zur Verfügung stehen. Um die Anzahl an Transistoren zu minimieren, klammert man hier zuerst aus: f ( 3, 2,, ) 2 3 ( 2 3) Für das PMOS-Schaltnetz müssen nun alle Eingänge einzeln negiert werden: PMOS ( f ) ( 2 3)
9 9. Übungsblatt Aufgabe b) Realisieren Sie die Schaltfunktionen f( 3, 2,, ) als CMOS- Schaltung mit möglichst wenig Transistoren, wobei alle Eingänge nur in der nicht invertierten Form zur Verfügung stehen. Für das PMOS-Schaltnetz müssen nun alle Eingänge einzeln negiert werden: PMOS ( f ) ( 2 3) Für das NMOS-Schaltnetz muss die duale Funktion gebildet werden: NMOS ( f ) f ( 3, 2,, ) ( 2 3) 2 3
10 9. Übungsblatt Aufgabe b) Realisieren Sie die Schaltfunktionen f( 3, 2,, ) als CMOS- Schaltung mit möglichst wenig Transistoren, wobei alle Eingänge nur in der nicht invertierten Form zur Verfügung stehen. PMOS ( 3 f ) ( 2 ) NMOS ( f ) 23 PMOS(f)
11 9. Übungsblatt Aufgabe b) Realisieren Sie die Schaltfunktionen f( 3, 2,, ) als CMOS- Schaltung mit möglichst wenig Transistoren, wobei alle Eingänge nur in der nicht invertierten Form zur Verfügung stehen. PMOS ( 3 f ) ( 2 ) NMOS ( f ) 23 NMOS(f)
12 9. Übungsblatt Aufgabe c) Vergleichen Sie die Anzahl benötigter Transistoren in a) und b). Für welche Anwendungsfälle eignen sich die beiden Entwurfsmethoden jeweils? Die Lösung aus b) benötigt nur Transistoren, wohingegen die aus a) 3 Transistoren benötigt. Der Vorteil von Standardzellen (a) liegt darin, dass der Entwurf solcher Schaltungen besser automatisiert werden kann. Die direkte, optimale Implementierung (b) hingegen ist meist schneller und nutzt die Chipfläche besser aus.
13 9. Übungsblatt Aufgabe 2 Realisieren Sie einen Codeumsetzer, der eine 3-Bit-Binärzahl in einen zyklischen Gray-Code umwandelt. Verwenden Sie dazu die unten vorgegebene Programmable Array Logic (PAL). Zum Verständnis ist hier beispielhaft die Funktion y ( 2,, ) 2 ( ) programmiert.
14 9. Übungsblatt Aufgabe 2 Realisieren Sie einen Codeumsetzer, der eine 3-Bit-Binärzahl in einen zyklischen Gray-Code umwandelt. Verwenden Sie dazu die unten vorgegebene Programmable Array Logic (PAL). Binärzahl Gray-Code 2 y 2 y y
15 9. Übungsblatt Aufgabe 2 Realisieren Sie einen Codeumsetzer, der eine 3-Bit-Binärzahl in einen zyklischen Gray-Code umwandelt. Verwenden Sie dazu die unten vorgegebene Programmable Array Logic (PAL). y y 2 2 y ; 2 ; y y y
16 9. Übungsblatt Aufgabe 2 y y y
17 9. Übungsblatt Aufgabe 3 a) Entwerfen Sie eine digitale Schaltung, die bei einer am Steuereingang s den Wert des Eingangs am, bei einer am Steuereingang s den Wert des Eingangs am Ausgang y erzeugt. s y
18 9. Übungsblatt Aufgabe 3 a) Entwerfen Sie eine digitale Schaltung, die bei einer am Steuereingang s den Wert des Eingangs am, bei einer am Steuereingang s den Wert des Eingangs am Ausgang y erzeugt. s y y s s s s
19 9. Übungsblatt Aufgabe 3 a) Entwerfen Sie eine digitale Schaltung, die bei einer am Steuereingang s den Wert des Eingangs am, bei einer am Steuereingang s den Wert des Eingangs am Ausgang y erzeugt. y s s
20 9. Übungsblatt Aufgabe 3 b) Die Schaltung soll nun so erweitert werden, dass wahlweise genau einer von vier Eingängen,, 3 am Ausgang y erscheint. i. Welche Auswirkungen hat dies für den Steuereingang s? Es müssen vier verschiedene Szenarien abgedeckt werden. Szenario : Eingang soll auf y durchgeleitet werden Szenario : Eingang soll auf y durchgeleitet werden Szenario 2: Eingang 2 soll auf y durchgeleitet werden Szenario 3: Eingang 3 soll auf y durchgeleitet werden s muss aus 2 Bits bestehen (s, s )
21 9. Übungsblatt Aufgabe 3 b) Die Schaltung soll nun so erweitert werden, dass wahlweise genau einer von vier Eingängen,, 3 am Ausgang y erscheint. ii. Realisieren Sie die Schaltung mit Und-/Oder-Gattern sowie Invertern. s s 3 2 y y s s
22 9. Übungsblatt Aufgabe 3 b) Die Schaltung soll nun so erweitert werden, dass wahlweise genau einer von vier Eingängen,, 3 am Ausgang y erscheint. ii. Realisieren Sie die Schaltung mit Und-/Oder-Gattern sowie Invertern. s s 3 2 y y s 2 s
23 9. Übungsblatt Aufgabe 3 b) Die Schaltung soll nun so erweitert werden, dass wahlweise genau einer von vier Eingängen,, 3 am Ausgang y erscheint. ii. Realisieren Sie die Schaltung mit Und-/Oder-Gattern sowie Invertern. s s 3 2 y y s 3 s2
24 9. Übungsblatt Aufgabe 3 b) Die Schaltung soll nun so erweitert werden, dass wahlweise genau einer von vier Eingängen,, 3 am Ausgang y erscheint. ii. Realisieren Sie die Schaltung mit Und-/Oder-Gattern sowie Invertern. s s 3 2 y y s 4 s3
25 9. Übungsblatt Aufgabe 3 ii. Realisieren Sie die Schaltung mit Und-/Oder-Gattern sowie Invertern. y s s s s ss2 ss3
26 9. Übungsblatt Aufgabe 3 c) Schließlich soll eine Demultipleer-Schaltung entworfen werden. Sie besitzt einen Eingang, der in Abhängigkeit des Steuereingangs s den logischen Wert von an einen der vier Ausgänge y,, y 3 erzeugt. s y y y 2 y 3 / / / / / / / /
27 9. Übungsblatt Aufgabe 3 c) Schließlich soll eine Demultipleer-Schaltung entworfen werden. Sie besitzt einen Eingang, der in Abhängigkeit des Steuereingangs s den logischen Wert von an einen der vier Ausgänge y,, y 3 erzeugt. s s y y y 2 y 3 / / / / / / / /
28 9. Übungsblatt Aufgabe 3 c) Schließlich soll eine Demultipleer-Schaltung entworfen werden. Sie besitzt einen Eingang, der in Abhängigkeit des Steuereingangs s den logischen Wert von an einen der vier Ausgänge y,, y 3 erzeugt. s s y y y 2 y 3 / / / / / / / / y s s
29 9. Übungsblatt Aufgabe 3 c) Schließlich soll eine Demultipleer-Schaltung entworfen werden. Sie besitzt einen Eingang, der in Abhängigkeit des Steuereingangs s den logischen Wert von an einen der vier Ausgänge y,, y 3 erzeugt. s s y y y 2 y 3 / / / / / / / / y s s
30 9. Übungsblatt Aufgabe 3 c) Schließlich soll eine Demultipleer-Schaltung entworfen werden. Sie besitzt einen Eingang, der in Abhängigkeit des Steuereingangs s den logischen Wert von an einen der vier Ausgänge y,, y 3 erzeugt. s s y y y 2 y 3 / / / / / / / / y 2 ss
31 9. Übungsblatt Aufgabe 3 c) Schließlich soll eine Demultipleer-Schaltung entworfen werden. Sie besitzt einen Eingang, der in Abhängigkeit des Steuereingangs s den logischen Wert von an einen der vier Ausgänge y,, y 3 erzeugt. s s y y y 2 y 3 / / / / / / / / y 3 ss
32 9. Übungsblatt Aufgabe 3 c) Schließlich soll eine Demultipleer- Schaltung entworfen werden. Sie besitzt einen Eingang, der in Abhängigkeit des Steuereingangs s den logischen Wert von an einen der vier Ausgänge y,, y 3 erzeugt. y s s y s s y 2 ss y 3 ss
33 9. Übungsblatt Aufgabe 4 In Aufgabe 3a) wurde ein sogenannter 2:-Multipleer entworfen, den man vereinfacht mit nebenstehendem Blockschaltbild darstellen kann. Erstellen Sie aus solchen Multipleern einen Barrel-Shifter, der den Eingang A = (a 3, a 2, a, a ) zyklisch um N = 3 Stellen nach links verschiebt und auf dem Ausgang B = (b 3, b 2, b, b ) ausgibt. Ist zum Beispiel N =, so soll b 3 =a 2, b 2 =a, b =a, b =a 3 gelten. N kann Werte von 3 annehmen 2 Bits für N nötig (n, n )
34 9. Übungsblatt Aufgabe 4 N kann Werte von 3 annehmen 2 Bits für N nötig (n, n ) Analog zu Binärzahlen kann jeder Shift-Wert N durch Kombinationen von Shifts erzielt werden, die Potenzen von 2 sind:, 2, 4, N = = * 2 + * 2 : n = ; n = ; N = = * 2 + * 2 : n = ; n = ; N = 2 = * 2 + * 2 : n = ; n = ; N = 3 = * 2 + * 2 : n = ; n = ;
35 9. Übungsblatt Aufgabe 4 N kann Werte von 3 annehmen 2 Bits für N nötig (n, n ) Analog zu Binärzahlen kann jeder Shift-Wert N durch Kombinationen von Shifts erzielt werden, die Potenzen von 2 sind:, 2, 4, Deswegen entwerfen wir für N = 3 zuerst getrennt Schaltungen, die den 4-Bit-Eingang A um genau eine und genau zwei Stellen nach links verschieben. Anschließend schalten wir diese beiden Schaltungen so zusammen, dass sie den gefragten Barrel-Shifter ergeben.
36 9. Übungsblatt Aufgabe 4 Die erste Schaltung soll A um genau eine Stelle zyklisch nach links verschieben, falls der Steuereingang n = ist. Jedes Bit des Ergebnisvektors B hat genau zwei Möglichkeiten: b ist entweder a, falls n =, oder a 3 andernfalls. Analog für alle anderen Bits. Die Schaltung lässt sich also ausschließlich mit 2:-Multipleern aufbauen.
37 9. Übungsblatt Aufgabe 4 Nach demselben Prinzip funktioniert auch die Schaltung, die A zyklisch um zwei Stellen nach links verschiebt. b ist dann entweder a, falls n =, oder a 2 andernfalls.
38 9. Übungsblatt Aufgabe 4 Das Zusammenschalten ist trivial; es werden schlicht die Ausgänge der linken Bank mit den Eingängen der rechten Bank verschaltet. Nach diesem Baukastenprinzip lassen sich theoretisch beliebig große Barrel-Shifter zusammenbauen.
39 9. Übungsblatt Danke für die Aufmerksamkeit
Übung zu Grundlagen der Technischen Informatik
Grundlagen der Technischen Informatik 9. Übung Christian Knell Keine Garantie für Korrekt-/Vollständigkeit 9. Übungsblatt Themen Aufgabe 1: Aufgabe 2: Aufgabe 3: Aufgabe 4: Multiplexer und De-Multiplexer
GTI ÜBUNG 9. Multiplexer, demultiplexer, shifter, cmos und pal FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 1
GTI ÜBUNG 9 Multiplexer, demultiplexer, shifter, cmos und pal FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK AUFGABE CMOS Beschreibung: Sei die Schaltfunktion f x 3, x 2, x, x 0 = x 0 x x
Grundlagen der Technischen Informatik. 13. Übung
Grundlagen der Technischen Informatik 13. Übung Christian Knell Keine Garantie für Korrekt-/Vollständigkeit 13. Übungsblatt Themen Aufgabe 1: Aufgabe 2: Aufgabe 3: Aufgabe 4: Automaten VHDL VHDL VHDL 13.
Grundlagen der Technischen Informatik. 8. Übung
Grundlagen der Technischen Informatik 8. Übung Christian Knell Keine Garantie für Korrekt-/Vollständigkeit 8. Übungsblatt Themen Aufgabe 1: Aufgabe 2: Aufgabe 3: Verknüpfungsbasis Entwicklungssatz NAND-Technik
Technische Informatik I
Rechnerstrukturen Dario Linsky Wintersemester 200 / 20 Teil 2: Grundlagen digitaler Schaltungen Überblick Logische Funktionen und Gatter Transistoren als elektronische Schalter Integrierte Schaltkreise
GTI ÜBUNG 12. Komparator und Addierer FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 1
GTI ÜBUNG 12 Komparator und Addierer FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 1 AUFGABE 1 KOMPARATOR Beschreibung Entwickeln Sie eine digitale Schaltung, die zwei Bits a und b miteinander
9 Multiplexer und Code-Umsetzer
9 9 Multiplexer und Code-Umsetzer In diesem Kapitel werden zwei Standard-Bauelemente, nämlich Multiplexer und Code- Umsetzer, vorgestellt. Diese Bausteine sind für eine Reihe von Anwendungen, wie zum Beispiel
Aufgabe 3.1 Schaltalgebra - Schaltnetze
Aufgabe 3.1 Schaltalgebra - Schaltnetze Zeichnen Sie die folgenden Funktionen als Zusammenschaltung von AND-, OR- und Invertergattern: a) b) F = X ( Y Z) F = EN ( X Y) ( Y Z) zur Lösung 3.1 Aufgabe 3.2
Kapitel 6 Programmierbare Logik. Literatur: Kapitel 6 aus Oberschelp/Vossen, Rechneraufbau und Rechnerstrukturen, 9. Auflage
Kapitel 6 Programmierbare Logik Literatur: Kapitel 6 aus Oberschelp/Vossen, Rechneraufbau und Rechnerstrukturen, 9. Auflage Kapitel 6: Programmierbare Logik und VLSI Seite Kapitel 6: Programmierbare Logik
Lösung 2.1 PROM - Dual-zu-Siebensegmentdecoder
Lösung 2. PROM - Dual-zu-Siebensegmentdecoder Die Ziffern bzw. Buchstaben sollen auf der Siebensegmentanzeige gemäß der Abbildung dargestellt werden: 0 2 3 4 5 6 7 8 9 0 2 3 4 5 Die Ansteuerung der Leuchtsegmente
Grundlagen der Rechnertechnologie Sommersemester Vorlesung Dr.-Ing. Wolfgang Heenes
Grundlagen der Rechnertechnologie Sommersemester 2010 10. Vorlesung Dr.-Ing. Wolfgang Heenes 22. Juni 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 1 Inhalt 1. Vorbesprechung drittes Labor
Rechnerarithmetik. Vorlesung im Sommersemester Eberhard Zehendner. FSU Jena. Thema: Addierschaltungen
Rechnerarithmetik Vorlesung im Sommersemester 2008 Eberhard Zehendner FSU Jena Thema: Addierschaltungen Eberhard Zehendner (FSU Jena) Rechnerarithmetik Addierschaltungen 1 / 19 Addierer für UInt 2 (l)
Elektrotechnische Grundlagen, WS 00/01 Musterlösung Übungsblatt 7
lektrotechnische Grundlagen, WS 00/01 Musterlösung Übungsblatt 7 b) n die Schaltung werden nacheinander die in der Tabelle eingetragenen ingangssignale angelegt. Tragen Sie die sich einstellenden Pegel
II. Grundlagen der Programmierung
II. Grundlagen der Programmierung II.1. Zahlenssteme und elementare Logik 1.1. Zahlenssteme 1.1.1. Ganze Zahlen Ganze Zahlen werden im Dezimalsstem als Folge von Ziffern 0, 1,..., 9 dargestellt, z.b. 123
GAL 16V8. 4. Laboreinheit - Hardwarepraktikum SS 2002 VCC / +5V. Eingang / Clock. 8 konfigurierbare Ausgangszellen. 8 Eingänge GND / 0V.
1. Versuch Programmierbare Logik 4. Laboreinheit - Hardwarepraktikum SS 2002 Am Beispiel des GAL16V8 und eines GAL Development Systems werden die Möglichkeiten und Einsatzgebiete von programmierbare Logikbausteine
Digitaltechnik Grundlagen 5. Elementare Schaltnetze
5. Elementare Schaltnetze Version 1.0 von 02/2018 Elementare Schaltnetze Dieses Kapitel beinhaltet verschiedene Schaltnetze mit speziellen Funktionen. Sie dienen als Anwendungsbeispiele und wichtige Grundlagen
2 Initialisierung clk_mkand= clk_produkt= multiplexer= init/>>1= 6 Schieben clk_mkand= clk_produkt= multiplexer= init/>>1=
Arithmetische Schaltungen c) Vervollständigen Sie nachfolgend abgebildeten Zustands-Automaten so, dass er den Multiplizierer wie gewünscht steuert. Nehmen Sie an, dass Sie zur Detektion des Schleifen-Abbruchs
DuE-Tutorien 17 und 18
DuE-Tutorien 17 und 18 Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery TUTORIENWOCHE 5 AM 02.12.2011 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum
Systemorientierte Informatik 1
Systemorientierte Informatik. Grundlagen Digitaler Schaltungen.8 Schaltnetze aus Gattern und Leitungen.9 Boole sche Algebra. Minimierung Boole scher Funktionen. CMOS Komplegatter Die nächste Funktion,
Darstellung von negativen binären Zahlen
Darstellung von negativen binären Zahlen Beobachtung für eine beliebige Binärzahl B, z.b. B=110010: B + NOT(B) ---------------------------------------------- = B + NOT(B) 1 + (Carry) ----------------------------------------------
Teil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
N Bit binäre Zahlen (signed)
N Bit binäre Zahlen (signed) n Bit Darstellung ist ein Fenster auf die ersten n Stellen der Binär Zahl 0000000000000000000000000000000000000000000000000110 = 6 1111111111111111111111111111111111111111111111111101
Grundlagen der Technischen Informatik. 7. Übung
Grundlagen der Technischen Informatik 7. Übung Christian Knell Keine Garantie für Korrekt-/Vollständigkeit 7. Übungsblatt Themen Aufgabe : Aufgabe : Aufgabe : Aufgabe : KMF, Nelson/Petrick-Verfahren Quine-McCluskey-Verfahren
Einführung in. Logische Schaltungen
Einführung in Logische Schaltungen 1/7 Inhaltsverzeichnis 1. Einführung 1. Was sind logische Schaltungen 2. Grundlegende Elemente 3. Weitere Elemente 4. Beispiel einer logischen Schaltung 2. Notation von
Proseminar Statische CMOS- Schaltungen. Thema: CMOS-NOR-Gatter Gehalten von: Björn Fröhlich Prof. Dr. Zehendner SS05 - FSU Jena
Statische CMOS- Schaltungen Thema: CMOS-NOR-Gatter Gehalten von: Björn Fröhlich Prof. Dr. Zehendner SS05 - FSU Jena Inhaltsübersicht 1. allgemeiner Aufbau 2. Gleichstrom Transfer Charakteristik 3. Transiente
Grundlagen der Technischen Informatik. CMOS-Gatterschaltungen. Kapitel 7.3
CMOS-Gatterschaltungen Kapitel 7.3 Prof. Dr.-Ing. Jürgen Teich Lehrstuhl für Hardware-Software-Co-Design CMOS: Inverter-Schaltung VDD PMOS V in V out V in V out CL NMOS Der Inverter besteht aus zwei Transistoren,
F Programmierbare Logikbausteine
1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur
8. Realisierung von Schaltnetzen mit Gattern
8. Realisierung von Schaltnetzen mit Gattern Im Folgenden soll ein kurzer qualitativer Einblick in die physikalische Arbeitsweise von Gattern gegeben werden. Dabei wird dann auch der Sinn des Begriffes
2.5. Umwandlung von Schaltfunktionen in die NOR und NAND Technik
.. Umwandlung on Schaltfunktionen in die NOR und NAND Technik... Smbole 0 0 0 0 0 NAND Elemente 0 0 0 0 0 0 0 NOR Elemente Beachte : Jedes NOR bzw. NAND Element hat mindestens Eingänge!... Umwandlungsorschriften
Übungen zur Vorlesung Technische Informatik I, SS 2001 Strey / Guenkova-Luy / Prager Übungsblatt 2 Sequentielle Logik. Aufgabe 1:
Übungen zur Vorlesung echnische Informatik I, SS 2 Strey / Guenkova-Luy / Prager Übungsblatt 2 Sequentielle Logik Aufgabe : Analysieren Sie das gezeigte Flip-Flop. Geben Sie eine Wahrheitstabelle an, wie
F Programmierbare Logikbausteine
1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur
F. Technologische Grundlagen
F. Technologische Grundlagen F.1. Einordnung Bisher: - wenige Schaltkreise pro Chip, - feste Verdrahtung. Nun: - Generischer Schaltkreis, - Löschen & programmieren, - Umfangreiche Funktionalität, - Einstellbare
Tutorium: Einführung in die technische Informatik
Tutorium: Einführung in die technische Informatik Logische Schaltungen (2. 2.3) Sylvia Swoboda e225646@student.tuwien.ac.at Überblick Grundbegriffen von logischen Schaltung Realisierung von Funktionen
Informationsverarbeitung auf Bitebene
Informationsverarbeitung auf Bitebene Dr. Christian Herta 5. November 2005 Einführung in die Informatik - Informationsverarbeitung auf Bitebene Dr. Christian Herta Grundlagen der Informationverarbeitung
Teil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Analoge und digitale Hardware bei
Multiplexer und Schieberegister
Hard- und Softwaretechnik Schaltwerke Multiplexer und Schieberegister Andreas Zbinden Gewerblich- Industrielle Berufsschule Bern Inhaltsverzeichnis 1 Multiplexer, Demultiplexer 2 2 Schieberegister 6 2.1
3.8 Sequentieller Multiplizierer 159
.8 Sequentieller Multiplizierer 59 Nachfolgende Abbildung zeigt den (unvollständigen) Aufbau einer Schaltung zur Implementierung des gezeigten Multiplikationsverfahrens. b) Vervollständigen Sie die Schaltung
Electronic Design Automation (EDA) Technology Mapping
Electronic Design Automation (EDA) Technology Mapping Überblick digitale Synthese Technology Mapping Abbildung durch die Abdeckung eines Baumes Partitionierung des DAG Dekomposition und Abdeckung Beispiel
Integrierte Schaltungen
Klausur Integrierte Schaltungen 28.03.2014 Hinweise: Beantwortung der Fragen bitte nur auf den Aufgabenbättern! (inkl. Rückseite) Nur vom Assistenten angeheftete und abgezeichnete Zusatzblätter werden
N Bit binäre Zahlen (signed)
N Bit binäre Zahlen (signed) n Bit Darstellung ist ein Fenster auf die ersten n Stellen der Binär Zahl 0000000000000000000000000000000000000000000000000110 = 6 1111111111111111111111111111111111111111111111111101
Lösungsvorschlag zu 1. Übung
Prof. Frederik Armknecht Sascha Müller Daniel Mäurer Grundlagen der Informatik 3 Wintersemester 09/10 Lösungsvorschlag zu 1. Übung 1 Präsenzübungen 1.1 Schnelltest a) Welche der Aussagen treffen auf jeden
Digital Design 2 Schaltnetze (kombinatorische Logik) Digital Design
2 Schaltnetze (kombinatorische Logik) Schaltnetze realisieren eine Schalt- oder Vektorfunktion Y = F (X) X: Eingangsvektor mit den Variablen x 0, x 1, x n Y: Ausgabevektor mit den Variablen y 0, y 1, y
KLAUSUR DIGITALTECHNIK SS 00
Aufgabe 1 (20P) KLAUSUR DIGITALTECHNIK SS 00 Entwerfen Sie ein Flipflop unter ausschließlicher Verwendung eines Dreifach-UND und dreier Zweifach-ODER. Beschreiben Sie das Verhalten ( Zustandsdiagramm,
Erste praktische Übung zur Vorlesung Grundlagen der Technischen Informatik
Lehrstuhl für Informatik Cauerstraße 11 91058 Erlangen TECHNISCHE FAKULTÄT Erste praktische Übung zur Vorlesung Grundlagen der Technischen Informatik Ziel dieser praktischen Übung ist es, einen Taschenrechner
5. Tutorium Digitaltechnik und Entwurfsverfahren
5. Tutorium Digitaltechnik und Entwurfsverfahren Tutorium Nr. 9 Alexis Tobias Bernhard Fakultät für Informatik, KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
Komparatoren und Multiplexer
TECHNISCHE UNIVERSITÄT ILMENU Fakultät für Elektrotechnik und Informationstechnik Fachgebiet Elektronische Schaltungen und Systeme Komparatoren und Multipleer Versuch 5 im Informationselektronischen Praktikum
1 Einfache diskrete, digitale Verknüpfungen
1 Einfache diskrete, digitale Verknüpfungen Mit den drei Grund Gattern UND, ODER und Nicht lassen sich alle anderen Gattertypen realisieren! Q = e 1 e 1.1 AND, UND, Konjunktion 2 Die Konjunktion (lateinisch
Grundlagen der Technischen Informatik. 1. Übung
Grundlagen der Technischen Informatik 1. Übung Christian Knell Keine Garantie für Korrekt-/Vollständigkeit Organisatorisches Christian Knell: christian.knell@informatik.stud.uni-erlangen.de Übungs-Folien
Digitallabor Aufgabe 5.4 Lauflicht
Digitallabor Aufgabe 5.4 Lauflicht Teilnehmer: Natalia Springer, Tong Cha 5.4.1 Lauflicht Aufgabenstellung Aus den Dioden D1..D8 ist ein Lauflicht zu erstellen. Es soll eine Diode leuchten. Bei jeder positiven
Teil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Analoge und digitale Hardware bei
Protokoll zum Versuch Flip-Flop
Naturwissenschaft Torben Pfaff Protokoll zum Versuch Flip-Flop Praktikumsbericht / -arbeit Praktikum zu Elektronische Bauelemente und Schaltungstechnik Protokoll zum Versuch Flip-Flop Versuch Flip-Flop
4 Schaltalgebra. Hochschule für Angewandte Wissenschaften Hamburg FACHBEREICH ELEKTROTECHNIK UND INFORMATIK DIGITALTECHNIK 4-1
4 Schaltalgebra 4. Axiome; Signale und Schaltfunktionen Der Entwurf einer Digitalschaltung mit vorgegebener Funktion erfordert die Manipulation der verschiedenen Eingangssignale auf eine Weise, die in
Multiplikationschip. Multiplikation. Beitrag zu "Werkstattunterricht Multiplikation" Allgemeine Didaktik - Seminar SS95. Oberwiesenstr.
Informationsblatt für die Lehrkraft Multiplikation Multiplikationschip Beitrag zu "Werkstattunterricht Multiplikation" Allgemeine Didaktik - Seminar SS95 Autor: Ernesto Ruggiano Oberwiesenstr. 42 85 Zürich
Kombinatorische Schaltungen
Mathias Arbeiter 16. Juni 2006 Betreuer: Herr Bojarski Kombinatorische Schaltungen Elektrische Logigsysteme ohne Rückführung Inhaltsverzeichnis 1 Wirkungsweise von NAND-Gattern 3 2 logische Schaltungen
Grundlagen der Informatik II
Grundlagen der Informatik II Tutorium 4 Professor Dr. Hartmut Schmeck Ob P = NP, ist ein offenes Problem. d) ist Quatsch, weil pol eine ordnende Relation ist. In der Arithmetik gilt ja auch nicht x y y
13. Vorlesung. Logix Klausuranmeldung nicht vergessen! Übungsblatt 3 Logikschaltungen. Multiplexer Demultiplexer Addierer.
13. Vorlesung Logix Klausuranmeldung nicht vergessen! Übungsblatt 3 Logikschaltungen Diode Transistor Multiplexer Demultiplexer Addierer 1 Campus-Version Logix 1.1 Vollversion Software und Lizenz Laboringenieur
3 Elektronische Verknüpfungsglieder
3 Elektronische Verknüpfungsglieder ufgabe 27: RTL NICHT Glied.27.: Skizzieren Sie die Schaltung eines NICHT Schaltgliedes, das mit einem NPN Transistor und Widerständen aufgebaut ist (Resistor Transistor
Eine Möglichkeit: Latch als Speicherzelle
SRAM Eine Möglichkeit: Latch als Speicherzelle Man könnte ein Latch z.b. aus Gated Invertern benutzen Diese Zelle benötigt 4 Steuerleitungen (LD, RD und Inverse), einen Bus, 2 Versorgungen Viele Leitungen
Hardware Programmierbare Logik
Hardware Programmierbare Logik Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Hardware Programmierbare Logik 1/23
Digitale Systeme und Schaltungen
Zusammenfassung meines Vortrages vom 26. Jänner 2017 Digitale Systeme und Schaltungen Andreas Grimmer Pro Scientia Linz Johannes Kepler Universität Linz, Austria andreas.grimmer@jku.at In dieser Zusammenfassung
Teil V. Programmierbare Logische Arrays (PLAs)
Teil V Programmierbare Logische Arrays (PLAs) 1 Aufbau von PLAs Programmierbares Logisches Array (PLA): Programmierbarer Einheitsbaustein aufgebaut als ein Gitter (Array) von Basisbausteinen (Zellen).
Praktikum Digitaltechnik
dig Datum : 1.06.2009 A) Vorbereitungsaufgaben 1) Was unterscheidet sequentielle und kombinatorische Schaltungen? Kombinatorische ~ Sequentielle ~ Ausgänge sind nur vom Zustand der Eingangsgrößen abhängig
Übungen zur Vorlesung Grundlagen der Rechnerarchitektur
Universität Koblenz-Landau Übungen zur Vorlesung Grundlagen der Rechnerarchitektur - Sommersemester 2018 - Übungsblatt 2 Abgabe bis Montag, 28. Mai 2018, 23:59 Uhr als pdf via SVN Punkte Kürzel A1 (10)
Digitalelektronik - Inhalt
Digitalelektronik - Inhalt Grundlagen Signale und Werte Rechenregeln, Verknüpfungsregeln Boolesche Algebra, Funktionsdarstellungen Codes Schaltungsentwurf Kombinatorik Sequentielle Schaltungen Entwurfswerkzeuge
Wandeln Sie die folgenden Zahlen in Binärzahlen und Hexadezimalzahlen. Teilen durch die Basis des Zahlensystems. Der jeweilige Rest ergibt die Ziffer.
Digitaltechnik Aufgaben + Lösungen 2: Zahlen und Arithmetik Aufgabe 1 Wandeln Sie die folgenden Zahlen in Binärzahlen und Hexadezimalzahlen a) 4 D b) 13 D c) 118 D d) 67 D Teilen durch die Basis des Zahlensystems.
Integrierte Digitalschaltungen Vom Transistor zu Integrierten Systemen Vorlesung 10,
Integrierte Digitalschaltungen Vom Transistor zu Integrierten Systemen Vorlesung 10, 16.06.2016 Nils Pohl FAKULTÄT FÜR ELEKTROTECHNIK UND INFORMATIONSTECHNIK Lehrstuhl für Integrierte Systeme Organisatorisches
Digitaltechnik Grundlagen 9. Zählschaltungen
9. Zählschaltungen Version 1.0 von 02/2018 Zählschaltungen Gliederung: - Grundlagen - Synchrone Zähler - Einführung - Systematischer Entwurf 2 Zählschaltungen - Grundlagen Ebenfalls häufige Anwendung von
Musterlösungen. zu den Übungsaufgaben vom
GRUNDLAGEN DER DIGITALTECHNIK GD MUSTERLÖSUNGEN ZUM MERKBLATT VOM 2. 2. 07 1 Musterlösungen zu den Übungsaufgaben vom 2. 2. 07 1. Geben Sie an (Skizze, ggf. Funktionserläuterung), wie ein D-Flipflop auf
Digitaltechnik. TI-Tutorium. 29. November 2011
Digitaltechnik TI-Tutorium 29. November 2011 Themen Schaltsymbole Transistoren CMOS nächstes Übungsblatt 2 Aufgaben Schaltsymbole Widerstand npn-transistor Widerstand pnp-transistor Glühlampe pmos Transistor
Die Zahl ist: (z 2, z 1, z 0 ) (z ) : 7 = 0 Rest z 2
Übungen zur Vorlesung Technische Informatik I, SS Hauck / Guenkova-Luy / Prager / Chen Übungsblatt 4 Rechnerarithmetik Aufgabe : a) Bestimmen Sie die Darstellung der Zahl 3 zur Basis 7. 3 = 7 (Sehen Sie
Protokoll zu Grundelemente der Digitaltechnik
Protokoll zu Grundelemente der Digitaltechnik Ronn Harbich 22. uli 2005 Ronn Harbich Protokoll zu Grundelemente der Digitaltechnik 2 Vorwort Das hier vorliegende Protokoll wurde natürlich mit größter Sorgfalt
Grundlagen der Digitaltechnik GD. Aufgaben und Musterlösungen
DIGITALTECHNIK GD KLAUSUR VOM 16. 7. 2015 AUFGABEN UND MUSTERLÖSUNGEN SEITE 1 VON 7 FH Dortmund FB Informations- und Elektrotechnik Grundlagen der Digitaltechnik GD Klausur vom 16. 7. 2015 Aufgaben und
Synthese digitaler Schaltungen Aufgabensammlung
Technische Universität Ilmenau Fakultät für Elektrotechnik und Informationstechnik Fachgebiet Elektronische Schaltungen und Systeme Dr. Ing. Steffen Arlt Synthese digitaler Schaltungen Aufgabensammlung.
FAKULTÄT FÜR INFORMATIK
FAKULTÄT FÜR INFORMATIK TECHNISCHE UNIVERSITÄT MÜNCHEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Martin Schulz Einführung in die Rechnerarchitektur Wintersemester 2017/2018 Lösungsvorschlag
5. Tutorium Digitaltechnik und Entwurfsverfahren
5. Tutorium Digitaltechnik und Entwurfsverfahren Tutorium Nr. 13 Alexis Tobias Bernhard Fakultät für Informatik, KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
2 Vervollständige die Wahrheitstabellen.
Finde die sieben LogikGatter im Rätsel. Die Wörter können von links nach rechts horizontal oder von oben nach unten vertikal versteckt sein. Zur Hilfe ist das erste Wort schon markiert. L B W P F F C G
Technische Informatik I, SS03. Boole sche Algebra, Kombinatorische Logik
Übung zur Vorlesung Technische Informatik I, SS03 Ergänzung Übungsblatt 1 Boole sche Algebra, Kombinatorische Logik Guenkova, Schmied, Bindhammer, Sauer {guenkova@vs., schmied@vs., bindhammer@vs., dietmar.sauer@}
DuE-Tutorien 4 und 6. Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery. WOCHE 8 AM
DuE-Tutorien 4 und 6 Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery WOCHE 8 AM 11.12.2012 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum
b. Erstellen Sie Wahrheitstabellen für die folgenden Terme:
Übungen zur Vorlesung Technische Informatik I, SS 200 Strey / Guenkova-Luy / Prager Übungsblatt oolesche lgebra /Kombinatorische Logik ufgabe : a. Welche der folgenden Terme können als Minterm, Maxterm,
Kapitel 4. Versuch 415 T-Flipflop
Kapitel 4 Versuch 415 T-Flipflop Flipflops, die mit jeder steigenden oder mit jeder fallenden Taktflanke in den entgegengesetzten Zustand kippen, heissen T Flipflops ( Toggle Flipflops ). T-Flipflops können
Einführung in die Technische Informatik
Einführung in die Technische Informatik Prüfungsordner zum 1. Test 11. April 2003, Gruppe A Datum: 5. Mai 2005 Erstellt mit L A TEX Punkteverteilung (insgesamt 50 Punkte): 1 2 3 4 5 6 7 8 9 10 11 12 13
DuE-Tutorien 17 und 18
DuE-Tutorien 17 und 18 Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery TUTORIENWOCHE 8 AM 23.12.2011 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum
Grundlagen der Informationverarbeitung
Grundlagen der Informationverarbeitung Information wird im Computer binär repräsentiert. Die binär dargestellten Daten sollen im Computer verarbeitet werden, d.h. es müssen Rechnerschaltungen existieren,
Zur Multiplikation von Gleitkommazahlen müssen die Mantissen inkl. führender 1, als Festkommazahlen multipliziert werden.
70 Arithmetische Schaltungen Multiplikation vorzeichenbehafteter Zahlen Zur Multiplikation vorzeichenbehafteter Zahlen (er-komplement) kann auf die Schaltung für vorzeichenlose Multiplikation zurückgegriffen
Aufgabe 1 Minimieren Sie mit den Gesetzen der Booleschen Algebra 1.1 f a ab ab 1 = + + Aufgabe 2. Aufgabe 3
Logischer Entwurf Digitaler Systeme Seite: 1 Übungsblatt zur Wiederholung und Auffrischung Aufgabe 1 Minimieren Sie mit den Gesetzen der Booleschen Algebra 1.1 f a ab ab 1 = + + 1.2 f ( ) ( ) ( ) 2 = c
Digitaltechnik FHDW 1.Q 2007
Digitaltechnik FHDW 1.Q 2007 1 Übersicht 1-3 1 Einführung 1.1 Begriffsdefinition: Analog / Digital 2 Zahlensysteme 2.1 Grundlagen 2.2 Darstellung und Umwandlung 3 Logische Verknüpfungen 3.1 Grundfunktionen
Lösung 4.1 Stuck-at-Fehler
Lösung 4. Stuck-at-Fehler Zuerst stellen wir die Wertetabelle für die gegebene Schaltung auf: Tabelle für c s-a-: a b c d e f g h i ( c d) ( e f) ( g h) Tabelle für f s-a-: a b c d e f g h i ( c d) ( e
Klausur-Nachbesprechung
Universität der Bundeswehr München Rechnerorganisation I Fakultät für Informatik HT 23 Institut für Technische Informatik Blatt Klausur-Nachbesprechung Aufgabe -: Multiple Choice Geben Sie für die folgenden
Grundstruktur von Schaltwerken
Digitaltechnik Teil1.1 THEMA Grundstruktur von Schaltwerken Beschreibung Schaltwerke benutzen im Gegensatz zu einfachen Netzwerken auch Speicherbausteine, d.h. sie haben ein Gedächnis, die Schaltung kann
Lösungsvorschlag 1. Übung Technische Grundlagen der Informatik II Sommersemester 2009
Fachgebiet Rechnerarchitektur Fachbereich Informatik Aufgabe 1.1: Verilog Lösungsvorschlag 1. Übung Technische Grundlagen der Informatik II Sommersemester 2009 a) Wie können Werte an Wire-Variablen zugewiesen
DuE-Tutorien 4 und 6. Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery. WOCHE 11 AM
DuE-Tutorien 4 und 6 Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery WOCHE 11 AM 15.01.2013 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum
GTI ÜBUNG 12 KOMPARATOR UND ADDIERER
1 GTI ÜBUNG 12 KOMPARATOR UND ADDIERER Aufgabe 1 Komparator 2 Beschreibung Entwickeln Sie eine digitale Schaltung, die zwei Bits a und b miteinander vergleicht. Die Schaltung besitzt drei Ausgänge: ist
Handelt es sich um ein taktzustands- oder taktflankengesteuertes D-Flipflop?
Kapitel 4 - Zähler Versuch 400 D-Flipflop Ein D-Flipflop besitzt nur einen Eingang D. Es hat nur zwei Betriebszustände: Bei T = 0 behält es seinen bisherigen Zustand, es speichert. Bei T = 1 übernimmt
Schriftliche Prüfung
OTTO-VON-GUERICKE-UNIVERSITÄT MAGDEBURG FAKULTÄT FÜR INFORMATIK Schriftliche Prüfung im Fach: Technische Grundlagen der Informatik Studiengang: Bachelor (CV / CSE / IF / WIF) am: 19. Juli 2008 Bearbeitungszeit: