Grundstruktur von Schaltwerken

Transkript

1 Digitaltechnik Teil1.1 THEMA Grundstruktur von Schaltwerken Beschreibung Schaltwerke benutzen im Gegensatz zu einfachen Netzwerken auch Speicherbausteine, d.h. sie haben ein Gedächnis, die Schaltung kann abhängig von der Vorgeschichte jeweils anders reagieren. Grundstruktur Takt Eingänge E1 Schalt- Netz A1 Speicher (Flipflops) Ausgänge Z1 Der Eingangsvektor wird wie gewohnt auf ein Schaltnetz gegeben, dieses berechnet einen Ausgangsvektor, dem jetzt ein Speicher (Flipflops) nachgeschaltet ist. Je nach Ausgangsvektor A1 wechselt der Speicher bei einem Taktsignal seinen Zustand. Durch die Rückführung der Leitungen Z1 (Rückkopplung), wird also zur Berechnung des nächsten Zustandes (Z t+1) die nformation des jetzigen Zustandes ( Z t ) vor dem nächsten Takt benutzt. Beschreibung eines Automaten Zustandsname Zi Ausgangsvektor Ei Eingangsvektor Graphische Darstellung: Ein Zustand des Speichers wird als Kreis dargestellt, der einen bestimmten Namen bekommt ( oft einfach eine Zahl). Ein Speicher mit n-flipfllops (Bit) besitzt 2 n Zustände.

2 Digitaltechnik Teil1.2 Moore-Automat Die Namensgebung erfolgt in der Regel binär kann aber auch in anderen Zahlensystemen z.b. Hexadezimal oder auch mit echten Namen erfolgen. Vom Zustand weg zeigen Pfeile, mit denen bei einem bestimmten Eingangsvektor Ei der Zustand gewechselt wird. Häufig gibt es auch Pfeile die wieder auf demselben Zustand landen. Dieser Pfeil gibt die Eingangsbedingungen an, für die der Automat in diesem Zustand verharrt. Um einen vollständigen Moore-Automaten zu bekommen, kann der Eingänge Takt E1 Schalt- Netz A1 Speicher (Flipflops) Z1 Schalt- Netz Z1 Ausgangsvektor Z durch eine weiteres Schaltnetz nach Bedarf der Aufgabenstellung codiert werden. Dadurch ergibt sich folgendes Blockschaltbild des Moore-Automaten. Schaltnetz und können auch zu einem großen Schaltnetz zusammengefaßt werden,da ja an Schaltnetz schon die Leitungen Z1 anliegen, das Blockschaltbild wird dadurch vereinfacht. Eingänge Takt E1 Schalt- Netz + A1 Speicher (Flipflops) Z1 Z1 Ausgänge

3 Digitaltechnik Teil1.3 Zustandstafel Um die Funktion des Automaten darzustellen ist der Graph die übersichtlichste Methode und für den Entwurf sehr brauchbar. m Graphen werden aber meist nicht alle möglichen Übergangspfeile berücksichtigt. Um eine vollständige Beschreibung des Automaten zu erreichen wird die Zustandstafel benötigt. hr Aufbau ist folgender: E t Z t Ei n der Spalte Zt werden alle Mögliche Zustände, die der Speicher einehmen kann aufgelistet. n der Zeile Et werden alle möglichen Eingangsvektoren Ei eingetragen. n die Tabelle werden nun die Zustandsnummern eingetragen, die sich beim jeweiligen Eingangsvektor als Folgezustand Z t+1 ergeben. Mathematische Beschreibung Beim Ausfüllen ist sichergestellt, daß alle möglichen Kombinationen abgefragt werden. Das Verhalten des Automaten kann nun auch mathematisch als Rekursion beschrieben werden. Z1 t+1 = (E1, Z1 t ) wobei ω die Schaltfunktion von Netwerk darstellt. Der Ausgang Z1 ist dann: Z1 = (Z1 t+1 ) Z1 = (Z1 t ) und wird nach dem Taktsignal zu: wobei δ die Schaltfunktion von Netwerk darstellt.

4 Digitaltechnik Teil 2.1 THEMA Beschreibung Aufgabenstellung Problematik der Zustandscodierung Anhand der Entwicklung eines Frequenzteilers durch zwei verschiedene Entwickler, wird der Einfluß der Zustandscodierung auf das Ergebnis eines Entwurfs deutlich.. Es werde ein Zähler benötigt, der in Abhängigkeit von einem binären Steuersignal S die mpulse auf der X - Leitung wahlweise modulo-6 bzw. modulo-5 zählt. Dabei gelte die Zuordnung: S=0 modulo 6 S=1 modulo 5 Der Ausgang Y liefert alle 5 / 6 mpulse auf der X-Leitung 1 Ausgangsimpuls, also ein Signal mit durch 5 / 6 geteilter Frequenz des Eingangsignals X. Blockschaltbild X S modulo 6/5 Zähler Y Zur Realisierung stehen nur D-Flipflops zur Verfügung. Anwendung Anwendung des Zählers ist eine netzsynchronisierte Digitaluhr für 60Hz und 50 Hz Netze. Für die Massenproduktion, soll dieser Zähler von zwei unabhängigen Entwicklern A und B möglichst kostenminimal, bezüglich der Zahl von Bauelementen, entworfen werden. Aufgabe 1 Wieviele Speicherelemente (D-Flipflops) werden minimal zur Realisierung benötigt? Begründung!, Aufgabe 2 Entwickler A geht von dem folgenden codierten Zustandsgraphen aus, er hat einfach die benötigten Zustände binär von 0 bis 5 durchgezählt.

5 Digitaltechnik Teil 2.2 Tragen Sie an den Übergangspfeilen den zugehörigen Wert des Steuersignals S ein. Zustandsgraph Aufgabe 3 Erstellen Sie die Automatentafel. Z t

6 Digitaltechnik Teil 2.3 Aufgabe 4 Minimieren Sie die Ansteuerfunktionen unter Verwendung von KV-Diagrammen. l KV- Diagramme Ansteuerfunktionen D 1 = D 2 = Aufgabe 5 D 3 = Zeichnen Sie das Blockschaltbild des Zählers. Welcher Ausgang entspricht der Funktion Y?

7 Digitaltechnik Teil 2.4 Schaltbild Entwickler B Entwickler B hat ein Schaltwerk entworfen, das die gleiche Aufgabe mit geringerem Bauteileaufwand realisiert. Die Struktur des Zustandgraphen ist erhalten geblieben, jedoch wurde die Codierung der Zustände geändert. Dadurch ergab sich das folgende Schaltwerk. S >1 & D1 Q1 D2 Q2 /Q2 D3 Q3=Y /Q3 X Aufgabe 6 Ermitteln Sie, ausgehend vom Zustand Q1=Q2=Q3=0, die Folgezustände für S=0 und S=1 Bilden Sie zunächst logische Ausdrücke für D1,D2 und D3. Stellen Sie dann die Automatentafel auf. Zeichnen Sie den Graphen.

8 Digitaltechnik Teil 3.1 ASC THEMA Realisierung von logischen Schaltungen Zur Realisierung von Schaltnetzen und Schaltwerken können entweder einzelne Logikbausteine verschaltet werden oder wir verwenden Anwender Spezifische ntegrierte Circuits (ASC). Das heißt im extrem Fall wird für die benötigt Logik eine eigenes C hergestellt. Da die Maskenherstellung für ein C jedoch sehr teuer ist (20-100kDM) lohnt sich dieser Aufwand nur bei sehr hohen Stückszahlen. Für kleinere Stückzahlen bietet sich die programmierbare Logik an. Hier sind eine bestimmte Anzahl von Gattern und Funktionsblöcken in einem C untergebracht. Die Verbindungen der einzelnen Zellen kann durch den Kunden programmiert werden. Logik echter ASC teilprogram. Schaltung program.. Matrix Standard Logikfam. Gate Array PAl, GAL FPLA PROM TTL HCMOS ECL GAL s Wir wollen hier die Generic Array Logic (GAL) Bausteine kennenlernen, die einen der kleinsten Vertreter dieser programmierbaren Logikbausteine darstellen, durch ihre Flexibilität aber große Verbreitung gefunden haben. Bei GAL-Bausteinen werden die Verbindungen in einer EEPROM Matrix gespeichert, welche mal neuprogrammiert werden kann, was für die Entwicklung erhebliche Vorteile hat.

9 Digitaltechnik Teil 3.2 Struktur von GAL s Die Anschlußbelegung der GAL-Typen 16V8 und 20V8 ist von der Programmierung abhängig, da die Funktion einzelner Pins von der gewählten Betriebsart abhängt: 1. Kombinatorische Betriebsart 2. Regiserbetriebsart (d. h. die Ausgänge werden über Flipflops zwischengespeichert, dann wird auch Pin 1 als Clk benötigt. Fest bestimmt sind nur die Pins für die Versorgungsspannung GND und Vcc. CLK ist der Takteingang, falls man die eingebauten Register (D-Flipflops) benutzt. OE ist der Output Enable-Eingang der die Ausgangspins in TR-STATE schalten kann. bezeichnet einen möglichen Eingangspin. O einen möglichen Ausgangspin (kombinatorisch). Q einen möglichen Register-Ausgangspin. /CLK GND GAL 16V Vcc /O/Q /O/Q /O/Q /O/Q /O/Q /O/Q /O/Q /O/Q /OE /CLK GAL 20V Vcc /O/Q /O/Q /O/Q /O/Q /O/Q /O/Q /O/Q /O/Q GND /OE Die GAL Typen 16V8 und 20 V8 unterscheiden sich lediglich in der Zahl der möglichen Eingänge. Beide besitzen 8 Ausgangs-Zellen.

10 Digitaltechnik Teil 3.3 Struktur Um die Funktion und die Einsatzmöglichkeiten dieser programmierbaren Bausteine zu erfassen ist hier die innere Struktur des Bausteins abgebildet. a b 1 & a*b*d a bcd & d Bei der Darstellung ist folgendes zu beachten: innere Struktur GAL 16 V8

11 Digitaltechnik Teil 3.4 Makrozellen Die Konfigurierung der OLMC s (Output Makrozellen) bestimmt nun die Betriebsart des Bausteins. 1. Die Ausgangszelle kann so geschaltet werden, daß sie komplett weggeschaltet ist, der PN dient also als Eingang. 2. Das Flipflop der OLMC kann überbrückt werden, d. h. der Ausgang ist rein kombinatorisch. 3. Wie 2., aber der Ausgang hat Tri-State über OE. 4. Die OLMC wird als Flipflop-Ausgang mit Tri-State genutzt. Dies wird über die Konfiguration der verschiedenen programmierbaren Multiplexer (MUX) erreicht. Bausteinauswahl Die Auswahl eines geeigneten Bausteines zur Verwirklichung einer bestimmten Aufgabe wird durch die Anzahl der benötigten PN`s, Flipflops, Logischen Verknüpfungen, die benötigte Geschwindigkeit usw. bestimmt. Moderne Software liefert hier nach der Definiton der Aufgabe eine Auswahl an geeigneten Bausteinen und unterstützen auch die Partitionierung einer Aufgabe auf mehrer Bausteine.

12 Digitaltechnik Teil 3.5 PLD Entwurf Mit einem GAL-Baustein können wir Logische Schaltungen realisieren, die eine bestimmte Komplexität nicht überschreiten. Die benutzten UND-Terme dürfen maximal 8 Eingänge haben (Minterme) auch können maximal 8 UND-Terme durch ODER verknüpft werden (Maximal 8 Produktterme). Der Entwurf der Schaltung geschieht heute auschließlich computergestützt mit einer geeigneten CAD Software. Meist wird auch die Minimierung der Logik von der Software durch verschiedene Allgorithmen übernommen. Das Ergebnis ist der sogenannte JEDEC-File, in dem die nformation enthalten ist, wie der programmiere Baustein intern verdrahtet wird. Diese nformation wird dann dem Baustein mit Hilfe eines speziellen Programmiergerätes übergeben. Die nformation wird bei GAL s normalerweise in einem EEPROM gespeichert, kann aber auch bei bestimmten programmierbaren Bausteinen in EPROM s oder RAM s gespeichert werden. Eingabe Entwurf Baustein Logische Funktion Eingabe File Prüfung Minimierung Anpassung Ausnutzung Simulation JEDEC File Programmier - Gerät Wahrheitstafel Zustandsdiagramm Funktionsprüfung Schaltplan