Benutzte Quellen. Benutzte Bezeichnungen. Logik. Logik

Transkript

1 Benutzte uellen Benutzte Bezeichnungen Vorlesungen von r.-ing. Vogelmann, Universität Karlsruhe Vorlesungen von r.-ing. Klos, Universität Karlsruhe Vorlesungen von r.-ing. Crokol, Universität Karlsruhe Halbleiter Schaltungstechnik, Tietze u., Schenk Th. Aufschrift der Thema, die zum ersten Mal erscheint Aufschrift der Thema, die schon bekannt ist Logik Logik 4 Logische Grundfunktionen und Rechenregeln Realisierung von Gattern Schaltnetze (Kombinatorische Logik) Schaltwerke (Sequentielle Logik) Lernziel: Antworten auf folgende und ähnliche Fragen geben zu können: Wie kann man Zahlen darstellen? Welche sind die logischen Grundfunktionen? Was für Flip-flops gibt es und wie funktionieren sie? Was für Flip-flops benutzt man bei Zähler und Register? Wozu benutzt man Komparatoren?

2 Logischer (Boolscher) Zustand - Bit 5 Bit-Kombinationen 6 Mit n Bits kann man n Zustände beschreiben Logischer Zustand Spannungswerte ja Ein High wahr z.b.,5...5 V nein Aus Low falsch z.b....,4 V Z = n Z ,7 Mio 4.94 Mio Bit Bit Zustand Beispiel mit n= arstellung einer Bit-Kombination 7 Zählen im ual- und Hexadezimalsystem 8 ualzahl (binäre arstellung) Z b b b b b b n = n B n n n i Z =...6 b + 8 b + 4 b + b + b = b B Beispiel: 4 mit Z = b b b b b = {, i } B Hexadezimalzahl (Zahlendarstellung zur Basis 6) Z h h h h h h = n n i 6 = 6 H n i i= Z = h h h h mit h = {,,,,4,5,6,7,8,9,A,B,C,,E,F H i } 5 = b = x7=7h ( ) i= i ezimal Binär Hex ezimal Binär Hex A B C E F

3 9 arstellung einer analogen Spannung Codierung Z 9_.cdr ETI Vo Z 4 Z Z U v Z 4 Z 8 U v U Binärzahlen ermöglichen zunächst nur die arstellung natürlicher Zahlen:,,.... ie arstellung ganzer oder gebrochener Zahlen erfordert eine Codierung, die den Aufgaben entsprechend ausgewählt oder angepaßt wird. BC-Code (Binär codiertes ezimalsystem) Tausender Hunderter Zehner Einer ezimal-zahl 9 6 BC-Zahl (binär) Beim BC-Code werden die Ziffern einer ezimalzahl als ualzahl codiert Negation - НЕ (NOT) UN-Funktion И (AN) f ( x ) = x X X Schaltsymbol f ( x, x ) = x.x X X X.X Schaltsymbol N o x f(x) Zeitfunktion N o x x f(x,x) Zeitfunktion

4 4 NICHT-UN-Funktion (NAN) OER-Funktion ИЛИ (OR) f 4 ( x, x ) = x + x f ( x, x ) = x.x N o x x f(x,x) X X X.X Schaltsymbol Zeitfunktion N o x x f4(x,x) X X X+X Schaltsymbol Zeitfunktion 5 6 NICHT-OER-Funktion (NOR) Antivalenz (XOR) f 5( x,x ) = x+ x X X X+X Schaltsymbol f 6( x, x ) = x x X X + X+X Schaltsymbol N o x x f5(x,x) Zeitfunktion N o x x f6(x,x) Zeitfunktion 4

5 7 8 Äquivalenz (XNOR) Rechenregeln f 7( x, x ) x x N o x x f7(x,x) X = X X+X + Schaltsymbol Zeitfunktion Konjunction: y = x x = x x = xx isjunction: y = x x = x + x Negation: y = x = / x Kommutatives Gesetz: xx = xx x + x = x + x Assoziatives Gesetz: x( x x ) = ( xx ) x x + ( x + x ) = ( x + x ) + x istributives Gesetz: x ( x + x ) = xx + xx x + x x = ( x + x )( x + x ) Absorptionsgesetz: x( x + x ) = x x + xx = x Tautologie: xx = x x+ x= x Gesetz für die Negation: xx = x+ x = oppelte Negation: ( x) = x e Morgans Gesetz: xx = x + x x + x = xx 9 Logik Realisierung Logische Grundfunktionen und Rechenregeln Realisierung von Gattern Schaltnetze (Kombinatorische Logik) Schaltwerke (Sequentielle Logik) CMOS Complementary MOS Gasätigte Logik HCMOS High Speed- CMOS TTL Transistor- Transistor Logic STTL Schottky-TTL Uv (5...)5 V 5 V 5 V 5 V 5 V Ein... 4,8 V 4,9 V,6 V,5 V -,9 V Aus,...4 V, V,5 V,5 V -,7 V Schaltgeschwindigkeit 5 ns 8 ns ns 4 ns ns Leistungs-aufnahme nw 5 nw mw mw 5 mw Ungasätigte Logik ECL Emitter- Coupled- Logic 5

6 Realisierung TTL Realisierung TTL +Еcc +Еcc R 4к R,6к R4 R 4к R,6к R4 X X T T T4 T Y=X.X X X Ii T Iв T Iв T4 T Y=X.X R к R к Io Uo 4 Realisierung TTL Realisierung TTL +Еcc R 4к R,6к R4 Iв4 T4 Io Uo X X T T T Y=X.X Ii R к 6

7 Realisierung CMOS 5 Realisierung CMOS 6 Realisierung CMOS 7 Realisierung CMOS 8 Transmission Gate Schaltsymbole 7

8 9 Realisierung BiCMOS Realisierung ECL X =, T,T,T6 leitend X =, T,T5,T4 leitend +Eсс +Есс +Eсс +Есс X T T T5 T T4 Y=X X T T T5 T T4 Y=X T5 Y=X+X+X R X R T T T X X Re T4 R -Eоп T6 Y=X+X+X R4 T6 T6 -E (-5.V) Realisierung ECL Realisierung ECL T5 Y=X+X+X (-,8V) R R (-,V) T T T X X X (-,8V) (-,8V) (-,9V) Re T4 R (-,V) -Eоп (-,V) T6 Y=X+X+X (-,9V) R4 T5 Y=X+X+X (-,9V) R X (-,8V) R (-,V) T T T X X (-,8V) (-,8V) Re T4 R (-,V) -Eоп (-,V) T6 Y=X+X+X (-,8V) R4 -E (-5.V) -E (-5.V) X, X = ; X = Y = ; Y = X, X, X = ; Y = ; Y = 8

9 4 Realisierung Realisierung 5 6 Logik Schaltnetze (Kombinatorische Logik) Logische Grundfunktionen und Rechenregeln Realisierung von Gattern Schaltnetze (Kombinatorische Logik) Schaltwerke (Sequentielle Logik) Ein Schaltnetz enthält keine Speicher. ie Ausgangsvariablen sind eindeutig von den Eingangsvariablen abhängig. Schaltnetze werden durch Wahrheitstafeln (Tabellen) oder boolsche Gleichungen beschrieben. Realisiert werden sie mit Gattern, ROMs oder programmierbaren logischen Bausteinen (PLs). Beispiele: Kodierschaltungen, Multiplexer, Komparatoren, Addierer. 9

10 7 8 Schaltnetze (Kombinatorische Logik) -aus-n-ekoder Y Y Y Y N o A A Y Y Y Y Steuerung von LC Y Y Y Y N o A A Y Y Y Y Steuerung von LE 9 4 BC-ekoder (Anzeige) Sieben-Segment-ekoder (Anzeige) Anode (A) Leuchtpunkt Leuchtband

11 Flüssigkeitskristalle (LC) 4 Multiplexer/emultiplexer 4 dunkel durchsichtig 4 44 Multiplexer/emultiplexer Logik Logische Grundfunktionen und Rechenregeln Realisierung von Gattern Schaltnetze (Kombinatorische Logik) Schaltwerke (Sequentielle Logik)

12 45 46 Schaltwerke (Sequentielle Logik) Schaltwerke (Sequentielle Logik) Ein Schaltwerk enthält Variablenspeicher. ie Ausgangsvariablen Y hängen von den Eingangsvariablen X und dem Zustand des Systems Z ab. er Zustand wird bitweise in Flip-Flops gespeichert. Schaltwerke werden durch Zustandstabellen oder Flußdiagramme beschrieben. Realisiert werden sie mit Flip-Flops oder programmierbaren logischen Bausteinen (PLs). Beispiele: Zähler, Zeitgeber, atenspeicher Flip-Flops Transparente Flip-Flops R S R S R S t+ t+ R S t+ t+ t t t t Logisch unzulässig

13 49 5 Taktzustandgesteuertes RS-Flip-Flop Weiterentwicklung T(C) R S t+ t+ T(C) R S t+ t+ T(C) R S t+ t+ C t t t+ t+ X X t+ t+ R С S Logisch unzulässig -Flip flop T-Flip flop 5 5 Taktzustandgesteuertes -Flip-Flop Flankengesteuerte T-Flip-Flops Clock keine Änderung keine Änderung C C Transparentes -Flip-Flop (-Latch)

14 5 54 Einflankengesteuerte Flip-Flops Zweiflankengesteuerte Flip-Flops -Flip-Flop (zweistufige Struktur) Master-Slave-Flip-Flop (JK-FF) >C T(C) K J t+ t+ C C t t C t t Bauelemente für Register Bauelemente für Zähler T-Flip-Flops Zähler T C T J C K igitale Zähler Asynchrone Zähler Synchrone Zähler 9_FF.cdr ETI Vo 4

15 57 58 Zähler Zähler Zähler Zähler ualzähler (Binary counter) BC-zähler (BC counter) Vorwärtszähler (Up counter) Vorwärts-Rückwärtszähler Rückwärtszähler (own counter) 59 6 Asynchrone Zähler (Binary) Asynchrone Zähler (Binary) 5

16 Asynchrone Zähler (BC) 6 Asynchrone Zähler 6 Vorwärts-Rückwärts-Zähler Up =, own = Vorwärts Up =, own = Rückwärts Synchrone Zähler 6 Register 64 6

17 Register 65 T t t t t 4 t 7