Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

Save this PDF as:
 WORD  PNG  TXT  JPG

Größe: px
Ab Seite anzeigen:

Download "Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt"

Transkript

1 Technische Grundlagen der Informatik Kapitel 5 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

2 Kapitel 5: Themen Speicherarchitekturen RAM-, ROM-Speicher Flash-Speicher Logikimplementierung mittels Speicherfeldern Logikfelder PLD und FPGA Entwurfsablauf für FPGAs WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 2

3 Speicherfelder Können effizient größere Datenmengen speichern Drei weitverbreitete Typen: Dynamischer Speicher mit wahlfreiem Zugriff (Dynamic random access memory, DRAM) Statischer Speicher mit wahlfreiem Zugriff (Static random access memory, SRAM) Nur-Lesespeicher (Read only memory, ROM) An jede N-bit Adresse kann ein M-bit breites Datum geschrieben werden Adresse N Feld M Daten WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 3

4 Speicherfelder Zweidimensionales Feld von Bit-Zellen Jede Bit-Zelle speichert ein Bit Feld mit N Adressbits und M Datenbits: 2 N Zeilen und M Spalten Tiefe: Anzahl von Zeilen (Anzahl von Worten) Breite: Anzahl von Spalten (Bitbreite eines Wortes) Feldgröße: Tiefe Breite = 2 N M Adresse Daten Adresse N Feld Adresse 2 Feld Tiefe M Daten Daten Breite WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 4

5 Beispiel: Speicherfeld Bit Feld Anzahl Worte: 4 Wortbreite: 3-Bit Beispiel: 3-Bit gespeichert an Adresse 2 b10 ist 3 b100 Beispiel: Adresse Daten Adresse 2 Feld Tiefe Daten Breite WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 5

6 Speicherfelder Adresse Wort x 32-bit Feld 32 Daten WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 6

7 Bit-Zellen für Speicherfelder Beispiel: wordline bit bitline bitline = bitline = wordline = 1 wordline = 0 bitline = bitline = wordline = 1 wordline = 0 (a) (b) WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 7

8 Aufbau von Speicherfeldern aus Bit-Zellen Beispiel: wordline bit bitline wordline = 1 bitline = 0 wordline = 0 bitline = Z wordline = 1 bitline = 1 wordline = 0 bitline = Z (a) (b) WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 8

9 Aufbau von Speicherfeldern Wordline: Vergleichbar mit Enable-Signal Erlaubt Zugriff auf eine Zeile des Speichers zum Lesen oder Schreiben Entspricht genau einer eindeutigen Adresse Maximal eine Wordline ist zu jedem Zeitpunkt HIGH 2:4 Decoder bitline 2 bitline 1 bitline 0 11 wordline 3 Adresse 2 10 wordline 2 01 wordline 1 00 wordline 0 WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 9 Data 2 Data 1 Data 0

10 Arten von Speicher: Historische Sicht Speicher mit wahlfreiem Zugriff (RAM) Nur-Lese Speicher (ROM) WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 10

11 RAM: Random-Access Memory Flüchtig: Speicherinhalte gehen bei Verlust der Betriebsspannung verloren Kann i.d.r. gleich schnell gelesen und geschrieben werden Zugriff auf beliebige Adressen mit ähnlicher Verzögerung möglich Hauptspeicher moderner Computer ist dynamisches RAM (DRAM) Aktuell & genauer: DDR3-SDRAM Double Data Rate 3 - Synchronous Dynamic Random Access Memory Name RAM ist historisch gewachsen Früher unterschiedliche Zugriffszeiten auf unterschiedliche Adressen Bandspeicher, Trommelspeicher, Ultraschall-Laufzeitspeicher, WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 11

12 ROM: Read-Only Memory Nicht-flüchtig: Erhält Speicherinhalt auch ohne Betriebsspannung Schnell lesbar Schreibbar nur sehr langsam (wenn überhaupt) Flash-Speicher ist in diesem Sinne ein ROM Kameras Handys MP3-Player Auch hier Nomenklatur ROM historisch Auch aus ROMs kann von beliebigen Adressen gelesen werden Es gibt auch schreibbare Arten von ROMs PROMs, EPROMs, EEPROMs, Flash WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 12

13 Arten von RAM Zwei wesentliche Typen: Dynamisches RAM (DRAM) Statisches RAM (SRAM) Verwenden unterschiedliche Speichertechniken in den Bit-Zellen: DRAM: Kondensator SRAM: Kreuzgekoppelte Inverter WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 13

14 Robert Dennard, Erfand 1966 bei IBM das DRAM Anfangs große Skepsis, ob diese Technik praktikabel sei Seit Mitte der 1970er Jahre ist DRAM die am weitesten verbreitete Speichertechnik in Computern WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 14

15 DRAM Bit-Zelle Datenbit wird als Ladezustand eines Kondensators gespeichert Dynamisch: Der Speicherwert muss periodisch neu geschrieben werden Auffrischung alle paar Millisekunden erforderlich (üblich: 64ms) Kondensator verliert Ladung durch Leckströme und beim Auslesen wordline bit bitline wordline bit bitline WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 15

16 DRAM Bit-Zelle bitline bitline wordline gespeicherter Wert = wordline gespeicherter Wert = 0 WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 16

17 SRAM Bit-Zelle Datenbit wird als Zustand von rückgekoppelten Invertern gespeichert bitline Statisch: Keine Auffrischung erforderlich Inverter treiben Werte auf gültige Logikpegel wordline bit wordline bitline bitline WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 17

18 Speicherfelder 2:4 Decoder bitline 2 bitline 1 bitline 0 Adresse wordline 3 wordline 2 wordline 1 wordline 0 Data 2 Data 1 Data 0 DRAM Bit-Zelle: bitline wordline SRAM Bit-Zelle: wordline bitline bitline WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 18

19 ROMs: Aufbau der Bit-Zellen 2:4 Decoder 11 wordline bitline Adresse 2 10 = Bit-Zelle speichert 0 01 bitline 00 Data2 Data1 Data0 = wordline Bit-Zelle speichert 1 Bitlines sind schwach auf HIGH getrieben WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 19

20 Fujio Masuoka, Entwickelte Speicher und schnelle Schaltungen bei Toshiba von Erfand Flash-Speicher als eigenes ungenehmigtes Projekt in den späten 1970ern An Wochenenden und abends Löschvorgang erinnerte ihn an Kamerablitz Deshalb Flash-Speicher! Toshiba kommerzialisierte Technik nur zögerlich Erste kommerzielle Chips von Intel in 1988 Flash-Produkte haben großen Erfolg Derzeit USD 25 Milliarden Umsatz / Jahr WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 20

21 Flash-Speicher: Bit-Zelle Quelle:Wikipedia WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 21

22 ROMs als Datenspeicher Adresse 2 2:4 Decoder Adresse Daten Tiefe Data 2 Data 1 Data 0 Breite WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 22

23 ROMs als Wertetabellen für boolesche Logik Adresse 2 2:4 Decoder Data 2 = A 1 A 0 Data 1 = A 1 + A 0 01 Data 0 = A 1 A 0 00 Data 2 Data 1 Data 0 WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 23

24 Beispiel: Logik aus ROMs Implementierung der folgenden logischen Funktionen durch bit ROM: X = AB Y = A + B Z = AB Adresse 2 2:4 Decoder Data 2 Data 1 Data 0 WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 24

25 Beispiel: Logik aus ROMs Implementierung der folgenden logischen Funktionen durch bit ROM: X = AB Y = A + B Z = AB A, B 2 2:4 Decoder X Y Z WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 25

26 Logik aus beliebigem Speicherfeld 2:4 Decoder bitline 2 bitline 1 bitline 0 Adresse wordline 3 wordline 2 wordline 1 wordline 0 Data 2 = A 1 A 0 Data 2 Data 1 Data 0 Data 1 = A 1 + A 0 Data 0 = A 1 A 0 WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 26

27 Logik aus beliebigem Speicherfeld Implementierung der folgenden logischen Funktionen durch bit RAM: X = AB Y = A + B Z = AB 2:4 Decoder bitline 2 bitline 1 bitline 0 11 wordline 3 A, B 2 10 wordline 2 01 wordline 1 00 wordline 0 Andere Funktion nur durch Ändern der Speicherinhalte X Y Z WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 27

28 Logik aus beliebigen Speicherfeldern Speicherfelder speichern Wertetabellen Lookup-Tables (LUTs) 4-Wort x 1-bit Speicherfeld Wort aus Eingangsvariablen bildet Adresse Für jede Kombination von Eingangsvariablen ist Funktionsergebnis abgespeichert Wertetabelle A B Y A B 2:4 Decoder 00 A 1 A bitline Y WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 28

29 Multi-Port-Speicher Port: Zusammengehörige Anschlüsse für Adresse und Datum Drei-Port Speicher 2 Lese-Ports (A1/RD1, A2/RD2) 1 Schreib-Port (A3/WD3, Signal WE3 löst Schreiben aus) Kleine Multi-Port-Speicher werden als Registerfelder bezeichnet Werden z.b. in Prozessoren eingesetzt CLK N N A1 A2 WE3 RD1 RD2 M M N M A3 WD3 Array WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 29

30 Speicherfeld in VHDL x 3b Speicher mit einem Schreib/Lese-Port library IEEE; use IEEE.STD_LOGIC_1164.all; use IEEE.STD_LOGIC_UNSIGNED.all; entity dmem is port(clk, we: in STD_LOGIC; a: in STD_LOGIC_VECTOR(7 downto 0); di: in STD_LOGIC_VECTOR(2 downto 0); do: out STD_LOGIC_VECTOR(2 downto 0)); end; architecture synth of dmem is type ram_type is ARRAY(255 downto 0) of STD_LOGIC_VECTOR(2 downto 0); signal ram: ram_type; begin process (clk) begin if clk'event and clk = '1' then if we = '1' then ram(conv_integer(a)) <= di; end if; end if; end process; do <= ram(conv_integer(a)); end; WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 30

31 Logikfelder (logic arrays) Programmable Logic Arrays (PLAs) AND Feld gefolgt von OR Feld Kann nur kombinatorische Logik realisieren Feste interne Verbindungen, spezialisiert für DNF (SoP-Form) Field Programmable Gate Arrays (FPGAs) Feld von konfigurierbaren Logikblöcken (CLBs) Können kombinatorische und sequentielle Logik realisieren Programmierbare Verbindungsknoten zwischen Schaltungselementen WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 31

32 Boolesche Funktionen mit PLAs: Wiederholung X = ABC + ABC Y = AB Eingänge M AND Feld Implikanten N OR Feld P Ausgänge A B C OR-Feld ABC ABC AB AND-Feld WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 32 X Y

33 PLAs: Vereinfachte Schreibweise Eingänge M AND Feld Implikanten N OR Feld A B C P Ausgänge OR-Feld ABC ABC AB AND-Feld WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 33 X Y

34 FPGAs: Field Programmable Gate Arrays Bestehen grundsätzlich aus: CLBs (Configurable Logic Blocks): Realisieren kombinatorische und sequentielle Logik Konfigurierbare Logikblöcke IOBs (Input/Output Blocks): Schnittstelle vom Chip zur Außenwelt Ein-/Ausgabeblöcke Programmierbares Verbindungsnetz: verbindet CLBs und IOBs Kann flexibel Verbindungen je nach Bedarf der aktuellen Schaltung herstellen Reale FPGAs enthalten oftmals noch weitere Arten von Blöcken RAM Multiplizierer Manipulation von Taktsignalen (DCM) Sehr schnelle serielle Verbindungen (11 Gb/s) Komplette Mikroprozessoren WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 34

35 Struktur eines Xilinx Spartan 3 FPGA WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 35

36 Konfigurierbare Logikblöcke (CLBs) Bestehen im wesentlichen aus: LUTs (lookup tables): realisieren kombinatorische Funktionen Flip-Flops: realisieren sequentielle Funktionen Multiplexern: Verbinden LUTs und Flip-Flops WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 36

37 Xilinx Spartan 3 CLB WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 37

38 Xilinx Spartan CLB WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 38

39 Xilinx Spartan 3 CLB Ein Spartan 3 CLB enthält: 2 LUTs: F-LUT (2 4 x 1-bit LUT) G-LUT (2 4 x 1-bit LUT) 2 sequentielle Ausgänge: XQ YQ 2 kombinatorische Ausgänge: X Y WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 39

40 Beispiel: Kombinatorische Logik mit CLBs Berechnung der folgenden Funktionen mit dem Spartan 3 CLB X = ABC + ABC Y = AB WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 40

41 Beispiel: Kombinatorische Logik mit CLBs Berechnung der folgenden Funktionen mit dem Spartan 3 CLB X = ABC + ABC Y = AB F4 X X X X X X X x (A) (B) (C) (X) F F2 F1 F G4 X X X X G3 X X X X (A) (B) (Y) G2 G1 G A B 0 A B C G4 G3 G2 G1 F4 F3 F2 F1 G F Y X WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 41

42 Entwurfsfluß für FPGAs Wird in der Regel durch Entwurfswerkzeuge unterstützt Beispiel: Xilinx ISE Ist in der Regel ein iterativer Prozess: Planen Implementieren Simulieren Wiederhole Entwickler denkt nach Entwickler gibt Entwurf als Schaltplan oder HDL-Beschreibung ein Entwickler wertet Simulationsergebnisse aus Wenn Simulation zufriedenstellend: Synthetisiere Entwurf in Netzliste Bilde Netzliste auf FPGA-Konfiguration ab (CLBs, IOBs, Verbindungsnetz) Lade Konfigurationsdaten (bit stream) auf FPGA Teste Schaltung nun in realer Hardware WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 42

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

13 Programmierbare Speicher- und Logikbausteine

13 Programmierbare Speicher- und Logikbausteine 13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares

Mehr

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

Tutorium Rechnerorganisation

Tutorium Rechnerorganisation Woche 9 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu

Mehr

5 Zusammengesetzte und reguläre Schaltungsstrukturen

5 Zusammengesetzte und reguläre Schaltungsstrukturen 5 Zusammengesetzte und reguläre Schaltungsstrukturen regelmäßig aufgebaute (reguläre) Schaltungsstrukturen implementieren jeweils eine größere Zahl an Gatterfunktionen wichtigste Vertreter: Speicher, programmierbare

Mehr

EHP Einführung Projekt A

EHP Einführung Projekt A Volker Dörsing EHP Einführung Projekt A email: doersing@uni-jena.de praktische Übung www: http://users.minet.uni-jena.de/~ehp-head Vorbereitung, Durchführung, Kolloquium Infos zur Veranstaltung, Versuchsanleitung

Mehr

Einführung in Computer Microsystems 8. Speicher, PLLs, Busse

Einführung in Computer Microsystems 8. Speicher, PLLs, Busse Einführung in Computer Microsystems 8. Speicher, PLLs, Busse Prof. Dr.-Ing. Sorin A. Huss Fachbereich Informatik Integrierte Schaltungen und Systeme SS 2009 Integrierte Schaltungen und Systeme Einführung

Mehr

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1 Halbleiterspeicher 30.09.2008 Michael Kuhfahl 1 Gliederung I. FF als Speicher (1 Bit) II. Register als Speicher (n Bit) III. Anordnung der Speicherzellen IV. SRAM V. DRAM VI. ROM VII. PROM VIII. EPROM

Mehr

Halbleiterspeicher. Halbleiterspeicher

Halbleiterspeicher. Halbleiterspeicher Halbleiterspeicher Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin Halbleiterspeicher RAM Random Access Memory Schreib-Lese-Speicher SRAM statischer RAM DRAM dynamischer RAM Liers - PEG-Vorlesung

Mehr

Elektrizitätslehre und Elektronik. Halbleiterspeicher

Elektrizitätslehre und Elektronik. Halbleiterspeicher 1/5 Halbleiterspeicher Ein Halbleiterspeicher ist ein Datenspeicher, der aus einem Halbleiter besteht, in dem mittels der Halbleitertechnologie integrierte Schaltkreise realisiert werden. Die Daten werden

Mehr

Anwenderprogrammierbare

Anwenderprogrammierbare 4. Einteilung der Programmiertechnologien Programmable logic device (PLD) Field programmable gate array (FPGA) Zusammenfassende Bewertung S. A. Huss / Folie 4-1 Einteilung der Programmiertechnologien Programmierung

Mehr

Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009

Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009 Übungen zu Architektur Eingebetteter Systeme Blatt 5 28./29.05.2009 Teil 1: Grundlagen 1.1: VHDL Bei der Erstellung Ihres Softcore-Prozessors mit Hilfe des SOPC Builder hatten Sie bereits erste Erfahrungen

Mehr

Ram/Rom/EPRom WIRTSCHAFTSINGENIEURSWESEN. Ausbildungsschwerpunkte: BETRIEBSMANAGEMENT LOGISTIK. Xaver Schweitzer. Jahr: 2011/12

Ram/Rom/EPRom WIRTSCHAFTSINGENIEURSWESEN. Ausbildungsschwerpunkte: BETRIEBSMANAGEMENT LOGISTIK. Xaver Schweitzer. Jahr: 2011/12 Name: Klasse: Xaver Schweitzer 1BHWI Jahr: 2011/12 Ram/Rom/EPRom Abb. 1 Abb. 2 Abb. 3 Ram Rom EPRom 22.09.2011 1 von 10 Inhaltsverzeichnis INHALTSVERZEICHNIS... 2 EINLEITUNG... 3 RAM... 4 SRAM - Static

Mehr

Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM

Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM RAMs (Random Access Memory) - Schreib-Lese-Speicher RAMs sind Speicher mit der Aufgabe, binäre Daten für eine bestimmte Zeit zu speichern. Diese

Mehr

Praktikum Systementwurf mit VHDL HDL Design Lab

Praktikum Systementwurf mit VHDL HDL Design Lab Praktikum Systementwurf mit VHDL HDL Design Lab Inhalt Kryptographie - Aufgaben VHDL - Konzepte Beispiel: 16 bit XOR Kryptographie - Aufgaben Geheimhaltung Integrität Authentifizierung Verbindlichkeit

Mehr

Digitaltechnik. 6 Speicherelemente. Revision 1.4

Digitaltechnik. 6 Speicherelemente. Revision 1.4 Digitaltechnik 6 Speicherelemente A Revision 1.4 Übersicht Adressen Read-Only Memory ROM Random Access Memory RAM Datenbusse Caches Speicher Memory ROM: read-only memory RAM: random-access memory (besser

Mehr

Einführung in die technische Informatik

Einführung in die technische Informatik Einführung in die technische Informatik Christopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris VHDL VHDL Akronym für Very High-Speed Integrated Circuit Hardware Description Language

Mehr

Das große All-in-All CPLD/FPGA Tutorial

Das große All-in-All CPLD/FPGA Tutorial Das große All-in-All CPLD/FPGA Tutorial Mit diesem Tutorial sollen die ersten Schritte in die Welt der programmierbaren Logik vereinfacht werden. Es werden sowohl die Grundlagen der Logik, die benötigte

Mehr

Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung

Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung Themen heute Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung Besprechung des 7. Übungsblattes Aufgabe 4a Der eigentliche Sprung erfolgt in der MEM-Phase (4. Pipeline-Stufe),

Mehr

Mikrocontroller Grundlagen. Markus Koch April 2011

Mikrocontroller Grundlagen. Markus Koch April 2011 Mikrocontroller Grundlagen Markus Koch April 2011 Übersicht Was ist ein Mikrocontroller Aufbau (CPU/RAM/ROM/Takt/Peripherie) Unterschied zum Mikroprozessor Unterschiede der Controllerarten Unterschiede

Mehr

Technische Grundlagen der Informatik Kapitel 3. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

Technische Grundlagen der Informatik Kapitel 3. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Technische Grundlagen der Informatik Kapitel 3 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 3: Themen Hardware-Beschreibungssprachen Syntax von VHDL Simulation Synthese Testrahmen

Mehr

Outline Schieberegister Multiplexer Barrel-Shifter Zähler Addierer. Rechenschaltungen 1. Marc Reichenbach

Outline Schieberegister Multiplexer Barrel-Shifter Zähler Addierer. Rechenschaltungen 1. Marc Reichenbach Rechenschaltungen 1 Marc Reichenbach Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 06/14 1 / 32 Gliederung Schieberegister Multiplexer Barrel-Shifter Zähler Addierer 2 / 32 Schieberegister

Mehr

Übersicht aktueller heterogener FPGA-SOCs

Übersicht aktueller heterogener FPGA-SOCs Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Übersicht aktueller heterogener FPGA-SOCs Vortrag zum Lehrstuhlseminar Tilo Zschau tilo.zschau@mailbox.tu-dresden.de

Mehr

Arithmetische und Logische Einheit (ALU)

Arithmetische und Logische Einheit (ALU) Arithmetische und Logische Einheit (ALU) Enthält Blöcke für logische und arithmetische Operationen. n Bit Worte werden mit n hintereinander geschalteten 1 Bit ALUs bearbeitet. Steuerleitungen bestimmen

Mehr

Hardware Praktikum 2008

Hardware Praktikum 2008 HaPra 2008 - Versuchsreihe 5 - ALU Hardware Praktikum 2008 Prof. Dr. H.-J. Wunderlich Dipl.-Inf. M. Imhof Dipl.-Inf. S. Holst Agenda Die HaPra-CPU Eine kleine Übersicht VHDL Projekt-Organisation Entwurf

Mehr

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF ITS Teil 2: Rechnerarchitektur 1. Grundschaltungen der Digitaltechnik a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF b. Zähler (Bsp. 4-Bit Zähler) - Eingang count wird zum Aktivieren

Mehr

Digitaltechnik II SS 2007

Digitaltechnik II SS 2007 Digitaltechnik II SS 27 8. Vorlesung Klaus Kasper Inhalt Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM ROM Programmierbare ROM Realisierung digitaler Systeme Automaten Digitaltechnik 2 2 Halbleiterspeicher

Mehr

Programmierbare Logik

Programmierbare Logik Programmierbare Logik Ein Überblick über programmierbare logische Bausteine TU Berlin FG emsp 1 Einleitung Verschiedene Realisierungsmöglichkeiten von logischen Zusammenhängen 1. Kombination von einfachen

Mehr

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Prof. Dr.-.-Ing.. Frank Kesel Fachhochschule Pforzheim Übersicht Vom Algorithmus zum Chip High-Level Synthese Anwendungsbeispiel

Mehr

2. Praktische Übung zur Vorlesung Grundlagen der Technischen Informatik. Entwurf eines digitalen Weckers

2. Praktische Übung zur Vorlesung Grundlagen der Technischen Informatik. Entwurf eines digitalen Weckers Friedrich-Alexander-Universität Erlangen-Nürnberg Informatik 12 Am Weichselgarten 3 91058 Erlangen 2. Praktische Übung zur Vorlesung Grundlagen der Technischen Informatik Entwurf eines digitalen Weckers

Mehr

Vorlesung: Technische Informatik 3

Vorlesung: Technische Informatik 3 Rechnerarchitektur und Betriebssysteme zhang@informatik.uni-hamburg.de Universität Hamburg AB Technische Aspekte Multimodaler Systeme zhang@informatik.uni-hamburg.de Inhaltsverzeichnis 4. Computerarchitektur........................235

Mehr

Lehrbuch Digitaltechnik

Lehrbuch Digitaltechnik Lehrbuch Digitaltechnik Eine Einführung mit VHDL von Prof. Dr. Jürgen Reichardt, Oldenbourg Verlag München Inhaltsverzeichnis Vorwort V 1 Einleitung 1 1.1 Die Hardwarebeschreibungssprache VHDL 3 1.2 Digitale

Mehr

Course DEVICES & CIRCUITS

Course DEVICES & CIRCUITS Course DEVICES & CIRCUITS Chapter: Semiconductor Memories Michael E. Auer Source of figures: Jaeger/Blalock: Microelectronic Circuit Design, McGraw-Hill Course Content Introduction and Milestones in Microelectronics

Mehr

FPGA. Übersicht der Aktuellen Bausteine. Inhaltsverzeichnis. 1. Einführung 1.1 Was ist ein FGPA?

FPGA. Übersicht der Aktuellen Bausteine. Inhaltsverzeichnis. 1. Einführung 1.1 Was ist ein FGPA? FPGA Übersicht der Aktuellen Bausteine Von Markus Stanczyk Inhaltsverzeichnis 1. Einführung 1.1 Was ist ein FGPA? 2. Aufbau eines FPGA 2.1 Logikblöcke 2.2 Verbindungsarchitektur 3. Marktüberblick 3.1 Allgemein

Mehr

Technische Informatik

Technische Informatik Technische Informatik Eine einführende Darstellung von Prof. Dr. Bernd Becker Prof. Dr. Paul Molitor Oldenbourg Verlag München Wien Inhaltsverzeichnis 1 Einleitung 1 1.1 Was ist überhaupt ein Rechner?

Mehr

XILINX ISE WEBPACK und DIGILENT BASYS2

XILINX ISE WEBPACK und DIGILENT BASYS2 XILINX ISE WEBPACK und DIGILENT BASYS2 Eine kurze Einführung. Download ISE Projektdateien auch links im Menü (ZIP) Abteilung Elektronik an der HTL Mödling 2011/2015 Grundbegriffe Xilinx ist eine Firma

Mehr

SYN FPGA VHDL IP Cores Umsetzung Software Fazit Links FIN. FPGA Development. Sven Gregori, CN8 <gregori@hs-furtwangen.de>

SYN FPGA VHDL IP Cores Umsetzung Software Fazit Links FIN. FPGA Development. Sven Gregori, CN8 <gregori@hs-furtwangen.de> 1/50 Sven Gregori, CN8 UnFUG SS 2008 Hochschule Furtwangen 29. Mai 2008 2/50 Überblick 1 FPGA 2 VHDL 3 IP Cores 4 praktische Umsetzung 5 Entwicklungs-Software 6 Fazit 7 Links

Mehr

16 Latches und Flipflops (Bistabile Kippstufen)

16 Latches und Flipflops (Bistabile Kippstufen) 6 Latches und Flipflops (Bistabile Kippstufen) Latches und Flipflops dienen als Speicherelemente in sequentiellen Schaltungen. Latches werden durch Pegel gesteuert (Zustandssteuerung). Bei der VHDL-Synthese

Mehr

Praktikum Digitaltechnik

Praktikum Digitaltechnik dig Datum : 1.06.2009 A) Vorbereitungsaufgaben 1) Was unterscheidet sequentielle und kombinatorische Schaltungen? Kombinatorische ~ Sequentielle ~ Ausgänge sind nur vom Zustand der Eingangsgrößen abhängig

Mehr

3. Prozesse in VHDL 1

3. Prozesse in VHDL 1 3. Prozesse in VHDL 1 entity VOLLADDIERER is port( A, B, CIN: in std_logic; S, COUT: out std_logic; end VOLLADDIERER; architecture VERHALTEN of VOLLADDIERER is VA: process(a, B, CIN) variable TEMP_IN:

Mehr

Eingebettete Systeme Modellierung und Zielarchitekturen

Eingebettete Systeme Modellierung und Zielarchitekturen Eingebettete Systeme Modellierung und Zielarchitekturen Vorlesungsbegleitende Unterlagen WS 2003/2004 Klaus Waldschmidt Teil 9 Field Programmable Gate Arrays - FPGA Literatur: 1. M. Wannemacher, Das FPGA-Kochbuch,

Mehr

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 4 Cache el0100 copyright W.

Mehr

Software ubiquitärer Systeme

Software ubiquitärer Systeme Software ubiquitärer Systeme Übung 2: Speicherarchitekturen in Mikrocontrollern und AOStuBS Christoph Borchert Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund http://ess.cs.uni-dortmund.de/~chb/

Mehr

Hardware-Pyramide. Teil D3: Vom Transistor zum Ein-Chip-System. Transistor. Größe der Transistoren. 06 / Teil D3 / Seite 01

Hardware-Pyramide. Teil D3: Vom Transistor zum Ein-Chip-System. Transistor. Größe der Transistoren. 06 / Teil D3 / Seite 01 eil 3: Vom ransistor zum Ein-Chip-ystem ransistoren in der igitaltechnik Gatter Flip-Flops RM Ein-Chip-ystem Hardware-Pyramide EV ystem Zentraleinheit, Peripherie komplee Funktionsbaugr. peicherzellen,

Mehr

Übersicht über Technologie und Nutzung von Solid State Drives

Übersicht über Technologie und Nutzung von Solid State Drives Fakultät Informatik, Institut für Angewandte Informatik, Professur für Technische Informationssysteme Übersicht über Technologie und Nutzung von Solid State Drives WS 2010/11, 6. Dezember 2010 Betreuer:

Mehr

Vorlesung. Technologische Grundlagen der Informationsverarbeitung. Speicherung von Daten. Dipl.-Ing. Gert Martin

Vorlesung. Technologische Grundlagen der Informationsverarbeitung. Speicherung von Daten. Dipl.-Ing. Gert Martin Vorlesung Technologische Grundlagen der Informationsverarbeitung Speicherung von Daten Dipl.-Ing. Gert Martin Datenspeicherung Prinzipien: Magnetische Speicherung Halbleiterspeicher (Speicher mit elektronischen

Mehr

Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7

Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7 1 Vortrag Atmega 32 Von Urs Müller und Marion Knoth Urs Müller Seite 1 von 7 Inhaltsverzeichnis 1 Vortrag Atmega 32 1 1.1 Einleitung 3 1.1.1 Hersteller ATMEL 3 1.1.2 AVR - Mikrocontroller Familie 3 2 Übersicht

Mehr

Einführung in VHDL (2)

Einführung in VHDL (2) Einführung in VHDL Digitale Systeme haben immer größere Bedeutung erlangt. Komplexität wurde dabei immer größer, sodass die Entwicklung digitaler Systeme zu weiten Teilen nur noch mit Computerunterstützung

Mehr

Technische Informatik (RO)

Technische Informatik (RO) Technische Informatik (RO) Informationskodierung (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6) Sequentielle Schaltungen (7) Ablaufsteuerung (8) Fortsetzung Teil

Mehr

VHDL Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010

VHDL Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010 VHDL Einleitung Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010 VHDL Einleitung 1/17 2010-04-14 Inhalt Entwurfsebenen und -sichten

Mehr

Modul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich

Modul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich DFG Mini Workshop Device Treiber für rekonfigurierbare Rechensysteme HW-ICAP API zur Anwendung der Read-, Modify-, Writeback-Methode für Xilinx Virtex-II FPGAs 8. 9. Dezember TU München Michael Hübner

Mehr

6 Speicherelemente. Digitaltechnik. Übersicht. Adressen. Read-Only Memory ROM. Random Access Memory RAM. Datenbusse. Caches.

6 Speicherelemente. Digitaltechnik. Übersicht. Adressen. Read-Only Memory ROM. Random Access Memory RAM. Datenbusse. Caches. A Digitaltechnik 6 Speicherelemente Übersicht n Read-Only Memory ROM Random Access Memory RAM Datenbusse Revision 1.4 Caches Speicher Memory RAM in PCs ROM: read-only memory RAM: random-access memory (besser

Mehr

ZENTRALEINHEITEN GRUPPE

ZENTRALEINHEITEN GRUPPE 31. Oktober 2002 ZENTRALEINHEITEN GRUPPE 2 Rita Schleimer IT für Führungskräfte WS 2002/03 1 Rita Schleimer TEIL 1 - Inhalt Zentraleinheit - Überblick Architekturprinzipien Zentralspeicher IT für Führungskräfte

Mehr

IHS2 Seminar. Einführung Zusatzfolien A. Integrated HW/SW Systems Group. IHS2 Seminar 06 November 2009 Self-Organization 19 November 2009 1

IHS2 Seminar. Einführung Zusatzfolien A. Integrated HW/SW Systems Group. IHS2 Seminar 06 November 2009 Self-Organization 19 November 2009 1 Einführung Zusatzfolien A Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel 06 November 2009 Self-Organization 19 November 2009 1 Empfehlungen für die Verzeichnisstruktur Unterverzeichnisse für Projekte doc

Mehr

HaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers. Aufbau eines Volladdierers mit diskreten Bausteinen

HaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers. Aufbau eines Volladdierers mit diskreten Bausteinen HaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers Versuchsreihe 4 Aufbau eines Volladdierers Aufbau eines Volladdierers Aufbau eines Volladdierers mit diskreten Bausteinen Aufbau eines Volladdierers

Mehr

Emulation und Rapid Prototyping. Hw-Sw-Co-Design

Emulation und Rapid Prototyping. Hw-Sw-Co-Design Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

Emulation und Rapid Prototyping

Emulation und Rapid Prototyping Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

Modul 304: Personalcomputer in Betrieb nehmen Thema: Speicher. Speicher / Memory V 1.0. Technische Berufsschule Zürich IT Seite 1

Modul 304: Personalcomputer in Betrieb nehmen Thema: Speicher. Speicher / Memory V 1.0. Technische Berufsschule Zürich IT Seite 1 Speicher / Memory V 1.0 Technische Berufsschule Zürich IT Seite 1 Einleitung: Der Speicher (engl. Memory) ist eine Kernfunktion in einem Rechner. Programme und Daten werden in Speichern abgelegt. Man spricht

Mehr

Wintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert

Wintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert Hardwarepraktikum Wintersemester 2001/2002 Versuch 4: Sequentielle Systeme 1 - Toralf Zemlin - Swen Steinmann - Sebastian Neubert Aufgabenstellung: 2.1. Untersuchen Sie theoretisch und praktisch die Wirkungsweise

Mehr

Technische Grundlagen der Informatik

Technische Grundlagen der Informatik Technische Grundlagen der Informatik WS 2008/2009 14. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung Halbleiterspeicher i Statisches RAM Dynamisches RAM Zahlendarstellung

Mehr

Praktikum Rechnerarchitektur. Seite 1 Prof. Dr.-Ing. Ulrich Schmidt 2011 Praktikum Rechnerarchitektur

Praktikum Rechnerarchitektur. Seite 1 Prof. Dr.-Ing. Ulrich Schmidt 2011 Praktikum Rechnerarchitektur Praktikum Rechnerarchitektur Seite Prof. Dr.-Ing. Ulrich Schmidt 2 Praktikum Rechnerarchitektur Praktikum Rechnerarchitektur Inhalt Literatur Field Programmable Gate Array (FPGA) DE Development and Evaluation

Mehr

Mikrocomputertechnik

Mikrocomputertechnik Mikrocomputertechnik Thema: Grundlage Informationseinheiten Zahlensysteme Zahlendarstellung im Computer Digitaltechnikgrundlagen Halbleiterspeicher Rechnerarchitektur Informationseinheiten BIT NIBBLE MSB

Mehr

Nicht flüchtige Speicher: Nicht löschbar: ROM, PROM (z.b. System). löschbar: EPROM, EEPROM, Flash (z.b. BIOS).

Nicht flüchtige Speicher: Nicht löschbar: ROM, PROM (z.b. System). löschbar: EPROM, EEPROM, Flash (z.b. BIOS). 3. Speicher 3.1. Überblick Entwicklung: Speicherchips Chip-Kapazität: 256 kbit (ca. 1988) 4 GBit (2001, nicht in Serie). Zugriffszeiten: 250ns (1980), 145 ns (1992), 70ns (1994), 7ns (heute). Ursprüngliche

Mehr

Rechnerstrukturen Winter 2015 4. WICHTIGE SCHALTNETZE. (c) Peter Sturm, University of Trier 1

Rechnerstrukturen Winter 2015 4. WICHTIGE SCHALTNETZE. (c) Peter Sturm, University of Trier 1 4. WICHTIGE SCHALTNETZE (c) Peter Sturm, University of Trier 1 Wichtige Schaltnetze Häufig verwendete Grundfunktionen Umwandeln (Decoder) Verteilen (Multiplexer) und Zusammenfassen (Demultiplexer) Arithmetisch-

Mehr

Inhalt. 1. Mikrocontroller 2. FPGA 3. Vergleich 4. Hybride Systeme 5. Zusammenfassung 6. Quellenverzeichnis 12.01.2016

Inhalt. 1. Mikrocontroller 2. FPGA 3. Vergleich 4. Hybride Systeme 5. Zusammenfassung 6. Quellenverzeichnis 12.01.2016 Vergleich FPGA und Mikrocontroller Laura Hilleke Technische Informatik 07.01.2016 07.01.2016 Vergleich FPGA und Mikrocontroller 2 1 Aufbau Funktionsweise Programmierung 07.01.2016 Vergleich FPGA und Mikrocontroller

Mehr

1 Mikrocontroller. Mikroprozessortechnik MFB. Speicher, Programmübertragung

1 Mikrocontroller. Mikroprozessortechnik MFB. Speicher, Programmübertragung 1 Mikrocontroller... 1 1.1 Speicherarchitekturen bei uc... 1 1.2 Externer Speicher (Programm/Daten)... 2 1.3 Speicher als Peripherie... 2 2 Speichertechnologien... 2 2.1 RAM... 2 2.2 ROM... 2 2.3 PROM...

Mehr

Name: DT2 Klausur Bitte achten Sie auf eine saubere Form. Nicht leserliches kann nicht bewertet werden.

Name: DT2 Klausur Bitte achten Sie auf eine saubere Form. Nicht leserliches kann nicht bewertet werden. Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 90 min. Name nicht vergessen! Geben Sie alle Blätter ab. Erlaubte Hilfsmittel sind Taschenrechner und Zusammenfassungen. Nicht erlaubt ist

Mehr

FAKULTÄT FÜR INFORMATIK

FAKULTÄT FÜR INFORMATIK FAKULTÄT FÜ INFOMATIK TECHNICHE UNIVEITÄT MÜNCHEN Lehrstuhl für echnertechnik und echnerorganisation Prof. Dr. Arndt Bode Einführung in die echnerarchitektur Wintersemester 2015/2016 Zentralübung 10 08.01.2016

Mehr

Entwurf eines Generators zur Erzeugung von Hard- und Software-Beschreibungen für Bildverarbeitungspipelines

Entwurf eines Generators zur Erzeugung von Hard- und Software-Beschreibungen für Bildverarbeitungspipelines Entwurf eines Generators zur Erzeugung von Hard- und Software-Beschreibungen für Bildverarbeitungspipelines Verteidigungsvortrag zur Studienarbeit Ludger Irsig Fraunhofer IIS/EAS Digitale Kameras allgemein

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

Martin V. Künzli Marcel Meli. Vom Gatter zu VHDL. Eine Einführung in die Digitaltechnik. : iasms!wil5i-8sb*l!f. 3. Auflage. zh aw

Martin V. Künzli Marcel Meli. Vom Gatter zu VHDL. Eine Einführung in die Digitaltechnik. : iasms!wil5i-8sb*l!f. 3. Auflage. zh aw Martin V. Künzli Marcel Meli Vom Gatter zu VHDL Eine Einführung in die Digitaltechnik : iasms!wil5i-8sb*l!f 3. Auflage zh aw Inhaltsverzeichnis 1. Begriffe und Definitionen 1 1.1 Logische Zustände 1 1.2

Mehr

Entwurf digitaler Systeme

Entwurf digitaler Systeme Entwurf digitaler Systeme Vorlesung und Übungen Ausgabe 0.4, 18.12.2013 Autor: Stephan Rupp S. Rupp, 2013 T2ELN3602, T2ELA2652, T2MT3162 1/101 S. Rupp, 2013 T2ELN3602, T2ELA2652, T2MT3162 2/101 Inhaltsverzeichnis

Mehr

Matrixbildung mit Speicherzellen Zugriff über Multiplexer und Demultiplexer

Matrixbildung mit Speicherzellen Zugriff über Multiplexer und Demultiplexer Kapitel 7 Versuch 700 Matrixbildung mit Speicherzellen ugriff über Multiplexer und Demultiplexer Der Übergang vom einzelnen Flipflop zu einem Register entspricht dem Übergang von Buchstaben zu einer eile

Mehr

Grundlagen der Digitaltechnik

Grundlagen der Digitaltechnik Grundlagen der Digitaltechnik Eine systematische Einführung von Prof. Dipl.-Ing. Erich Leonhardt 3., bearbeitete Auflage Mit 326 Bildern, 128 Tabellen, zahlreichen Beispielen und Übungsaufgaben mit Lösungen

Mehr

8. SPS Komponenten: Beschreibung der Hardware-Komponenten einer SPS samt deren Eigenschaften

8. SPS Komponenten: Beschreibung der Hardware-Komponenten einer SPS samt deren Eigenschaften 8. SPS Komponenten: Beschreibung der Hardware-Komponenten einer SPS samt deren Eigenschaften Automatisierungsgerät: Zentralbaugruppe mit Prozessor Kommunikationsbaugruppe (Feldbusanschaltung) Bussysteme

Mehr

1 Grundlagen Digitaltechnik und Boolesche Algebra

1 Grundlagen Digitaltechnik und Boolesche Algebra Zahlendarstellungen Boolesche Logik Elementare digitale Grundschaltungen Digitale Speicherschaltungen und grundlegende Speicherarchitekturen WS 2015/16, 15.10.-2.11.2015 Folie 1 1.1 Zahlendarstellung Darstellung

Mehr

Alle Speicherplatinen können als Programm- bzw. Arbeitsspeicher

Alle Speicherplatinen können als Programm- bzw. Arbeitsspeicher -1-1. Überblick Das System.009 umfaßt programmierbare binäre Steuereinrichtungen für den industriellen Einsatz. Charakteristisch ist, daß die BOOLEschen Gleichungen, die den konkreten Steueralgorithmus

Mehr

PALs, CPLDs und FPGAs

PALs, CPLDs und FPGAs PALs, CPLDs und FPGAs P. Fischer, ziti, Uni Heidelberg, Seite 1 Bezeichnungen Sehr ähnliche Bauelemente werden oft unterschiedlich bezeichnet, z.t. nur aus Marketing-Gründen PLD = Programmable Logic Devices

Mehr

Rechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15

Rechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15 Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht

Mehr

Digitaltechnik. 2 Technologie. Revision 1.05

Digitaltechnik. 2 Technologie. Revision 1.05 Digitaltechnik 2 Technologie A Revision.05 Abstrakte Schalter Schalter in Hardware Integrierte Schaltkreise Physikalische Aspekte Latches, Flipflops und Clocks Field-Programmable Gate Arrays (FPGAs) Logikgatter

Mehr

Technische Informatik (RO)

Technische Informatik (RO) Technische Informatik (RO) Informationskodierung (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6) Sequentielle Schaltungen (7) Ablaufsteuerung (8) Fortsetzung Teil

Mehr

Eine blinkende LED mit Xilinx ISE 13: das Hello World! der Hardware.

Eine blinkende LED mit Xilinx ISE 13: das Hello World! der Hardware. Tutorial Xilinx ISE13 Lothar Miller 12/2011 Seite 1 Eine blinkende LED mit Xilinx ISE 13: das Hello World! der Hardware. Das hier ist eine Schritt-für-Schritt Anleitung, in der gezeigt wird, wie mit Xilinx

Mehr

Referat von Sonja Trotter. Hauptspeicher / Arbeitsspeicher / Speicher / RAM

Referat von Sonja Trotter. Hauptspeicher / Arbeitsspeicher / Speicher / RAM Referat von Sonja Trotter Hauptspeicher / Arbeitsspeicher / Speicher / RAM Inhaltsverzeichnis 1. Einleitung 2. Speicher 3. Hauptspeicher 3.1. Arbeitsspeicher 3.1.1. Allgemein 3.1.2. Leistungsmerkmale des

Mehr

Schritt 1 : Das Projekt erstellen und programmieren des Zählers

Schritt 1 : Das Projekt erstellen und programmieren des Zählers Implementieren eines Mini-Testprogramms Ziel soll es sein ein kleines VHDL Projekt zu erstellen, eine entsprechende Testbench zu schreiben, dass Projekt zu synthetisieren und auf dem FPGA- Testboard zu

Mehr

Übung 7: VHDL Automaten

Übung 7: VHDL Automaten Übung 7: VHDL Automaten Aufgabe 1 Zustandsdiagramm Erkennen. (a) Analysieren Sie den unteren Code und zeichnen Sie die entsprechenden Zustands- und RTL- Diagramme. (b) Identifizieren Sie den getakteten

Mehr

Simulation von in VHDL beschriebenen Systemen

Simulation von in VHDL beschriebenen Systemen Simulation von in VHDL beschriebenen Systemen Prof. Dr. Paul Molitor Institut für Informatik Martin-Luther-Universität Halle Aufbau der Lehrveranstaltung Literaturangaben Allgemeines zum Entwurf digitaler

Mehr

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs in Zukunft Richard Roth / FB Informatik und Mathematik Speicher 2 DRAM Speicherzelle (Trench Technology)

Mehr

Hardwarepraktikum WS05/06

Hardwarepraktikum WS05/06 Hardwarepraktikum WS5/6 Sven Eckelmann 2..26 Inhaltsverzeichnis Versuch Komb. NANDNANDRealisierung.......................2 NORNORRealisierung.........................3 Schaltung................................

Mehr

Technische Informatik 1

Technische Informatik 1 Technische Informatik 1 1 Einleitung Lothar Thiele Computer Engineering and Networks Laboratory Technische Informatik 1 2 Was ist Technische Informatik? A. Ralston, E.D. Reilly: Encyclopedia of Computer

Mehr

Übungsblatt 8 Lösungen:

Übungsblatt 8 Lösungen: Übungsblatt 8 Lösungen: Aufgabe 71: VHDL Halbaddierer Schnittstellenbeschreibung und Modellbeschreibung(Verhaltensmodell) eines Halbaddierers: ENTITY halbaddierer IS GENERIC (delay: TIME := 10 ns); PORT

Mehr

- Strukturentwurf elementarer Rechenwerke - Grund-Flipflop (RS-Flipflop) - Register, Schieberegister, Zähler

- Strukturentwurf elementarer Rechenwerke - Grund-Flipflop (RS-Flipflop) - Register, Schieberegister, Zähler 3.Übung: Inhalte: - binäre Logik, boolsche Gleichungen - logische Grundschaltungen - trukturentwurf elementarer echenwerke - Grund-Flipflop (-Flipflop) - egister, chieberegister, Zähler Übung Informatik

Mehr

1. Praktische Übung zur Vorlesung Technische Informatik I

1. Praktische Übung zur Vorlesung Technische Informatik I Friedrich-Alexander-Universität Erlangen-Nürnberg Informatik 12 Am Weichselgarten 3 91058 Erlangen 1. Praktische Übung zur Vorlesung Technische Informatik I Aufgabe 1 (NAND-chaltfunktion) Es soll ein chalternetzwerk

Mehr

Teil 2.3. Welche Hardware (Elektronik) benutzt ein Computer zum Speichern von Daten?

Teil 2.3. Welche Hardware (Elektronik) benutzt ein Computer zum Speichern von Daten? Speichern von Daten Teil 2.3 Welche Hardware (Elektronik) benutzt ein Computer zum Speichern von Daten? 1 von 23 Inhaltsverzeichnis 3... Speicher sind Wichtig! 4... Speicher Einheiten 7... Flüchtiger Speicher

Mehr

Einführung in VHDL. 1 ARCHITECTURE Tauschen OF B e i s p i e l IS. 2 SIGNAL a, b : STD_LOGIC; 4 BEGIN. 5 PROCESS( a, b ) 6 BEGIN.

Einführung in VHDL. 1 ARCHITECTURE Tauschen OF B e i s p i e l IS. 2 SIGNAL a, b : STD_LOGIC; 4 BEGIN. 5 PROCESS( a, b ) 6 BEGIN. 2 Einführung in VHDL Wie bereits in der Einleitung erwähnt ist VHDL eine Hardwarebeschreibungssprache, die sich im Gegensatz zu Softwaresprachen dadurch auszeichnet, dass Abarbeitungen paralell ablaufen

Mehr

VHDL - Technologische Grundlagen

VHDL - Technologische Grundlagen VHDL - Technologische Grundlagen Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 2012 1 / 48 Gliederung Technologien Programmierbare Logikbausteine

Mehr

Klausur zur Vorlesung

Klausur zur Vorlesung Prof. Dr. Franz J. Rammig Paderborn, 2..2001 C. Böke Klausur zur Vorlesung "Grundlagen der technischen Informatik" und "Grundlagen der Rechnerarchitektur" Sommersemester 2001 1. Teil: GTI Der erste Teil

Mehr

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1 IT für Führungskräfte Zentraleinheiten 11.04.2002 Gruppe 2 - CPU 1 CPU DAS TEAM CPU heißt Central Processing Unit! Björn Heppner (Folien 1-4, 15-20, Rollenspielpräsentation 1-4) Harald Grabner (Folien

Mehr

Kapitel 5: Schieberegister. Anwendungen von Schieberegistern. Grundschaltung eines Schieberegisters. Kapitelverzeichnis (Buch Künzli)

Kapitel 5: Schieberegister. Anwendungen von Schieberegistern. Grundschaltung eines Schieberegisters. Kapitelverzeichnis (Buch Künzli) Kapitelverzeichnis (Buch Künzli). Begriffe und efinitionen. Kombinatorische Logik und Schaltalgebra. Speicherbausteine (Flip-Flops). Zähler 5. Register und Schieberegister 6. Automaten. Programmierbare

Mehr

Name: DT2 Klausur 06.05.08. Bitte achten Sie auf eine saubere Form. Nicht leserliches kann nicht bewertet werden.

Name: DT2 Klausur 06.05.08. Bitte achten Sie auf eine saubere Form. Nicht leserliches kann nicht bewertet werden. Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 90 min. Name nicht vergessen! Geben Sie alle Blätter ab. Erlaubte Hilfsmittel sind Taschenrechner und Zusammenfassungen. Nicht erlaubt ist

Mehr

GAL 16V8. 4. Laboreinheit - Hardwarepraktikum SS 2002 VCC / +5V. Eingang / Clock. 8 konfigurierbare Ausgangszellen. 8 Eingänge GND / 0V.

GAL 16V8. 4. Laboreinheit - Hardwarepraktikum SS 2002 VCC / +5V. Eingang / Clock. 8 konfigurierbare Ausgangszellen. 8 Eingänge GND / 0V. 1. Versuch Programmierbare Logik 4. Laboreinheit - Hardwarepraktikum SS 2002 Am Beispiel des GAL16V8 und eines GAL Development Systems werden die Möglichkeiten und Einsatzgebiete von programmierbare Logikbausteine

Mehr