Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

Save this PDF as:
 WORD  PNG  TXT  JPG

Größe: px
Ab Seite anzeigen:

Download "Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt"

Transkript

1 Technische Grundlagen der Informatik Kapitel 5 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

2 Kapitel 5: Themen Speicherarchitekturen RAM-, ROM-Speicher Flash-Speicher Logikimplementierung mittels Speicherfeldern Logikfelder PLD und FPGA Entwurfsablauf für FPGAs WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 2

3 Speicherfelder Können effizient größere Datenmengen speichern Drei weitverbreitete Typen: Dynamischer Speicher mit wahlfreiem Zugriff (Dynamic random access memory, DRAM) Statischer Speicher mit wahlfreiem Zugriff (Static random access memory, SRAM) Nur-Lesespeicher (Read only memory, ROM) An jede N-bit Adresse kann ein M-bit breites Datum geschrieben werden Adresse N Feld M Daten WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 3

4 Speicherfelder Zweidimensionales Feld von Bit-Zellen Jede Bit-Zelle speichert ein Bit Feld mit N Adressbits und M Datenbits: 2 N Zeilen und M Spalten Tiefe: Anzahl von Zeilen (Anzahl von Worten) Breite: Anzahl von Spalten (Bitbreite eines Wortes) Feldgröße: Tiefe Breite = 2 N M Adresse Daten Adresse N Feld Adresse 2 Feld Tiefe M Daten Daten Breite WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 4

5 Beispiel: Speicherfeld Bit Feld Anzahl Worte: 4 Wortbreite: 3-Bit Beispiel: 3-Bit gespeichert an Adresse 2 b10 ist 3 b100 Beispiel: Adresse Daten Adresse 2 Feld Tiefe Daten Breite WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 5

6 Speicherfelder Adresse Wort x 32-bit Feld 32 Daten WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 6

7 Bit-Zellen für Speicherfelder Beispiel: wordline bit bitline bitline = bitline = wordline = 1 wordline = 0 bitline = bitline = wordline = 1 wordline = 0 (a) (b) WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 7

8 Aufbau von Speicherfeldern aus Bit-Zellen Beispiel: wordline bit bitline wordline = 1 bitline = 0 wordline = 0 bitline = Z wordline = 1 bitline = 1 wordline = 0 bitline = Z (a) (b) WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 8

9 Aufbau von Speicherfeldern Wordline: Vergleichbar mit Enable-Signal Erlaubt Zugriff auf eine Zeile des Speichers zum Lesen oder Schreiben Entspricht genau einer eindeutigen Adresse Maximal eine Wordline ist zu jedem Zeitpunkt HIGH 2:4 Decoder bitline 2 bitline 1 bitline 0 11 wordline 3 Adresse 2 10 wordline 2 01 wordline 1 00 wordline 0 WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 9 Data 2 Data 1 Data 0

10 Arten von Speicher: Historische Sicht Speicher mit wahlfreiem Zugriff (RAM) Nur-Lese Speicher (ROM) WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 10

11 RAM: Random-Access Memory Flüchtig: Speicherinhalte gehen bei Verlust der Betriebsspannung verloren Kann i.d.r. gleich schnell gelesen und geschrieben werden Zugriff auf beliebige Adressen mit ähnlicher Verzögerung möglich Hauptspeicher moderner Computer ist dynamisches RAM (DRAM) Aktuell & genauer: DDR3-SDRAM Double Data Rate 3 - Synchronous Dynamic Random Access Memory Name RAM ist historisch gewachsen Früher unterschiedliche Zugriffszeiten auf unterschiedliche Adressen Bandspeicher, Trommelspeicher, Ultraschall-Laufzeitspeicher, WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 11

12 ROM: Read-Only Memory Nicht-flüchtig: Erhält Speicherinhalt auch ohne Betriebsspannung Schnell lesbar Schreibbar nur sehr langsam (wenn überhaupt) Flash-Speicher ist in diesem Sinne ein ROM Kameras Handys MP3-Player Auch hier Nomenklatur ROM historisch Auch aus ROMs kann von beliebigen Adressen gelesen werden Es gibt auch schreibbare Arten von ROMs PROMs, EPROMs, EEPROMs, Flash WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 12

13 Arten von RAM Zwei wesentliche Typen: Dynamisches RAM (DRAM) Statisches RAM (SRAM) Verwenden unterschiedliche Speichertechniken in den Bit-Zellen: DRAM: Kondensator SRAM: Kreuzgekoppelte Inverter WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 13

14 Robert Dennard, Erfand 1966 bei IBM das DRAM Anfangs große Skepsis, ob diese Technik praktikabel sei Seit Mitte der 1970er Jahre ist DRAM die am weitesten verbreitete Speichertechnik in Computern WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 14

15 DRAM Bit-Zelle Datenbit wird als Ladezustand eines Kondensators gespeichert Dynamisch: Der Speicherwert muss periodisch neu geschrieben werden Auffrischung alle paar Millisekunden erforderlich (üblich: 64ms) Kondensator verliert Ladung durch Leckströme und beim Auslesen wordline bit bitline wordline bit bitline WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 15

16 DRAM Bit-Zelle bitline bitline wordline gespeicherter Wert = wordline gespeicherter Wert = 0 WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 16

17 SRAM Bit-Zelle Datenbit wird als Zustand von rückgekoppelten Invertern gespeichert bitline Statisch: Keine Auffrischung erforderlich Inverter treiben Werte auf gültige Logikpegel wordline bit wordline bitline bitline WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 17

18 Speicherfelder 2:4 Decoder bitline 2 bitline 1 bitline 0 Adresse wordline 3 wordline 2 wordline 1 wordline 0 Data 2 Data 1 Data 0 DRAM Bit-Zelle: bitline wordline SRAM Bit-Zelle: wordline bitline bitline WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 18

19 ROMs: Aufbau der Bit-Zellen 2:4 Decoder 11 wordline bitline Adresse 2 10 = Bit-Zelle speichert 0 01 bitline 00 Data2 Data1 Data0 = wordline Bit-Zelle speichert 1 Bitlines sind schwach auf HIGH getrieben WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 19

20 Fujio Masuoka, Entwickelte Speicher und schnelle Schaltungen bei Toshiba von Erfand Flash-Speicher als eigenes ungenehmigtes Projekt in den späten 1970ern An Wochenenden und abends Löschvorgang erinnerte ihn an Kamerablitz Deshalb Flash-Speicher! Toshiba kommerzialisierte Technik nur zögerlich Erste kommerzielle Chips von Intel in 1988 Flash-Produkte haben großen Erfolg Derzeit USD 25 Milliarden Umsatz / Jahr WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 20

21 Flash-Speicher: Bit-Zelle Quelle:Wikipedia WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 21

22 ROMs als Datenspeicher Adresse 2 2:4 Decoder Adresse Daten Tiefe Data 2 Data 1 Data 0 Breite WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 22

23 ROMs als Wertetabellen für boolesche Logik Adresse 2 2:4 Decoder Data 2 = A 1 A 0 Data 1 = A 1 + A 0 01 Data 0 = A 1 A 0 00 Data 2 Data 1 Data 0 WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 23

24 Beispiel: Logik aus ROMs Implementierung der folgenden logischen Funktionen durch bit ROM: X = AB Y = A + B Z = AB Adresse 2 2:4 Decoder Data 2 Data 1 Data 0 WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 24

25 Beispiel: Logik aus ROMs Implementierung der folgenden logischen Funktionen durch bit ROM: X = AB Y = A + B Z = AB A, B 2 2:4 Decoder X Y Z WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 25

26 Logik aus beliebigem Speicherfeld 2:4 Decoder bitline 2 bitline 1 bitline 0 Adresse wordline 3 wordline 2 wordline 1 wordline 0 Data 2 = A 1 A 0 Data 2 Data 1 Data 0 Data 1 = A 1 + A 0 Data 0 = A 1 A 0 WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 26

27 Logik aus beliebigem Speicherfeld Implementierung der folgenden logischen Funktionen durch bit RAM: X = AB Y = A + B Z = AB 2:4 Decoder bitline 2 bitline 1 bitline 0 11 wordline 3 A, B 2 10 wordline 2 01 wordline 1 00 wordline 0 Andere Funktion nur durch Ändern der Speicherinhalte X Y Z WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 27

28 Logik aus beliebigen Speicherfeldern Speicherfelder speichern Wertetabellen Lookup-Tables (LUTs) 4-Wort x 1-bit Speicherfeld Wort aus Eingangsvariablen bildet Adresse Für jede Kombination von Eingangsvariablen ist Funktionsergebnis abgespeichert Wertetabelle A B Y A B 2:4 Decoder 00 A 1 A bitline Y WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 28

29 Multi-Port-Speicher Port: Zusammengehörige Anschlüsse für Adresse und Datum Drei-Port Speicher 2 Lese-Ports (A1/RD1, A2/RD2) 1 Schreib-Port (A3/WD3, Signal WE3 löst Schreiben aus) Kleine Multi-Port-Speicher werden als Registerfelder bezeichnet Werden z.b. in Prozessoren eingesetzt CLK N N A1 A2 WE3 RD1 RD2 M M N M A3 WD3 Array WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 29

30 Speicherfeld in VHDL x 3b Speicher mit einem Schreib/Lese-Port library IEEE; use IEEE.STD_LOGIC_1164.all; use IEEE.STD_LOGIC_UNSIGNED.all; entity dmem is port(clk, we: in STD_LOGIC; a: in STD_LOGIC_VECTOR(7 downto 0); di: in STD_LOGIC_VECTOR(2 downto 0); do: out STD_LOGIC_VECTOR(2 downto 0)); end; architecture synth of dmem is type ram_type is ARRAY(255 downto 0) of STD_LOGIC_VECTOR(2 downto 0); signal ram: ram_type; begin process (clk) begin if clk'event and clk = '1' then if we = '1' then ram(conv_integer(a)) <= di; end if; end if; end process; do <= ram(conv_integer(a)); end; WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 30

31 Logikfelder (logic arrays) Programmable Logic Arrays (PLAs) AND Feld gefolgt von OR Feld Kann nur kombinatorische Logik realisieren Feste interne Verbindungen, spezialisiert für DNF (SoP-Form) Field Programmable Gate Arrays (FPGAs) Feld von konfigurierbaren Logikblöcken (CLBs) Können kombinatorische und sequentielle Logik realisieren Programmierbare Verbindungsknoten zwischen Schaltungselementen WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 31

32 Boolesche Funktionen mit PLAs: Wiederholung X = ABC + ABC Y = AB Eingänge M AND Feld Implikanten N OR Feld P Ausgänge A B C OR-Feld ABC ABC AB AND-Feld WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 32 X Y

33 PLAs: Vereinfachte Schreibweise Eingänge M AND Feld Implikanten N OR Feld A B C P Ausgänge OR-Feld ABC ABC AB AND-Feld WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 33 X Y

34 FPGAs: Field Programmable Gate Arrays Bestehen grundsätzlich aus: CLBs (Configurable Logic Blocks): Realisieren kombinatorische und sequentielle Logik Konfigurierbare Logikblöcke IOBs (Input/Output Blocks): Schnittstelle vom Chip zur Außenwelt Ein-/Ausgabeblöcke Programmierbares Verbindungsnetz: verbindet CLBs und IOBs Kann flexibel Verbindungen je nach Bedarf der aktuellen Schaltung herstellen Reale FPGAs enthalten oftmals noch weitere Arten von Blöcken RAM Multiplizierer Manipulation von Taktsignalen (DCM) Sehr schnelle serielle Verbindungen (11 Gb/s) Komplette Mikroprozessoren WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 34

35 Struktur eines Xilinx Spartan 3 FPGA WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 35

36 Konfigurierbare Logikblöcke (CLBs) Bestehen im wesentlichen aus: LUTs (lookup tables): realisieren kombinatorische Funktionen Flip-Flops: realisieren sequentielle Funktionen Multiplexern: Verbinden LUTs und Flip-Flops WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 36

37 Xilinx Spartan 3 CLB WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 37

38 Xilinx Spartan CLB WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 38

39 Xilinx Spartan 3 CLB Ein Spartan 3 CLB enthält: 2 LUTs: F-LUT (2 4 x 1-bit LUT) G-LUT (2 4 x 1-bit LUT) 2 sequentielle Ausgänge: XQ YQ 2 kombinatorische Ausgänge: X Y WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 39

40 Beispiel: Kombinatorische Logik mit CLBs Berechnung der folgenden Funktionen mit dem Spartan 3 CLB X = ABC + ABC Y = AB WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 40

41 Beispiel: Kombinatorische Logik mit CLBs Berechnung der folgenden Funktionen mit dem Spartan 3 CLB X = ABC + ABC Y = AB F4 X X X X X X X x (A) (B) (C) (X) F F2 F1 F G4 X X X X G3 X X X X (A) (B) (Y) G2 G1 G A B 0 A B C G4 G3 G2 G1 F4 F3 F2 F1 G F Y X WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 41

42 Entwurfsfluß für FPGAs Wird in der Regel durch Entwurfswerkzeuge unterstützt Beispiel: Xilinx ISE Ist in der Regel ein iterativer Prozess: Planen Implementieren Simulieren Wiederhole Entwickler denkt nach Entwickler gibt Entwurf als Schaltplan oder HDL-Beschreibung ein Entwickler wertet Simulationsergebnisse aus Wenn Simulation zufriedenstellend: Synthetisiere Entwurf in Netzliste Bilde Netzliste auf FPGA-Konfiguration ab (CLBs, IOBs, Verbindungsnetz) Lade Konfigurationsdaten (bit stream) auf FPGA Teste Schaltung nun in realer Hardware WS 10/11 Technische Grundlagen der Informatik - Kapitel 5 - Prof. Sorin A. Huss 42

13 Programmierbare Speicher- und Logikbausteine

13 Programmierbare Speicher- und Logikbausteine 13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares

Mehr

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

Tutorium Rechnerorganisation

Tutorium Rechnerorganisation Woche 9 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

5 Zusammengesetzte und reguläre Schaltungsstrukturen

5 Zusammengesetzte und reguläre Schaltungsstrukturen 5 Zusammengesetzte und reguläre Schaltungsstrukturen regelmäßig aufgebaute (reguläre) Schaltungsstrukturen implementieren jeweils eine größere Zahl an Gatterfunktionen wichtigste Vertreter: Speicher, programmierbare

Mehr

RO-Tutorien 3 / 6 / 12

RO-Tutorien 3 / 6 / 12 RO-Tutorien 3 / 6 / 12 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery WOCHE 10 AM 01./02.07.2013 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft

Mehr

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1 Halbleiterspeicher 30.09.2008 Michael Kuhfahl 1 Gliederung I. FF als Speicher (1 Bit) II. Register als Speicher (n Bit) III. Anordnung der Speicherzellen IV. SRAM V. DRAM VI. ROM VII. PROM VIII. EPROM

Mehr

Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009

Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009 Übungen zu Architektur Eingebetteter Systeme Blatt 5 28./29.05.2009 Teil 1: Grundlagen 1.1: VHDL Bei der Erstellung Ihres Softcore-Prozessors mit Hilfe des SOPC Builder hatten Sie bereits erste Erfahrungen

Mehr

Rechnerorganisation 5. Vorlesung

Rechnerorganisation 5. Vorlesung Rechnerorganisation 5. Vorlesung Mathematische Grundlagen (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen

Mehr

EHP Einführung Projekt A

EHP Einführung Projekt A Volker Dörsing EHP Einführung Projekt A email: doersing@uni-jena.de praktische Übung www: http://users.minet.uni-jena.de/~ehp-head Vorbereitung, Durchführung, Kolloquium Infos zur Veranstaltung, Versuchsanleitung

Mehr

Anwenderprogrammierbare

Anwenderprogrammierbare 4. Einteilung der Programmiertechnologien Programmable logic device (PLD) Field programmable gate array (FPGA) Zusammenfassende Bewertung S. A. Huss / Folie 4-1 Einteilung der Programmiertechnologien Programmierung

Mehr

Versuchsreihe 7. Registerfile. Registerfile + Programmzähler. HaPra Versuchsreihe 7 - Registerfile + Programmzähler. 32 Register à 32 Bit

Versuchsreihe 7. Registerfile. Registerfile + Programmzähler. HaPra Versuchsreihe 7 - Registerfile + Programmzähler. 32 Register à 32 Bit HaPra 2007 - Versuchsreihe 7 - Registerfile + Programmzähler Versuchsreihe 7 Registerfile + Programmzähler Registerfile Register à Bit Schreiben in Register: - Dateneingang D(31:0) - Adresseingang A_D(4:0)

Mehr

Einführung in Computer Microsystems 8. Speicher, PLLs, Busse

Einführung in Computer Microsystems 8. Speicher, PLLs, Busse Einführung in Computer Microsystems 8. Speicher, PLLs, Busse Prof. Dr.-Ing. Sorin A. Huss Fachbereich Informatik Integrierte Schaltungen und Systeme SS 2009 Integrierte Schaltungen und Systeme Einführung

Mehr

Elektrizitätslehre und Elektronik. Halbleiterspeicher

Elektrizitätslehre und Elektronik. Halbleiterspeicher 1/5 Halbleiterspeicher Ein Halbleiterspeicher ist ein Datenspeicher, der aus einem Halbleiter besteht, in dem mittels der Halbleitertechnologie integrierte Schaltkreise realisiert werden. Die Daten werden

Mehr

Halbleiterspeicher. Halbleiterspeicher

Halbleiterspeicher. Halbleiterspeicher Halbleiterspeicher Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin Halbleiterspeicher RAM Random Access Memory Schreib-Lese-Speicher SRAM statischer RAM DRAM dynamischer RAM Liers - PEG-Vorlesung

Mehr

Mikrocontroller Grundlagen. Markus Koch April 2011

Mikrocontroller Grundlagen. Markus Koch April 2011 Mikrocontroller Grundlagen Markus Koch April 2011 Übersicht Was ist ein Mikrocontroller Aufbau (CPU/RAM/ROM/Takt/Peripherie) Unterschied zum Mikroprozessor Unterschiede der Controllerarten Unterschiede

Mehr

Ram/Rom/EPRom WIRTSCHAFTSINGENIEURSWESEN. Ausbildungsschwerpunkte: BETRIEBSMANAGEMENT LOGISTIK. Xaver Schweitzer. Jahr: 2011/12

Ram/Rom/EPRom WIRTSCHAFTSINGENIEURSWESEN. Ausbildungsschwerpunkte: BETRIEBSMANAGEMENT LOGISTIK. Xaver Schweitzer. Jahr: 2011/12 Name: Klasse: Xaver Schweitzer 1BHWI Jahr: 2011/12 Ram/Rom/EPRom Abb. 1 Abb. 2 Abb. 3 Ram Rom EPRom 22.09.2011 1 von 10 Inhaltsverzeichnis INHALTSVERZEICHNIS... 2 EINLEITUNG... 3 RAM... 4 SRAM - Static

Mehr

Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM

Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM RAMs (Random Access Memory) - Schreib-Lese-Speicher RAMs sind Speicher mit der Aufgabe, binäre Daten für eine bestimmte Zeit zu speichern. Diese

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

FPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007

FPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007 Paderborn Center for Parallel l Computing Paderborn University 29. Mai 2007 Übersicht 1. FPGAs 2. Entwicklungssprache VHDL 3. Matlab/Simulink 4. Entwicklungssprache Handel-C 5. Fazit Übersicht FPGAs 1.

Mehr

Mikroprozessortechnik Grundlagen 1

Mikroprozessortechnik Grundlagen 1 Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega28 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes

Mehr

Übersicht aktueller heterogener FPGA-SOCs

Übersicht aktueller heterogener FPGA-SOCs Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Übersicht aktueller heterogener FPGA-SOCs Vortrag zum Lehrstuhlseminar Tilo Zschau tilo.zschau@mailbox.tu-dresden.de

Mehr

Praktikum Digitaltechnik

Praktikum Digitaltechnik dig Datum : 1.06.2009 A) Vorbereitungsaufgaben 1) Was unterscheidet sequentielle und kombinatorische Schaltungen? Kombinatorische ~ Sequentielle ~ Ausgänge sind nur vom Zustand der Eingangsgrößen abhängig

Mehr

Digitaltechnik II SS 2007

Digitaltechnik II SS 2007 Digitaltechnik II SS 27 6. Vorlesung Klaus Kasper Inhalt Asynchroner Zähler Synchroner Zähler Schaltungsanalyse Register Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM Digitaltechnik 2 2 Frequenzteiler

Mehr

17 Zähler. Hochschule für Angewandte Wissenschaften Hamburg FACHBEREICH ELEKTROTECHNIK UND INFORMATIK DIGITALTECHNIK 17-1

17 Zähler. Hochschule für Angewandte Wissenschaften Hamburg FACHBEREICH ELEKTROTECHNIK UND INFORMATIK DIGITALTECHNIK 17-1 7 Zähler Zähler werden in digitalen Systemen sehr vielfältig eingesetzt: Z.B. zum Zählen von Ereignissen, zum Speichern der aktuellen Befehlsadresse eines Mikroprozessors oder zum Zählen von Zuständen

Mehr

FPGA-Entwurf mit VHDL. Serie 3

FPGA-Entwurf mit VHDL. Serie 3 Christian-Albrechts-Universität zu Kiel Institut für Informatik Lehrstuhl für Technische Informatik Prof. Dr. Manfred Schimmler Dipl.-Inf. Lars Wienbrandt FPGA-Entwurf mit VHDL Sommersemester 2011 Serie

Mehr

Digitaltechnik II SS 2007

Digitaltechnik II SS 2007 Digitaltechnik II SS 27 7. Vorlesung Klaus Kasper Inhalt Register Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM ROM Programmierbare ROM Realisierung digitaler Systeme Digitaltechnik 2 2 Digitaltechnik

Mehr

Übung Hardwareentwurf

Übung Hardwareentwurf Übung Hardwareentwurf Übung vom. Mai 25 Stefan Reichör HWE- 25- Slides7.tex (7. Mai 25) Überblick Finite Machines Moore FSM Mealy FSM Implementierung von FSMs in VHDL Xilinx Synthesetool Xilinx LUTs Übung

Mehr

Technische Grundlagen der Informatik

Technische Grundlagen der Informatik Technische Grundlagen der Informatik WS 2008/2009 13. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung Register Multiplexer Demultiplexer Halbleiterspeicher Statisches

Mehr

Praktikum Systementwurf mit VHDL HDL Design Lab

Praktikum Systementwurf mit VHDL HDL Design Lab Praktikum Systementwurf mit VHDL HDL Design Lab Inhalt Kryptographie - Aufgaben VHDL - Konzepte Beispiel: 16 bit XOR Kryptographie - Aufgaben Geheimhaltung Integrität Authentifizierung Verbindlichkeit

Mehr

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF ITS Teil 2: Rechnerarchitektur 1. Grundschaltungen der Digitaltechnik a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF b. Zähler (Bsp. 4-Bit Zähler) - Eingang count wird zum Aktivieren

Mehr

Digitaltechnik. 6 Speicherelemente. Revision 1.4

Digitaltechnik. 6 Speicherelemente. Revision 1.4 Digitaltechnik 6 Speicherelemente A Revision 1.4 Übersicht Adressen Read-Only Memory ROM Random Access Memory RAM Datenbusse Caches Speicher Memory ROM: read-only memory RAM: random-access memory (besser

Mehr

Rechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1

Rechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1 9. SPEICHER UND CACHE (c) Peter Sturm, University of Trier 1 Inhalt Grundlagen Speichertypen RAM / ROM Dynamisches RAM Cache- Speicher Voll AssoziaNv n- Wege AssoziaNv Direct Mapping Beispiel: 8 Bit- Register

Mehr

12 VHDL Einführung (III)

12 VHDL Einführung (III) 12 VHDL Einführung (III) 12.1 Mehrwertige Datentypen (std_logic, std_ulogic) Einführung zweier neuer neunwertiger Datentypen std_logic und std_ulogic (IEEE-Standard 1164) Wert 'U' 'X' '0' '1' 'Z' 'W' 'L'

Mehr

Outline Schieberegister Multiplexer Barrel-Shifter Zähler Addierer. Rechenschaltungen 1. Marc Reichenbach

Outline Schieberegister Multiplexer Barrel-Shifter Zähler Addierer. Rechenschaltungen 1. Marc Reichenbach Rechenschaltungen 1 Marc Reichenbach Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 06/14 1 / 32 Gliederung Schieberegister Multiplexer Barrel-Shifter Zähler Addierer 2 / 32 Schieberegister

Mehr

Wintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert

Wintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert Hardwarepraktikum Wintersemester 2001/2002 Versuch 4: Sequentielle Systeme 1 - Toralf Zemlin - Swen Steinmann - Sebastian Neubert Aufgabenstellung: 2.1. Untersuchen Sie theoretisch und praktisch die Wirkungsweise

Mehr

Fachbereich Medienproduktion

Fachbereich Medienproduktion Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik Themenübersicht Rechnertechnik und IT Sicherheit Grundlagen der Rechnertechnik Prozessorarchitekturen

Mehr

FPGA. Field Programmable Gate Array

FPGA. Field Programmable Gate Array FPGA Field Programmable Gate Array FPGA Was ist das? Das FPGA ist ein relativ neuer, programmierbarer Baustein, der zum Aufbau digitaler, logischer Schaltungen dient. Aufbau Ein FPGA besteht aus einzelnen

Mehr

Einführung in die technische Informatik

Einführung in die technische Informatik Einführung in die technische Informatik Christopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris VHDL VHDL Akronym für Very High-Speed Integrated Circuit Hardware Description Language

Mehr

Rechnerorganisation. 1. Juni 201 KC Posch

Rechnerorganisation. 1. Juni 201 KC Posch .6.2 Rechnerorganisation. Juni 2 KC Posch .6.2 2 .6.2 Front Side Bus Accelerated Graphics Port 28 MHz Front Side Bus North Bridge RAM idge South Bri IDE USB PCI Bus 3 .6.2 Front Side Bus Front Side Bus

Mehr

Outline Schieberegister Multiplexer Zähler Addierer. Rechenschaltungen. Marc Reichenbach und Michael Schmidt

Outline Schieberegister Multiplexer Zähler Addierer. Rechenschaltungen. Marc Reichenbach und Michael Schmidt Rechenschaltungen Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 05/11 1 / 22 Gliederung Schieberegister Multiplexer Zähler Addierer 2 / 22 Schieberegister

Mehr

Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung

Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung Themen heute Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung Besprechung des 7. Übungsblattes Aufgabe 4a Der eigentliche Sprung erfolgt in der MEM-Phase (4. Pipeline-Stufe),

Mehr

Hardware Praktikum 2008

Hardware Praktikum 2008 HaPra 2008 - Versuchsreihe 5 - ALU Hardware Praktikum 2008 Prof. Dr. H.-J. Wunderlich Dipl.-Inf. M. Imhof Dipl.-Inf. S. Holst Agenda Die HaPra-CPU Eine kleine Übersicht VHDL Projekt-Organisation Entwurf

Mehr

Rechnerorganisation 5. Vorlesung

Rechnerorganisation 5. Vorlesung Rechnerorganisation 5. Vorlesung Mathematische Grundlagen (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen

Mehr

Entwurf von digitalen Schaltungen und Systemen mit HDLsundFPGAs

Entwurf von digitalen Schaltungen und Systemen mit HDLsundFPGAs Entwurf von digitalen Schaltungen und Systemen mit HDLsundFPGAs Einführung mit VHDL und SystemC von Prof. Dr.-Ing. Frank Kesel und Dr. Rüben Bartholomä 2., korrigierte Auflage Oldenbourg Verlag München

Mehr

Programmierbare Logik

Programmierbare Logik Programmierbare Logik Ein Überblick über programmierbare logische Bausteine TU Berlin FG emsp 1 Einleitung Verschiedene Realisierungsmöglichkeiten von logischen Zusammenhängen 1. Kombination von einfachen

Mehr

Das große All-in-All CPLD/FPGA Tutorial

Das große All-in-All CPLD/FPGA Tutorial Das große All-in-All CPLD/FPGA Tutorial Mit diesem Tutorial sollen die ersten Schritte in die Welt der programmierbaren Logik vereinfacht werden. Es werden sowohl die Grundlagen der Logik, die benötigte

Mehr

B Hauptspeicher und Cache

B Hauptspeicher und Cache und Cache 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher 7. Cache 1 und Cache Einordnung in das Schichtenmodell:

Mehr

B Hauptspeicher und Cache

B Hauptspeicher und Cache und Cache und Cache Einordnung in das Schichtenmodell: 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher

Mehr

Arithmetische und Logische Einheit (ALU)

Arithmetische und Logische Einheit (ALU) Arithmetische und Logische Einheit (ALU) Enthält Blöcke für logische und arithmetische Operationen. n Bit Worte werden mit n hintereinander geschalteten 1 Bit ALUs bearbeitet. Steuerleitungen bestimmen

Mehr

Eine Möglichkeit: Latch als Speicherzelle

Eine Möglichkeit: Latch als Speicherzelle SRAM Eine Möglichkeit: Latch als Speicherzelle Man könnte ein Latch z.b. aus Gated Invertern benutzen Diese Zelle benötigt 4 Steuerleitungen (LD, RD und Inverse), einen Bus, 2 Versorgungen Viele Leitungen

Mehr

- Strukturentwurf elementarer Rechenwerke - Grund-Flipflop (RS-Flipflop) - Register, Schieberegister, Zähler

- Strukturentwurf elementarer Rechenwerke - Grund-Flipflop (RS-Flipflop) - Register, Schieberegister, Zähler 3.Übung: Inhalte: - binäre Logik, boolsche Gleichungen - logische Grundschaltungen - trukturentwurf elementarer echenwerke - Grund-Flipflop (-Flipflop) - egister, chieberegister, Zähler Übung Informatik

Mehr

Technische Grundlagen der Informatik Kapitel 3. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

Technische Grundlagen der Informatik Kapitel 3. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Technische Grundlagen der Informatik Kapitel 3 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 3: Themen Hardware-Beschreibungssprachen Syntax von VHDL Simulation Synthese Testrahmen

Mehr

16 Latches und Flipflops (Bistabile Kippstufen)

16 Latches und Flipflops (Bistabile Kippstufen) 6 Latches und Flipflops (Bistabile Kippstufen) Latches und Flipflops dienen als Speicherelemente in sequentiellen Schaltungen. Latches werden durch Pegel gesteuert (Zustandssteuerung). Bei der VHDL-Synthese

Mehr

Hardware-Pyramide. Teil D3: Vom Transistor zum Ein-Chip-System. Transistor. Größe der Transistoren. 06 / Teil D3 / Seite 01

Hardware-Pyramide. Teil D3: Vom Transistor zum Ein-Chip-System. Transistor. Größe der Transistoren. 06 / Teil D3 / Seite 01 eil 3: Vom ransistor zum Ein-Chip-ystem ransistoren in der igitaltechnik Gatter Flip-Flops RM Ein-Chip-ystem Hardware-Pyramide EV ystem Zentraleinheit, Peripherie komplee Funktionsbaugr. peicherzellen,

Mehr

Computergestützter IC- Entwurf

Computergestützter IC- Entwurf FHTW Berlin Fachbereich 1 Technische Informatik, D5TI Computergestützter IC- Entwurf Simulation eines Lauflichts Übungs- Beleg Abgabetermin: 07.02.2003, 366437 1 Inhaltsverzeichnis 1 Einleitung... 3 2

Mehr

Course DEVICES & CIRCUITS

Course DEVICES & CIRCUITS Course DEVICES & CIRCUITS Chapter: Semiconductor Memories Michael E. Auer Source of figures: Jaeger/Blalock: Microelectronic Circuit Design, McGraw-Hill Course Content Introduction and Milestones in Microelectronics

Mehr

ASIC Application-Specific Integrated Circuit

ASIC Application-Specific Integrated Circuit ASIC Application-Specific Integrated Circuit Technische Informatik Henning Rob Sonntag, 21. Januar 2018 Agenda Einführung Schaltungsentwurf Arten von ASICs 21.01.2018 ASIC - Henning Rob 2 Agenda Einführung

Mehr

18 Schieberegister. Serieller Serieller Eingang 5 Stufen Ausgang. 1. Takt. 2. Takt

18 Schieberegister. Serieller Serieller Eingang 5 Stufen Ausgang. 1. Takt. 2. Takt 8 Schieberegister In Schieberegistern wird die Eingangsinformation am Schiebeeingang SE in einer Kette von Flipflops bei jeder Taktflanke eingelesen und weiter geschoben. Sie erscheint schließlich nach

Mehr

Rechnerorganisation. H.-D. Wuttke `

Rechnerorganisation. H.-D. Wuttke ` Rechnerorganisation Mathematische Grundlagen (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen (9) Rechneraufbau

Mehr

Klausur zur Vorlesung

Klausur zur Vorlesung Prof. Dr. Franz J. Rammig Paderborn, 2..2001 C. Böke Klausur zur Vorlesung "Grundlagen der technischen Informatik" und "Grundlagen der Rechnerarchitektur" Sommersemester 2001 1. Teil: GTI Der erste Teil

Mehr

F Programmierbare Logikbausteine

F Programmierbare Logikbausteine 1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur

Mehr

F Programmierbare Logikbausteine

F Programmierbare Logikbausteine 1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur

Mehr

E Hauptspeicher und Cache

E Hauptspeicher und Cache und Cache 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher 7. Cache 1 und Cache Einordnung in das Schichtenmodell:

Mehr

E Hauptspeicher und Cache

E Hauptspeicher und Cache und Cache und Cache Einordnung in das Schichtenmodell: 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher

Mehr

2. Praktische Übung zur Vorlesung Grundlagen der Technischen Informatik. Entwurf eines digitalen Weckers

2. Praktische Übung zur Vorlesung Grundlagen der Technischen Informatik. Entwurf eines digitalen Weckers Friedrich-Alexander-Universität Erlangen-Nürnberg Informatik 12 Am Weichselgarten 3 91058 Erlangen 2. Praktische Übung zur Vorlesung Grundlagen der Technischen Informatik Entwurf eines digitalen Weckers

Mehr

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse Kapitel 11 Rechnerarchitektur 11.1 Der von-neumann-rechner Wir haben uns bisher mehr auf die logischen Bausteine konzentriert. Wir geben jetzt ein Rechnermodell an, das der physikalischen Wirklichkeit

Mehr

In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden.

In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden. Spezielle Schaltwerke In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden. Das Register Das Register oder der

Mehr

Ein Scan basierter Seitenangriff auf DES

Ein Scan basierter Seitenangriff auf DES Ein Scan basierter Seitenangriff auf DES Seminar Codes & Kryptographie SS04 Tobias Witteler 29.06.2004 Struktur des Vortrags 1. Einführung / Motivation 2. Struktur von DES 3. Die Attacke Begriffsklärung:

Mehr

ASIC s (Application Specific Integrated Circuit)

ASIC s (Application Specific Integrated Circuit) 6. Semester Hard- und Softwaretechnik ASIC s (Application Specific Integrated Circuit) Andreas Zbinden Gewerblich-Industrielle Berufsschule Bern, GIBB Zusammenfassung Das vorliegende Dokument zeigt eine

Mehr

VHDL Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010

VHDL Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010 VHDL Einleitung Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010 VHDL Einleitung 1/17 2010-04-14 Inhalt Entwurfsebenen und -sichten

Mehr

FAKULTÄT FÜR INFORMATIK

FAKULTÄT FÜR INFORMATIK FAKULTÄT FÜ INFOMATIK TECHNICHE UNIVEITÄT MÜNCHEN Lehrstuhl für echnertechnik und echnerorganisation Prof. Dr. Arndt Bode Einführung in die echnerarchitektur Wintersemester 2015/2016 Zentralübung 10 08.01.2016

Mehr

Die Mikroprogrammebene eines Rechners

Die Mikroprogrammebene eines Rechners Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.

Mehr

Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7

Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7 1 Vortrag Atmega 32 Von Urs Müller und Marion Knoth Urs Müller Seite 1 von 7 Inhaltsverzeichnis 1 Vortrag Atmega 32 1 1.1 Einleitung 3 1.1.1 Hersteller ATMEL 3 1.1.2 AVR - Mikrocontroller Familie 3 2 Übersicht

Mehr

6. Die Spartan-Familie

6. Die Spartan-Familie 6. Die Spartan-Familie 1 Programm für heute: Die Spartan-Familie Aufbau, Größe und Ausführung SRAM und DRAM Block RAM LCs, CLBs und Slices IO-Blöcke Routing Matrix 2 Der Spartan-3-Chip Globaler Aufbau

Mehr

Hardwarepraktikum WS 1997/98. Versuch 5. Sequentielle Systeme II

Hardwarepraktikum WS 1997/98. Versuch 5. Sequentielle Systeme II Hardwarepraktikum WS 1997/98 Versuch 5 Sequentielle Systeme II Jan Horbach, 17518 hris Hübsch, 17543 Lars Jordan, 17560 Seite 1 Aufgabenstellung Entwerfen und realisieren Sie unter Verwendung dreier JK-MS-FF

Mehr

Notizen-Neuerungen PC- HAUPTSPEICHER

Notizen-Neuerungen PC- HAUPTSPEICHER PC- HAUPTSPEICHER Einleitung...2 Erklärung... 2 Technische Grundlagen... 3 Die Vorläufer der heutigen Speicherarten...4 Von SDRAM zu DDR RAM und RDRAM... 5 Die Unterschiede zwischen SDRAM und DDR RAM...

Mehr

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Prof. Dr.-.-Ing.. Frank Kesel Fachhochschule Pforzheim Übersicht Vom Algorithmus zum Chip High-Level Synthese Anwendungsbeispiel

Mehr

CPU, GPU und FPGA. CPU, GPU und FPGA Maximilian Bandle, Bianca Forkel 21. November 2017

CPU, GPU und FPGA. CPU, GPU und FPGA Maximilian Bandle, Bianca Forkel 21. November 2017 CPU, GPU und FPGA, Bianca Forkel 21. November 2017 CPU, GPU und FPGA Inhalt CPU: Central Processing Unit GPU: Graphical Processing Unit FPGA: Field Programmable Gate Array 2 CPU Central Processing Unit

Mehr

Digitaltechnik II SS 2007

Digitaltechnik II SS 2007 Digitaltechnik II SS 27 8. Vorlesung Klaus Kasper Inhalt Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM ROM Programmierbare ROM Realisierung digitaler Systeme Automaten Digitaltechnik 2 2 Halbleiterspeicher

Mehr

Rechnerorganisation 5. Vorlesung

Rechnerorganisation 5. Vorlesung Rechnerorganisation 5. Vorlesung Mathematische Grundlagen (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen

Mehr

Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs

Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs von Frank Kesel und Rüben Bartholomä Oldenbourg Verlag München Wien Einleitung 1 1 Digitaltcchnik und die mikroelektronische Revolution

Mehr

Lehrbuch Digitaltechnik

Lehrbuch Digitaltechnik Lehrbuch Digitaltechnik Eine Einführung mit VHDL von Prof. Dr. Jürgen Reichardt, Oldenbourg Verlag München Inhaltsverzeichnis Vorwort V 1 Einleitung 1 1.1 Die Hardwarebeschreibungssprache VHDL 3 1.2 Digitale

Mehr

1,8V Flash and SRAM 28F3208W30

1,8V Flash and SRAM 28F3208W30 ,8V Flash and SRAM 28F328W3 Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 33,8V Flash and SRAM 28F328W3 BGA-Gehäuse Auf 7x9 mm Fläche 28MBit Flash und 8MBit SRAM Liers - PEG-Vorlesung

Mehr

Übersicht über Technologie und Nutzung von Solid State Drives

Übersicht über Technologie und Nutzung von Solid State Drives Fakultät Informatik, Institut für Angewandte Informatik, Professur für Technische Informationssysteme Übersicht über Technologie und Nutzung von Solid State Drives WS 2010/11, 6. Dezember 2010 Betreuer:

Mehr

Objektorientierte Programmierung

Objektorientierte Programmierung Objektorientierte Programmierung 1 Geschichte Dahl, Nygaard: Simula 67 (Algol 60 + Objektorientierung) Kay et al.: Smalltalk (erste rein-objektorientierte Sprache) Object Pascal, Objective C, C++ (wiederum

Mehr

Technische Grundlagen der Informatik

Technische Grundlagen der Informatik Technische Grundlagen der Informatik WS 2008/2009 17. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung ROM Inhalt Realisierung digitaler Systeme Endliche Automaten

Mehr

Vorlesung: Technische Informatik 3

Vorlesung: Technische Informatik 3 Rechnerarchitektur und Betriebssysteme zhang@informatik.uni-hamburg.de Universität Hamburg AB Technische Aspekte Multimodaler Systeme zhang@informatik.uni-hamburg.de Inhaltsverzeichnis 4. Computerarchitektur........................235

Mehr

Technische Informatik

Technische Informatik Technische Informatik Eine einführende Darstellung von Prof. Dr. Bernd Becker Prof. Dr. Paul Molitor Oldenbourg Verlag München Wien Inhaltsverzeichnis 1 Einleitung 1 1.1 Was ist überhaupt ein Rechner?

Mehr

D.6 Versuchsreihe 6: Registersatz und Programmzähler

D.6 Versuchsreihe 6: Registersatz und Programmzähler D.6: Versuchsreihe 6: Registersatz und Programmzähler D D.6 Versuchsreihe 6: Registersatz und Programmzähler Abgabedatum: 04.06.2010 Name: Gruppe: Theorie: Versuch: (vom Tutor abzuzeichnen) (vom Tutor

Mehr

Technische Grundlagen der Informatik

Technische Grundlagen der Informatik Technische Grundlagen der Informatik WS 2008/2009 16. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Inhalt Wiederholung: Gleitkommadarstellung Konstruktion Normalisierte /

Mehr

Hardwarepraktikum WS05/06

Hardwarepraktikum WS05/06 Hardwarepraktikum WS5/6 Sven Eckelmann 2..26 Inhaltsverzeichnis Versuch Komb. NANDNANDRealisierung.......................2 NORNORRealisierung.........................3 Schaltung................................

Mehr

Asynchrone Schaltungen

Asynchrone Schaltungen Asynchrone Schaltungen Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2013 Asynchrone Schaltungen 1/25 2013/07/18 Asynchrone Schaltungen

Mehr

XILINX ISE WEBPACK und DIGILENT BASYS2

XILINX ISE WEBPACK und DIGILENT BASYS2 XILINX ISE WEBPACK und DIGILENT BASYS2 Eine kurze Einführung. Download ISE Projektdateien auch links im Menü (ZIP) Abteilung Elektronik an der HTL Mödling 2011/2015 Grundbegriffe Xilinx ist eine Firma

Mehr

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 4 Cache el0100 copyright W.

Mehr

UNIVERSITÄT LEIPZIG. Studentenmitteilung 3./4. Semester - WS 2006/ SS 2007. Aufgaben zum Elektronik Grundlagenpraktikum. 4.

UNIVERSITÄT LEIPZIG. Studentenmitteilung 3./4. Semester - WS 2006/ SS 2007. Aufgaben zum Elektronik Grundlagenpraktikum. 4. UNIVERSITÄT LEIPZIG Institut für Informatik Studentenmitteilung 3./4. Semester - WS 2006/ SS 2007 Abt. Technische Informatik Gerätebeauftragter Dr. rer.nat. Hans-oachim Lieske Tel.: [49]-0341-97 32213

Mehr

6 Speicherelemente. Digitaltechnik. Übersicht. Adressen. Read-Only Memory ROM. Random Access Memory RAM. Datenbusse. Caches.

6 Speicherelemente. Digitaltechnik. Übersicht. Adressen. Read-Only Memory ROM. Random Access Memory RAM. Datenbusse. Caches. A Digitaltechnik 6 Speicherelemente Übersicht n Read-Only Memory ROM Random Access Memory RAM Datenbusse Revision 1.4 Caches Speicher Memory RAM in PCs ROM: read-only memory RAM: random-access memory (besser

Mehr